JP2006008755A - エポキシ樹脂組成物及びそれを用いた半導体装置並びにその組み立て方法 - Google Patents
エポキシ樹脂組成物及びそれを用いた半導体装置並びにその組み立て方法 Download PDFInfo
- Publication number
- JP2006008755A JP2006008755A JP2004184499A JP2004184499A JP2006008755A JP 2006008755 A JP2006008755 A JP 2006008755A JP 2004184499 A JP2004184499 A JP 2004184499A JP 2004184499 A JP2004184499 A JP 2004184499A JP 2006008755 A JP2006008755 A JP 2006008755A
- Authority
- JP
- Japan
- Prior art keywords
- epoxy resin
- resin composition
- epoxy
- stage
- assembling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Epoxy Resins (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】
従来は、硬化剤をＢ−ステージ樹脂系に適用することが検討されていたが、フラックス作用を有する硬化剤がエポキシ樹脂との反応性が高く、Ｂ−ステージ状態を維持することが困難であった。本発明の課題は、Ｂ−ステージ化可能なエポキシ樹脂組成物により製造工程を大幅に改良でき、かつ封止層にボイドが無いバンプ付半導体装置及び組立工程を提供することにある。
【解決手段】
１分子あたりエポキシ基を２個以上含む２５℃で液状のエポキシ樹脂（Ａ）、１分子あたりエポキシ基を２個以上含み２５℃で固体であり且つエポキシ当量が２００以上のエポキシ樹脂（Ｂ）、芳香族カルボキシル基、芳香族水酸基をともに有し、且つ融点が１８０℃以上の硬化剤（Ｃ）を含むることを特徴とするエポキシ樹脂組成物を用いる。
従来は、硬化剤をＢ−ステージ樹脂系に適用することが検討されていたが、フラックス作用を有する硬化剤がエポキシ樹脂との反応性が高く、Ｂ−ステージ状態を維持することが困難であった。本発明の課題は、Ｂ−ステージ化可能なエポキシ樹脂組成物により製造工程を大幅に改良でき、かつ封止層にボイドが無いバンプ付半導体装置及び組立工程を提供することにある。
【解決手段】
１分子あたりエポキシ基を２個以上含む２５℃で液状のエポキシ樹脂（Ａ）、１分子あたりエポキシ基を２個以上含み２５℃で固体であり且つエポキシ当量が２００以上のエポキシ樹脂（Ｂ）、芳香族カルボキシル基、芳香族水酸基をともに有し、且つ融点が１８０℃以上の硬化剤（Ｃ）を含むることを特徴とするエポキシ樹脂組成物を用いる。
Description
本発明は、半導体素子の封止樹脂、特に、バンプ接合方式で基板と接合する半導体素子用のエポキシ樹脂組成物、半導体装置及び半導体素子の組立方法に関する。
半導体素子の高集積化、高密度化と半導体装置の小型化という要求からフリップチップ実装方式が登場した。同実装方式はこれまでのワイヤーボンディングによる接続ではなく、半導体素子表面とプリント基板とを金属バンプで電気的接続することで小型、薄型化を可能としている。しかしチップ、プリント配線基板、半田の熱膨張係数が異なるために冷熱衝撃試験時に熱ストレスが発生する。特に素子中央から遠いコーナー近辺の金属バンプには局所的に熱ストレスが集中する。このため接合部位にクラックが生じ、回路の作動信頼性は大きく低下する。
そこで、熱ストレスを緩和する目的から液状封止アンダーフィル材による封止が行われる。しかしこの方法はチップとプリント配線基板との隙間にアンダーフィル材を注入、硬化して、封止する方法が採られるため工程が煩雑であり、コストもかかる。更にこのような半導体素子の場合は、ウエハー作製工程、ウエハー上への電気回路形成工程、個片化工程、バンプ形成工程、バンプ接合工程、アンダーフィル封止工程が必要であり、個々の工程は製造会社又は工場が異なる場合が多くデリバリーコストがかかってしまうので問題があった。
そこでウエハーに電気回路を形成し個片化せずバンプを形成し、その後個片化する方法が考え出された。この方法はウエハー製造から一環のラインでバンプ付半導体素子を作ることも可能であり、大幅に素子のコストが下がる可能性がある。しかしこの方法であっても信頼性を上げるためにはアンダーフィル封止工程又はバンプ補強封止工程が必要であり、コストに反映してしまう問題が残っていた。これらを解決する方法としてＢ−ステージ化可能樹脂をウエハーに塗布する方法がある（参考文献１）。ここでＢ−ステージとは該樹脂がその前の状態が液状の形態をなし、部分的反応もしくは乾燥を行い、25℃付近でタックフリー状態（べたつきの無い事）になること、更に該樹脂が加熱により一旦溶融し硬化する特性のことであり、更にはＢ−ステージ後にその特性が、ある一定期間維持されることが必要である。この方法に従うと接合と封止を同時にできるため、更にパッケージ製造工程を短縮することができる。しかし、半田バンプの場合、接続性を向上させるためにはフラックス作用を有する化合物を添加又は予め接合する基板又は半田バンプに塗布しておく必要があった。従来のフラックス作用を有する化合物はロジン系に代表され、硬化物中に残存すると物性の低下や界面層の密着性が損たり、電気的不良を起こす可能性があった。更にＢ−ステージ化するためには、Ｂ−ステージ前では樹脂が液状の状態、その後タックフリー化する必要がある。
このような状態を発現さのせるためには一般的には固形の樹脂を溶剤に希釈しＢ−ステージ工程により乾燥または部分反応を行いタックフリー化させる。この場合、工程のばらつきにより溶剤が残存し、後工程での組立時において、溶剤の揮散によるボイドの発生の恐れがあった。
このような状態を発現さのせるためには一般的には固形の樹脂を溶剤に希釈しＢ−ステージ工程により乾燥または部分反応を行いタックフリー化させる。この場合、工程のばらつきにより溶剤が残存し、後工程での組立時において、溶剤の揮散によるボイドの発生の恐れがあった。
また、はんだバンプ付半導体装置の製造工程短縮技術としてノンフローアンダーフィル材がある。これは、基板又はバンプ付チップのバンプ面に樹脂を塗布しチップと基板を重ね、封止と接合を同時に行う技術である（参考文献２）。しかし、前記のように樹脂にフラックス機能を有する化合物を添加するため信頼性において問題であった。そこでフラックス作用を有する硬化剤を適用することにより信頼性のあるノンフローアンダーフィル材が見いだされている(参考文献3)
そこで本発明者らはこのような硬化剤をＢ−ステージ樹脂系に適用することを検討した。しかしＢ−ステージ状態を発現させるのは困難であった。その理由として、フラックス作用を有する硬化剤がエポキシ樹脂との反応性が高くＢ−ステージ状態を維持することが困難であった。
特開2000-195904号公報
特許第2589239号公報
特開2001-106770号公報
本発明の課題は、Ｂ−ステージ化可能なエポキシ樹脂組成物により製造工程を大幅に改良でき、かつ封止層にボイドが無いバンプ付半導体装置及び組立工程を提供することにある。
本発明者らは前述の解決法に関し鋭意検討を行い、液状樹脂組成物において液状エポキシ樹脂と特定のエポキシ樹脂且つ特定の硬化剤の組合せが溶剤の含まないＢ−ステージ化樹脂を可能とし、バンプ付き半導体装置の組立において、ボイドの無い封止を可能とし、且つ製造工程を大幅に短縮できること見出し、本発明を完成させるに至った。
本発明の目的は、以下の（１）〜（７）に記載の本発明により達成できる。
（１）１分子あたりエポキシ基を２個以上含む２５℃で液状のエポキシ樹脂（Ａ）、１分子あたりエポキシ基を２個以上含み２５℃で固体であり且つエポキシ当量が２００以上のエポキシ樹脂（Ｂ）、芳香族カルボキシル基、芳香族水酸基をともに有し、且つ融点が１８０℃以上の硬化剤（Ｃ）を含むことを特徴とするエポキシ樹脂組成物。
（２）硬化剤（Ｃ）が、１分子あたり少なくとも２個以上の芳香族水酸基と１分子当たり少なくとも１個以上の芳香族カルボキシル基を有する化合物である請求項１記載のエポキシ樹脂組成物。
（３）請求項１〜２に記載のエポキシ樹脂組成物が更に、平均粒径が０．５μｍから１２μｍ、かつ最大粒径が５０μｍ 以下である無機フィラーを含むものであるエポキシ樹脂組成物。
（４）請求項１〜３に記載のエポキシ樹脂組成物を用いて製作された半導体装置。
（５） １）基板と電気的接合させるための半田バンプを有する多数個の半導体素子が形成されたウエハーに請求項１〜３に記載のエポキシ樹脂組成物を塗布する工程、２）該エポキシ樹脂組成物をＢ−ステージにする工程、３）該ウエハーをダイシングし、半導体素子を個片化する工程、４）個片化した半導体素子と基板と接合し同時にＢ−ステージ化したエポキシ樹脂組成物を加熱溶融させた後冷却することによる圧着工程、からなることを特徴とする半導体素子の組立方法。
（６）Ｂ−ステージ条件が１００℃以下で行なわれることを特徴とする請求項５記載の半導体素子の組立方法。
（７）エポキシ樹脂組成物を塗布する工程が、スピンコート法、印刷法、ディスペンス法のいずれかにより行われる請求項５、６記載の半導体素子の組立方法。
（１）１分子あたりエポキシ基を２個以上含む２５℃で液状のエポキシ樹脂（Ａ）、１分子あたりエポキシ基を２個以上含み２５℃で固体であり且つエポキシ当量が２００以上のエポキシ樹脂（Ｂ）、芳香族カルボキシル基、芳香族水酸基をともに有し、且つ融点が１８０℃以上の硬化剤（Ｃ）を含むことを特徴とするエポキシ樹脂組成物。
（２）硬化剤（Ｃ）が、１分子あたり少なくとも２個以上の芳香族水酸基と１分子当たり少なくとも１個以上の芳香族カルボキシル基を有する化合物である請求項１記載のエポキシ樹脂組成物。
（３）請求項１〜２に記載のエポキシ樹脂組成物が更に、平均粒径が０．５μｍから１２μｍ、かつ最大粒径が５０μｍ 以下である無機フィラーを含むものであるエポキシ樹脂組成物。
（４）請求項１〜３に記載のエポキシ樹脂組成物を用いて製作された半導体装置。
（５） １）基板と電気的接合させるための半田バンプを有する多数個の半導体素子が形成されたウエハーに請求項１〜３に記載のエポキシ樹脂組成物を塗布する工程、２）該エポキシ樹脂組成物をＢ−ステージにする工程、３）該ウエハーをダイシングし、半導体素子を個片化する工程、４）個片化した半導体素子と基板と接合し同時にＢ−ステージ化したエポキシ樹脂組成物を加熱溶融させた後冷却することによる圧着工程、からなることを特徴とする半導体素子の組立方法。
（６）Ｂ−ステージ条件が１００℃以下で行なわれることを特徴とする請求項５記載の半導体素子の組立方法。
（７）エポキシ樹脂組成物を塗布する工程が、スピンコート法、印刷法、ディスペンス法のいずれかにより行われる請求項５、６記載の半導体素子の組立方法。
本発明に従うと、Ｂ−ステージ後にタックフリー化が可能であり、はんだバンプ付き半導体素子の接合をボイドの無く且つ良好なはんだ接続状態の封止を実現させることができる。
本発明に用いるエポキシ樹脂（Ａ）は2５℃で液状であり、平均エポキシ基が２以上であれば、使用することができる。その例としては、ビスフェノールＡジグリシジルエーテル型エポキシ、ビスフェノールＦジグリシジルエーテル型エポキシ、ビスフェノールＳジグリシジルエーテル型エポキシ、ｏ−アリルビスフェノールＡ型ジグリシジルエーテル、３，３’，５，５’−テトラメチル４，４’−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ、４，４’−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ、１，６−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ、フェノールノボラック型エポキシ、臭素型クレゾールノボラック型エポキシ、ビスフェノールＤジグリシジルエーテル型エポキシ，１，６ナフタレンジオールのグリシジルエーテル、アミノフェノール類のトリグリシジルエーテル、等が挙げられる。これらは単独又は混合して用いても差し支えない。
エポキシ樹脂（Ｂ）は２５℃で固体であり、エポキシ当量が２００以上であることが必須である。１分子あたりのエポキシ基は２個以上であればかまわないが好ましくは二個である。二個以上であると、後で述べるＢ−ステージの際、硬化剤（Ｃ）との部分反応が進みすぎ、その後の接続安定性が損なわれる恐れがある。その例としては前記液状２官能エポキシ樹脂の高分子量タイプが好ましい。更にＮａ+、Ｃｌ-等のイオン性不純物はできるだけ少ないものが好ましい。
エポキシ樹脂（Ａ）とエポキシ樹脂(Ｂ)の好ましい配合量は、総仕込重量部（（Ａ）＋（Ｂ））に対する（Ａ）の割合が０．３−０．９であることが好ましい。０．９を越えるとＢ−ステージ後にタックフリーにならない恐れがあり、０．３を下回ると粘度が上がりすぎ、樹脂を塗布する際にボイドの巻き込み厚みの不均一等の問題が発生するおそれがあるからである。
エポキシ樹脂の混合方法は（Ａ）に（Ｂ）を加熱混合し溶解させる方法、（Ｂ）を微粉砕して混合させる方法何れの方法でも構わない。反応を均一に行なわせるために溶解させる方法がより好ましい。
エポキシ樹脂（Ｂ）は２５℃で固体であり、エポキシ当量が２００以上であることが必須である。１分子あたりのエポキシ基は２個以上であればかまわないが好ましくは二個である。二個以上であると、後で述べるＢ−ステージの際、硬化剤（Ｃ）との部分反応が進みすぎ、その後の接続安定性が損なわれる恐れがある。その例としては前記液状２官能エポキシ樹脂の高分子量タイプが好ましい。更にＮａ+、Ｃｌ-等のイオン性不純物はできるだけ少ないものが好ましい。
エポキシ樹脂（Ａ）とエポキシ樹脂(Ｂ)の好ましい配合量は、総仕込重量部（（Ａ）＋（Ｂ））に対する（Ａ）の割合が０．３−０．９であることが好ましい。０．９を越えるとＢ−ステージ後にタックフリーにならない恐れがあり、０．３を下回ると粘度が上がりすぎ、樹脂を塗布する際にボイドの巻き込み厚みの不均一等の問題が発生するおそれがあるからである。
エポキシ樹脂の混合方法は（Ａ）に（Ｂ）を加熱混合し溶解させる方法、（Ｂ）を微粉砕して混合させる方法何れの方法でも構わない。反応を均一に行なわせるために溶解させる方法がより好ましい。
次に本発明に用いられる硬化剤（Ｃ）は少なくとも１個の芳香族水酸基と芳香族カルボキシル基を含むエポキシ樹脂の硬化剤であり、本質的にはんだ接合の際にフラックス活性を有することが必須の特性である。更に、融点が１８０度以上であることが必要である。１８０℃より低い融点を有する硬化剤の場合はＢ−ステージする際にエポキシ樹脂に硬化剤が溶解する量が多く、反応を制御することが困難となり、Ｂ−ステージ後の保存安定性に支障をきたす恐れがある。
更に好ましい硬化剤の例としては２個以上の芳香族水酸基を有することである。これらの条件を満たす例としては、ヒドロキシ安息香酸、ヒドロキシフタル酸、ジフェノール酸、フェノールフタリン、ジヒドロキシナフトエ酸、没食子酸などが挙げられる。これらはいすれもフラックス活性を有する。
また、Ｂ−ステージ化反応を促進するため硬化剤（Ｃ）より融点の低いポリカルボン酸を添加することも可能である。ポリカルボン酸はＢ−ステージの温度条件でエポキシ樹脂と容易に反応するため、タックフリー化をより短時間で行うことが可能となる。
また、これらの硬化剤は何れも吸湿し易くボイドの原因となるため用いる際は前もって乾燥を行うほうが好ましい。
本発明に用いるエポキシ樹脂組成物は、液状エポキシ樹脂と硬化剤の反応を促進するために硬化促進剤を添加することができる。その例としては一般的にエポキシ樹脂の硬化促進剤として用いられるものであり、イミダゾール類、リン化合物、ジアザ化合物、第三級アミン等を挙げることができる。
更に好ましい硬化剤の例としては２個以上の芳香族水酸基を有することである。これらの条件を満たす例としては、ヒドロキシ安息香酸、ヒドロキシフタル酸、ジフェノール酸、フェノールフタリン、ジヒドロキシナフトエ酸、没食子酸などが挙げられる。これらはいすれもフラックス活性を有する。
また、Ｂ−ステージ化反応を促進するため硬化剤（Ｃ）より融点の低いポリカルボン酸を添加することも可能である。ポリカルボン酸はＢ−ステージの温度条件でエポキシ樹脂と容易に反応するため、タックフリー化をより短時間で行うことが可能となる。
また、これらの硬化剤は何れも吸湿し易くボイドの原因となるため用いる際は前もって乾燥を行うほうが好ましい。
本発明に用いるエポキシ樹脂組成物は、液状エポキシ樹脂と硬化剤の反応を促進するために硬化促進剤を添加することができる。その例としては一般的にエポキシ樹脂の硬化促進剤として用いられるものであり、イミダゾール類、リン化合物、ジアザ化合物、第三級アミン等を挙げることができる。
本発明では硬化物性を調節するため無機フィラーを添加することができる。その例としては、炭酸カルシウム、シリカ、アルミナ、窒化アルミ等が挙げられる。用途によりこれらを複数混合してもよいが、純度、信頼性、コストの点でシリカが好ましい。さらには硬化物の靭性を向上するためにカップリング剤等で予めフィラーの表面を反応、吸着処理し樹脂との密着性を強固にすることもできる。その添加量は特に制限がないが、封止用樹脂組成物としての特性（耐湿性、作業性等）を保つためエポキシ樹脂組成物の１０重量％以上、８０重量％以下であることが好ましい。より好ましくは３０重量％以上、７０重量％以下である。上限値を超えると、接合の際、絶縁性のフィラーが半導体素子のはんだ電極と回路板電極との接合を妨げるからである。下限値を越えた場合は線膨張係数が高くなるためパッケージの面積等に応じて信頼性の低下を招く恐れもある。
また本発明に無機フィラーを用いる場合、無機フィラーの形状は球状であることが好ましい。いわゆる破砕フィラーの場合はその鋭利な面により半導体素子表面の回路を破壊する恐れがあるからである。また、無機フィラーの粒径は平均粒径で０．５μｍ以上、６μｍ以下、最大粒径で３０μｍ以下が好ましい。この範囲を超えるとはんだ接合時にフィラーにより妨げられ、接続不良を起こす可能性がある。
本発明に用いるエポキシ樹脂組成物は、前記液状エポキシ樹脂、硬化剤、硬化促進剤、無機フィラー以外に、必要に応じて低応力剤、反応性希釈剤、顔料、染料、レベリング剤、消泡剤、カップリング剤等の添加剤を混合し、真空脱泡することにより製造することができる。これらの添加剤は何れもボイドの要因になってはならないため、耐熱性、揮発性、基材への濡れ性等確認の上添加することが好ましい。
本発明のエポキシ樹脂組成物を用いて半導体素子を組み立てる方法の例としては、初めにはんだバンプが形成されたウエハー上に、前記エポキシ樹脂組成物を回路形成面のウエハー全体に塗布する(図１，２)。エポキシ樹脂組成物を塗布する方法は、印刷、ディスペンス、スピンコートが使用することができる。塗布後に樹脂をＢ−ステージ化する。その方法としては、オーブン、真空乾燥機等既存の方法を用いることができる。その場合、温度はエポキシ樹脂にフラックス作用を有する硬化剤が完全に溶解しない温度にすることが好ましい。より好ましい条件は１００℃以下である。硬化剤がＢ−ステージ中に溶解すると硬化剤中のカルボン酸とエポキシ樹脂が反応しやすくなるため、後で必須になるフラックス活性が発現しなくなり、且つ硬化剤の溶解により、Ｂ−ステージ後でも反応が徐々に進み保存安定性に支障がきたす。
次にウエハーをダイシングして素子を個片化する(図３)。次に塗布された素子を基板にフリップチップボンダーを用いてはんだバンプと対応する基板の電極とを位置決めし仮接合させる。
その場合、素子、または基板をＢ−ステージ樹脂が溶融または軟化する温度以上に加温することが好ましい。
その後、はんだの融点を越えるまで急速に温度を上昇させ、はんだを溶解させる。周囲は溶融したＢ−ステージ樹脂のフラックス活性により，はんだは基板電極に接合させることができる(図４，５)。同時にＢ−ステージ樹脂は硬化する。温度を上昇させる方法はパルスヒート、リフロー法等により行われる。パルスヒート法はフリップチップボンダー上でそのまま素子且つまたは基板を加熱する方法である。リフロー法はある温度プロファイルで制御された炉の中を一定時間通すことによりはんだを接合、樹脂を封止させる方法である。硬化が不十分な場合は接合後、後硬化（ポストベーク）を行うこともできる。
次にウエハーをダイシングして素子を個片化する(図３)。次に塗布された素子を基板にフリップチップボンダーを用いてはんだバンプと対応する基板の電極とを位置決めし仮接合させる。
その場合、素子、または基板をＢ−ステージ樹脂が溶融または軟化する温度以上に加温することが好ましい。
その後、はんだの融点を越えるまで急速に温度を上昇させ、はんだを溶解させる。周囲は溶融したＢ−ステージ樹脂のフラックス活性により，はんだは基板電極に接合させることができる(図４，５)。同時にＢ−ステージ樹脂は硬化する。温度を上昇させる方法はパルスヒート、リフロー法等により行われる。パルスヒート法はフリップチップボンダー上でそのまま素子且つまたは基板を加熱する方法である。リフロー法はある温度プロファイルで制御された炉の中を一定時間通すことによりはんだを接合、樹脂を封止させる方法である。硬化が不十分な場合は接合後、後硬化（ポストベーク）を行うこともできる。
当該エポキシ樹脂組成物の用途としては前記例の様なはんだ付半導体素子の接合および封止だけでなく、公知であるリードフレームへの半導体素子の接着、チップが積層されたスタックドパッケージのチップ−チップ間の接合等にも応用することもできる。
本発明を実施例及び比較例で説明する。
＜実施例１＞
エポキシ樹脂（Ａ）として２５℃で液状のビスフェノールＦ型エポキシ樹脂（エポキシ当量１６５）６０重量部、エポキシ樹脂（Ｂ）として２５℃で固形のビスフェノールＡ型エポキシ樹脂（エポキシ当量４５０）４０重量部を１００℃にて均一溶解させた液状エポキシ樹脂混合物中に、硬化剤（Ｃ）として２，５−ジヒドロキシ安息香酸(融点２０２℃)２０重量部、硬化促進剤として２−フェニル−４−メチルイミダゾール０．２重量部を秤量し３本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、回路及びはんだバンプ（Ｓｎ−Ａｇ−Ｃｕ、高さ80μm）が具備された6インチのウエハー上に前記エポキシ樹脂組成物を印刷法にて９０ミクロンの厚みで塗布し、Ｂ−ステージ条件として９０℃、６０分部分硬化させた。硬化物はタックフリーであった。つぎにダイシングにて、１０ｍｍ角の半導体素子に個片化し、回路面にＢ−ステージ化した樹脂が塗布された素子を得た。上部よりフリップチップボンダーを用いて位置決めを行いながら融点２２１℃のＳｎ−Ａｇ系はんだが具備されたフリップチップを設置した。その際、フリップチップは約８０℃に加温させておいた。次に最大温度２４５℃を５秒間保持するような温度プロファイルを用いてはんだを溶融、接続を行った。合否の判定は接続率、ボイドの有無を10個の素子で行った。
＜実施例１＞
エポキシ樹脂（Ａ）として２５℃で液状のビスフェノールＦ型エポキシ樹脂（エポキシ当量１６５）６０重量部、エポキシ樹脂（Ｂ）として２５℃で固形のビスフェノールＡ型エポキシ樹脂（エポキシ当量４５０）４０重量部を１００℃にて均一溶解させた液状エポキシ樹脂混合物中に、硬化剤（Ｃ）として２，５−ジヒドロキシ安息香酸(融点２０２℃)２０重量部、硬化促進剤として２−フェニル−４−メチルイミダゾール０．２重量部を秤量し３本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、回路及びはんだバンプ（Ｓｎ−Ａｇ−Ｃｕ、高さ80μm）が具備された6インチのウエハー上に前記エポキシ樹脂組成物を印刷法にて９０ミクロンの厚みで塗布し、Ｂ−ステージ条件として９０℃、６０分部分硬化させた。硬化物はタックフリーであった。つぎにダイシングにて、１０ｍｍ角の半導体素子に個片化し、回路面にＢ−ステージ化した樹脂が塗布された素子を得た。上部よりフリップチップボンダーを用いて位置決めを行いながら融点２２１℃のＳｎ−Ａｇ系はんだが具備されたフリップチップを設置した。その際、フリップチップは約８０℃に加温させておいた。次に最大温度２４５℃を５秒間保持するような温度プロファイルを用いてはんだを溶融、接続を行った。合否の判定は接続率、ボイドの有無を10個の素子で行った。
使用した半導体素子
バンプ数：４００
バンプ高さ：８０μｍ
チップサイズ：１０ｍｍ角
パッシベーション：ポリイミド
チップ厚み：５００μｍ
使用した基板：ＢＴ基板（接続パッド：金メッキ表面）
回路設計：デイジーチェーンにてすべてのバンプが電気的に繋がり接続性を確認できる仕様
バンプ数：４００
バンプ高さ：８０μｍ
チップサイズ：１０ｍｍ角
パッシベーション：ポリイミド
チップ厚み：５００μｍ
使用した基板：ＢＴ基板（接続パッド：金メッキ表面）
回路設計：デイジーチェーンにてすべてのバンプが電気的に繋がり接続性を確認できる仕様
（１）接続性試験（サンフ゜ル数10個/水準）
接続性はデイジーチェーンでつながった回路に対しテスターを用いて導通性を確認した。
（２）ボイド試験（サンプル数１０個/水準）
接続試験を行なったサンプルを超音波探傷装置によりボイドの有無を確認した。
（３）ライフ試験(サンプル数5個/水準)
Ｂ−ステージ化された樹脂が塗布された個片化した素子を25℃で一ヶ月保管したとき前記（１）、（２）の試験を行った。
接続性はデイジーチェーンでつながった回路に対しテスターを用いて導通性を確認した。
（２）ボイド試験（サンプル数１０個/水準）
接続試験を行なったサンプルを超音波探傷装置によりボイドの有無を確認した。
（３）ライフ試験(サンプル数5個/水準)
Ｂ−ステージ化された樹脂が塗布された個片化した素子を25℃で一ヶ月保管したとき前記（１）、（２）の試験を行った。
＜実施例２＞
エポキシ樹脂（Ａ）として２５℃で液状のビスフェノールＦ型エポキシ樹脂（エポキシ当量１６５）５０重量部、エポキシ樹脂（Ｂ）として２５℃で固形のビフェニルアラルキル型エポキシ樹脂（エポキシ当量２７５、商品名ＮＣ−３０００/日本化薬工業社製）５０重量部を１００℃にて均一溶解させた液状エポキシ樹脂混合物中に、硬化剤（Ｃ）として２，５−ジヒドロキシ安息香酸(融点２０２℃)２０重量部、硬化促進剤として２−フェニル−４−メチルイミダゾール０．２重量部を秤量し３本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、回路及びはんだバンプ（Ｓｎ−Ａｇ−Ｃｕ、高さ80μm）が具備された6インチのウエハー上に前記エポキシ樹脂組成物を印刷法にて塗布し、Ｂ−ステージ条件として９０℃、６０分部分硬化させた。硬化物はタックフリーであった。つぎにダイシングにて、１０ｍｍ角の半導体素子に個片化し、回路面にＢ−ステージ化した樹脂が塗布された素子を得た。上部よりフリップチップボンダーを用いて位置決めを行いながら融点２２１℃のＳｎ−Ａｇ系はんだが具備されたフリップチップを設置した。その際、フリップチップは約８０℃に加温させておいた。次に最大温度２４５℃を５秒間保持するような温度プロファイルを用いてはんだを溶融、接続を行った。合否の判定は接続率、ボイドの有無を10個の素子で行った。
エポキシ樹脂（Ａ）として２５℃で液状のビスフェノールＦ型エポキシ樹脂（エポキシ当量１６５）５０重量部、エポキシ樹脂（Ｂ）として２５℃で固形のビフェニルアラルキル型エポキシ樹脂（エポキシ当量２７５、商品名ＮＣ−３０００/日本化薬工業社製）５０重量部を１００℃にて均一溶解させた液状エポキシ樹脂混合物中に、硬化剤（Ｃ）として２，５−ジヒドロキシ安息香酸(融点２０２℃)２０重量部、硬化促進剤として２−フェニル−４−メチルイミダゾール０．２重量部を秤量し３本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、回路及びはんだバンプ（Ｓｎ−Ａｇ−Ｃｕ、高さ80μm）が具備された6インチのウエハー上に前記エポキシ樹脂組成物を印刷法にて塗布し、Ｂ−ステージ条件として９０℃、６０分部分硬化させた。硬化物はタックフリーであった。つぎにダイシングにて、１０ｍｍ角の半導体素子に個片化し、回路面にＢ−ステージ化した樹脂が塗布された素子を得た。上部よりフリップチップボンダーを用いて位置決めを行いながら融点２２１℃のＳｎ−Ａｇ系はんだが具備されたフリップチップを設置した。その際、フリップチップは約８０℃に加温させておいた。次に最大温度２４５℃を５秒間保持するような温度プロファイルを用いてはんだを溶融、接続を行った。合否の判定は接続率、ボイドの有無を10個の素子で行った。
＜実施例３＞
実施例１において、Ｂ−ステージ条件を１２０℃、４５分(タックフリー化)とした以外は同様に試験を行った。
実施例１において、Ｂ−ステージ条件を１２０℃、４５分(タックフリー化)とした以外は同様に試験を行った。
＜比較例１＞
エポキシ樹脂（Ａ）として２５℃で液状のビスフェノールＦ型エポキシ樹脂（エポキシ当量１６５）１００重量部中に、硬化剤（Ｃ）として２，５−ジヒドロキシ安息香酸(融点２０２℃)２５重量部、硬化促進剤として２−フェニル−４−メチルイミダゾール０．２重量部を秤量し３本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、回路及びはんだバンプ（Ｓｎ−Ａｇ−Ｃｕ、高さ80μm）が具備された6インチのウエハー上に前記エポキシ樹脂組成物を印刷法にて塗布し、Ｂ−ステージ条件として９０℃、６０分部分硬化させた１時間としたところＢ−ステージ物はタックフリーになった。その後実施例１と同様の試験を行った。
エポキシ樹脂（Ａ）として２５℃で液状のビスフェノールＦ型エポキシ樹脂（エポキシ当量１６５）１００重量部中に、硬化剤（Ｃ）として２，５−ジヒドロキシ安息香酸(融点２０２℃)２５重量部、硬化促進剤として２−フェニル−４−メチルイミダゾール０．２重量部を秤量し３本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、回路及びはんだバンプ（Ｓｎ−Ａｇ−Ｃｕ、高さ80μm）が具備された6インチのウエハー上に前記エポキシ樹脂組成物を印刷法にて塗布し、Ｂ−ステージ条件として９０℃、６０分部分硬化させた１時間としたところＢ−ステージ物はタックフリーになった。その後実施例１と同様の試験を行った。
＜比較例２＞
エポキシ樹脂（Ｂ）として２５℃で固形のフェノールノボラック型エポキシ樹脂（エポキシ当量１９０）２００重量部を溶剤としてブチロセロソルブアセテートを６０重量部加え５０℃で均一に樹脂を溶解させたワニス１３０重量部、硬化剤（Ｃ）として２，５−ジヒドロキシ安息香酸２５重量部、硬化促進剤として２−フェニル−４−メチルイミダゾール０．２重量部を秤量し３本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、回路及びはんだバンプ（Ｓｎ−Ａｇ−Ｃｕ、高さ80μm）が具備された6インチのウエハー上に前記エポキシ樹脂組成物を印刷法にて塗布し、Ｂ−ステージ条件として９０℃、６０分部分硬化させた。Ｂ−ステージ物はタックフリーになった。その後実施例１と同様の試験を行った。
エポキシ樹脂（Ｂ）として２５℃で固形のフェノールノボラック型エポキシ樹脂（エポキシ当量１９０）２００重量部を溶剤としてブチロセロソルブアセテートを６０重量部加え５０℃で均一に樹脂を溶解させたワニス１３０重量部、硬化剤（Ｃ）として２，５−ジヒドロキシ安息香酸２５重量部、硬化促進剤として２−フェニル−４−メチルイミダゾール０．２重量部を秤量し３本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、回路及びはんだバンプ（Ｓｎ−Ａｇ−Ｃｕ、高さ80μm）が具備された6インチのウエハー上に前記エポキシ樹脂組成物を印刷法にて塗布し、Ｂ−ステージ条件として９０℃、６０分部分硬化させた。Ｂ−ステージ物はタックフリーになった。その後実施例１と同様の試験を行った。
実施例１，２は良好な接続性ボイド性が。実施例３はＢ−ステージ条件が厳しいため、高化剤の溶解が進み保存性にやや劣る結果となった。
比較例１はタックフリー化するためにＢ−ステージ温度を上げたため更に液状エポキシ樹脂との組合せのため樹脂硬化剤の溶解が実施例３に比べ進んだため、フラックス活性が初期から低下した。比較例２は溶剤系のため残存溶媒の影響でボイド不良が発生した。
比較例１はタックフリー化するためにＢ−ステージ温度を上げたため更に液状エポキシ樹脂との組合せのため樹脂硬化剤の溶解が実施例３に比べ進んだため、フラックス活性が初期から低下した。比較例２は溶剤系のため残存溶媒の影響でボイド不良が発生した。
本発明のエポキシ樹脂組成物は、Ｂ−ステージ且つフラックス活性を有するためはんだ接合性を必要とされる用途、更に作業性を大幅に改善できる特性を有するため、半導体封止用樹脂、半導体固定用樹脂、半導体接着用樹脂、ＬＥＤなどの半導体を用いる表示素子などに用いられる。
１ はんだバンプ
２ ウエハー
３ エポキシ樹脂組成物
４ 基板
５ フリッフ゜チッフ゜ホ゛ンタ゛ー固定冶具
６ 熱板
２ ウエハー
３ エポキシ樹脂組成物
４ 基板
５ フリッフ゜チッフ゜ホ゛ンタ゛ー固定冶具
６ 熱板
Claims (7)
- １分子あたりエポキシ基を２個以上含む２５℃で液状のエポキシ樹脂（Ａ）、１分子あたりエポキシ基を２個以上含み２５℃で固体であり且つエポキシ当量が２００以上のエポキシ樹脂（Ｂ）、芳香族カルボキシル基、芳香族水酸基をともに有し、且つ融点が１８０℃以上の硬化剤（Ｃ）を含むことを特徴とするエポキシ樹脂組成物。
- 硬化剤（Ｃ）が、１分子あたり少なくとも２個以上の芳香族水酸基と１分子当たり少なくとも１個以上の芳香族カルボキシル基を有する化合物である請求項１記載のエポキシ樹脂組成物。
- 請求項１〜２に記載のエポキシ樹脂組成物が更に、平均粒径が０．５μｍから１２μｍ、かつ最大粒径が５０μｍ 以下である無機フィラーを含むものであるエポキシ樹脂組成物。
- 請求項１〜３に記載のエポキシ樹脂組成物を用いて製作された半導体装置。
- １）基板と電気的接合させるための半田バンプを有する多数個の半導体素子が形成されたウエハーに請求項１〜３に記載のエポキシ樹脂組成物を塗布する工程、２）該エポキシ樹脂組成物をＢ−ステージにする工程、３）該ウエハーをダイシングし、半導体素子を個片化する工程、４）個片化した半導体素子と基板と接合し同時にＢ−ステージ化したエポキシ樹脂組成物を加熱溶融させた後冷却することによる圧着工程、からなることを特徴とする半導体素子の組立方法。
- Ｂ−ステージ条件が１００℃以下で行なわれることを特徴とする請求項５記載の半導体素子の組立方法。
- エポキシ樹脂組成物を塗布する工程が、スピンコート法、印刷法、ディスペンス法のいずれかにより行われる請求項５、６記載の半導体素子の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004184499A JP4729873B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体素子の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004184499A JP4729873B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体素子の組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006008755A true JP2006008755A (ja) | 2006-01-12 |
| JP4729873B2 JP4729873B2 (ja) | 2011-07-20 |
Family
ID=35776360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004184499A Expired - Fee Related JP4729873B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体素子の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4729873B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009029910A (ja) * | 2007-07-26 | 2009-02-12 | Panasonic Electric Works Co Ltd | 封止用液状エポキシ樹脂組成物および半導体装置 |
| CN101113229B (zh) * | 2007-07-04 | 2010-10-06 | 深圳典邦科技有限公司 | 固化剂中间体组合物及采用该组合物的固化剂 |
| JP2011052201A (ja) * | 2009-08-05 | 2011-03-17 | Sanei Kagaku Kk | 無洗浄活性樹脂組成物及び表面実装技術 |
| JPWO2013080708A1 (ja) * | 2011-11-29 | 2015-04-27 | 東レ株式会社 | 樹脂組成物、樹脂組成物シート、半導体装置およびその製造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174044A (ja) * | 1998-12-08 | 2000-06-23 | Sumitomo Bakelite Co Ltd | 半導体素子の組立方法 |
| JP2000195904A (ja) * | 1998-12-25 | 2000-07-14 | Sumitomo Bakelite Co Ltd | 半導体素子の組立方法 |
| JP2001106770A (ja) * | 1999-08-02 | 2001-04-17 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置 |
| JP2002121358A (ja) * | 2000-10-12 | 2002-04-23 | Sumitomo Bakelite Co Ltd | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 |
| JP2003192767A (ja) * | 2001-12-26 | 2003-07-09 | Sumitomo Bakelite Co Ltd | 液状樹脂組成物、半導体装置の製造方法及び半導体装置 |
| JP2003212964A (ja) * | 2002-01-28 | 2003-07-30 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 |
| JP2003243449A (ja) * | 2002-02-19 | 2003-08-29 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2003301026A (ja) * | 2002-04-09 | 2003-10-21 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置 |
| JP2004067930A (ja) * | 2002-08-08 | 2004-03-04 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物及びこれを用いた半導体装置並びに半導体装置の製造方法 |
-
2004
- 2004-06-23 JP JP2004184499A patent/JP4729873B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174044A (ja) * | 1998-12-08 | 2000-06-23 | Sumitomo Bakelite Co Ltd | 半導体素子の組立方法 |
| JP2000195904A (ja) * | 1998-12-25 | 2000-07-14 | Sumitomo Bakelite Co Ltd | 半導体素子の組立方法 |
| JP2001106770A (ja) * | 1999-08-02 | 2001-04-17 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置 |
| JP2002121358A (ja) * | 2000-10-12 | 2002-04-23 | Sumitomo Bakelite Co Ltd | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 |
| JP2003192767A (ja) * | 2001-12-26 | 2003-07-09 | Sumitomo Bakelite Co Ltd | 液状樹脂組成物、半導体装置の製造方法及び半導体装置 |
| JP2003212964A (ja) * | 2002-01-28 | 2003-07-30 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 |
| JP2003243449A (ja) * | 2002-02-19 | 2003-08-29 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2003301026A (ja) * | 2002-04-09 | 2003-10-21 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置 |
| JP2004067930A (ja) * | 2002-08-08 | 2004-03-04 | Sumitomo Bakelite Co Ltd | 液状封止樹脂組成物及びこれを用いた半導体装置並びに半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101113229B (zh) * | 2007-07-04 | 2010-10-06 | 深圳典邦科技有限公司 | 固化剂中间体组合物及采用该组合物的固化剂 |
| JP2009029910A (ja) * | 2007-07-26 | 2009-02-12 | Panasonic Electric Works Co Ltd | 封止用液状エポキシ樹脂組成物および半導体装置 |
| JP2011052201A (ja) * | 2009-08-05 | 2011-03-17 | Sanei Kagaku Kk | 無洗浄活性樹脂組成物及び表面実装技術 |
| JPWO2013080708A1 (ja) * | 2011-11-29 | 2015-04-27 | 東レ株式会社 | 樹脂組成物、樹脂組成物シート、半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4729873B2 (ja) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9431314B2 (en) | Thermosetting resin composition for sealing packing of semiconductor, and semiconductor device | |
| JP4887850B2 (ja) | アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置 | |
| JP5387874B2 (ja) | 液状封止樹脂組成物を用いた半導体装置の製造方法 | |
| US7829381B2 (en) | Method of manufacturing a semiconductor device | |
| JP5272285B2 (ja) | プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法 | |
| JP2006335817A (ja) | プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法 | |
| JP4206631B2 (ja) | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
| WO2010084858A1 (ja) | 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物 | |
| JP3868179B2 (ja) | 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置 | |
| JP4254216B2 (ja) | 半田ペースト及びそれを用いた半導体装置の組立方法 | |
| JP4973037B2 (ja) | 樹脂組成物、封止材、半導体装置および半導体装置の製造方法 | |
| JP3938502B2 (ja) | 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
| JP3732148B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5115900B2 (ja) | 液状樹脂組成物およびそれを用いた半導体装置 | |
| JP2003128874A (ja) | 液状樹脂組成物、半導体装置の製造方法及び半導体装置 | |
| JP4729873B2 (ja) | 半導体素子の組立方法 | |
| JP2012212922A (ja) | 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法 | |
| JP4940768B2 (ja) | 液状樹脂組成物及び半導体装置の製造方法 | |
| JP3818623B2 (ja) | 半導体装置の組立方法 | |
| JP2008198745A (ja) | 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法 | |
| JP2006188573A (ja) | 液状エポキシ樹脂組成物、該組成物を用いた電子部品装置及びその製造方法 | |
| JP4556631B2 (ja) | 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
| JP4449495B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4119356B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2005206664A (ja) | 半導体封止用樹脂組成物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |