JP5182296B2 - 電子部品装置の製造方法 - Google Patents

電子部品装置の製造方法 Download PDF

Info

Publication number
JP5182296B2
JP5182296B2 JP2009552394A JP2009552394A JP5182296B2 JP 5182296 B2 JP5182296 B2 JP 5182296B2 JP 2009552394 A JP2009552394 A JP 2009552394A JP 2009552394 A JP2009552394 A JP 2009552394A JP 5182296 B2 JP5182296 B2 JP 5182296B2
Authority
JP
Japan
Prior art keywords
electronic component
electrode
metal nanoparticle
nanoparticle paste
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009552394A
Other languages
English (en)
Other versions
JPWO2009098831A1 (ja
Inventor
達弥 舟木
宗一 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009552394A priority Critical patent/JP5182296B2/ja
Publication of JPWO2009098831A1 publication Critical patent/JPWO2009098831A1/ja
Application granted granted Critical
Publication of JP5182296B2 publication Critical patent/JP5182296B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81055—Composition of the atmosphere being oxidating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

この発明は、各々の電極が互いに接合された複数の電子部品からなる電子部品装置の製造方法に関するもので、特に、電極間の接合のために金属ナノ粒子を含む金属ナノ粒子ペーストが用いられる、電子部品装置の製造方法に関するものである。
近年、電子機器の小型化に伴って、半導体パッケージに対する高集積化の要求がますます強まってきている。半導体パッケージを配線基板に実装および固定して電気的な導通を得るようにした実装技術においても、さらに高集積度かつ高密度のものが要求されている。
このため、半導体パッケージの裏面全体に電極としてはんだボールを格子状に配列するようにした、いわゆるＢＧＡ（Ball Grid Array）による接合方式が注目され、実用に供されている。このＢＧＡ方式の半導体パッケージは、上記のように裏面全体に電極を配置するので、半導体パッケージにおける単位面積あたりの電極数を増やすことができ、その結果、高密度実装や実装面積の縮小に多大な効果を発揮させることができる。
しかしながら、ＢＧＡ方式を用いた場合、はんだボールの配列ピッチの狭小化に伴って、リフロー時にいわゆるはんだブリッジが生じ、電極間の短絡が発生しやすくなる。これは、はんだを加熱により一旦溶融させ、液状化した後、冷却して凝固させるという過程を経て接合を行なうマイクロソルダリングには不可避な現象と言える。
また、複数の必要な電子部品を接合して１つの電子部品装置を製造する際には電子部品の接合を繰り返す毎に、順次、融点のより低いはんだを用いる、いわゆるステップはんだ付けが行なわれるが、このステップはんだ付けを行なう場合、第１ステップのはんだ付けには高温はんだを用いる必要がある。このような高温はんだの実用材料としてはＰｂ−５Ｓｎ系が挙げられるが、昨今の環境保全の要求に伴うＰｂ使用に対する規制が厳しくなっており、代替材料の開発が強く望まれている。
以上のような課題を解決するため、接合材料として、上述したはんだに代えて、図１０にその組成を模式的に示した金属ナノ粒子ペーストを用いることが、たとえば特開平９−３２６４１６号公報（特許文献１）および特開２００４−１２８３５７号公報（特許文献２）において提案されている。
図１０を参照して、金属ナノ粒子ペースト１は、平均粒径が１〜１００ｎｍの金属ナノ粒子２と分散剤３と分散媒４とを含むものである。より具体的には、金属ナノ粒子２は、たとえばＡｕ、Ａｇ、Ｃｕなどの導電性金属からなる。分散剤３は、金属ナノ粒子２を構成する金属元素と配位可能なものであり、金属ナノ粒子２を被覆する。分散剤３としては、たとえばアミン系、アルコール系、チオール系のものが用いられる。分散媒４は、分散剤３によって被覆された金属ナノ粒子２を安定に分散させるもので、たとえばトルエン、キシレン、テルピネオール、ミネラルスピリット、デカノール、テトラデカンなどの有機溶剤が用いられる。図示しないが、金属ナノ粒子ペースト１は、たとえば特開２００２−２９９８３３号公報（特許文献３）に記載されるようなバインダ成分や還元剤などの添加物を含んでいてもよい。
上記のような金属ナノ粒子ペーストを用いれば、はんだを用いた場合のように、はんだを一旦溶融させた後、凝固させることにより接合するのではないため、前述したはんだボールの配列ピッチの狭小化に伴って、リフロー時にはんだブリッジが生じ、電極間の短絡が発生しやすくなる、といった問題を生じさせにくくすることができる。また、金属ナノ粒子ペーストによれば、環境保全の要求に伴って使用が厳しくされているＰｂをあえて用いる必要がない。また、金属ナノ粒子ペーストによれば、たとえば１００〜３００℃といった比較的低温で金属ナノ粒子を焼結させて接合部を形成することができ、一旦焼結した金属ナノ粒子の焼結体は、金属ナノ粒子を構成する金属の融点に達するまで、その形態が保持される。
これらのことから、金属ナノ粒子ペーストを用いれば、環境負荷を小さくすることができるとともに、いわゆるステップはんだ付けに相当する電子部品の接合の繰り返しを１種類の金属ナノ粒子ペーストだけで問題なく実施することができ、また、接合信頼性の高い電子部品装置を得ることができる。
次に、上述のような金属ナノ粒子ペーストを用いたフリップチップ接続を実施して得られる電子部品の製造方法の一例について説明する。
まず、図１１（１）に示すように、配線基板１１が用意される。配線基板１１上には、いくつかの基板側電極１２およびレジスト膜１３が形成されている。レジスト膜１３の一部は、基板側電極１２の周縁部上に乗り上げるように形成され、それによって、基板側電極１２の周囲にはダム１４が形成される。基板側電極１２上には、金属ナノ粒子ペースト１が付与される。
他方、図１１（２）に示すように、配線基板１１上にフリップチップ実装されるべきチップ部品１５が用意される。チップ部品１５は、前述した基板側電極１２にそれぞれ電気的に接続されるいくつかのチップ側電極１６を有している。また、チップ部品１５の、チップ側電極１６が形成された面上には、パッシベーション膜１７が形成される。パッシベーション膜１７の一部は、チップ側電極１６の周縁部上に乗り上げるように形成され、それによって、チップ側電極１６の周囲にダム１８が形成される。
次に、同じく図１１（２）に示すように、金属ナノ粒子ペースト１を互いの間に介在させた状態で、基板側電極１２と関連のチップ側電極１６とが互いに対向するように、配線基板１１とチップ部品１５とが互いに位置合わせされる。
次に、図１１（３）に示すように、たとえばチップ部品１５側から荷重１９が与えられる。これによって、金属ナノ粒子ペースト１が圧縮変形する。
次に、加熱工程が実施される。これによって、金属ナノ粒子ペースト１に含まれる分散剤３および分散媒４等が除去されるとともに、金属ナノ粒子２（図１０参照）が焼結する。その結果、図１１（４）に示すように、金属ナノ粒子ペースト１に由来する接合焼結体６が形成され、この接合焼結体６によって基板側電極１２とチップ側電極１６とが互いに接合される。
このようにして、目的とする電子部品装置２０が得られる。
しかしながら、上述したような電子部品装置２０の製造方法には、次のような解決されるべき課題がある。
まず、はんだボールを適用する場合とは異なり、電子部品装置２０における接合焼結体６の高さを調整するためには、図１１（３）の工程において、金属ナノ粒子ペースト１の高さを調整しなければならない。このような接合焼結体６の高さの調整を精度良く行なうためには、荷重１９を精度良く制御する必要がある。しかしながら、荷重１９の精度を高めることとチップ部品１５の搭載タクトを向上させることとはトレードオフの関係にあるため、荷重１９の精度を高めると、生産性低下およびコストアップを招くことになる。
また、配線基板１１には、しばしば、反りやうねりが生じていて、複数の基板側電極１２間で高さのばらつきが生じていることがある。このような場合、金属ナノ粒子ペースト１の付与厚みが十分でないと、図１１（３）の工程において、最も高い位置にある基板側電極１２においては良好な接合状態が得られても、最も低い位置にある基板側電極１２では十分な接合状態が達成されないという問題が生じることがある。
特開平９−３２６４１６号公報 特開２００４−１２８３５７号公報 特開２００２−２９９８３３号公報
そこで、この発明の目的は、上述したような課題を解決し得る、電子部品の製造方法を提供しようとすることである。
この発明は、第１の電極を有する第１の電子部品および第２の電極を有する第２の電子部品を用意する工程と、平均粒径が１〜１００ｎｍの金属ナノ粒子と分散剤と分散媒とを含む金属ナノ粒子ペーストを用意する工程と、第１の電極および第２の電極の少なくとも一方に、金属ナノ粒子ペーストを付与する、ペースト付与工程と、金属ナノ粒子ペーストを互いの間に介在させた状態で、第１の電極と第２の電極とが互いに対向するように、第１の電子部品と第２の電子部品とを互いに位置合わせする工程と、第１の電子部品と第２の電子部品とを互いに近接させる方向に荷重を加え、それによって、第１の電極と第２の電極との間にある金属ナノ粒子ペーストを圧縮変形させる工程と、次いで、金属ナノ粒子ペーストに含まれる分散剤および分散媒を除去できる温度以上、かつ金属ナノ粒子を構成する金属の融点未満の温度で加熱することにより、金属ナノ粒子を焼結させ、それによって、第１の電極と第２の電極とを互いに接合させる工程とを備える、電子部品装置の製造方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
すなわち、上述の金属ナノ粒子ペーストに与えられる荷重と、荷重によって圧縮変形する金属ナノ粒子ペーストの高さとの関係から圧縮変形が限界に達する所定の荷重が求められ、第１の電極と第２の電極との間にある金属ナノ粒子ペーストを圧縮変形させる工程において、第１の電子部品と第２の電子部品とを互いに近接させる方向に前記所定の荷重以上の荷重を加えることによって、金属ナノ粒子ペーストを圧縮変形限界厚まで圧縮変形させることを特徴としている。
第１の電子部品が複数の第１の電極を有し、第２の電子部品が複数の第２の電極を有し、第１の電子部品と第２の電子部品とを互いに位置合わせしたとき、互いに対向する各第１の電極と各第２の電極とのそれぞれの間隔が互いに等しくないものを含む場合、ペースト付与工程において付与される金属ナノ粒子ペーストの厚みは、間隔の最大のものと最小のものとの間の差を圧縮変形限界厚に加えた厚み以上とされることが好ましい。
第１の電極の周囲および／または第２の電極の周囲には、金属ナノ粒子ペーストの広がりを防止するためのダムが形成されることが好ましい。
この発明に係る電子部品装置の製造方法は、ラミネート封止用の未硬化状態のシート状樹脂を用意する工程と、第１の電極と第２の電極とを互いに接合させる工程の後、第１の電子部品および第２の電子部品のいずれか一方を、未硬化状態のシート状樹脂で覆う工程と、未硬化状態のシート状樹脂を第１の電子部品および第２の電子部品に向かって加圧する工程と、未硬化状態のシート状樹脂を硬化させる工程とをさらに備えていてもよい。
上述の場合、シート状樹脂は、粒径が所定の寸法以下に揃えられたフィラーを含み、未硬化状態のシート状樹脂を加圧する工程において、第１の電子部品および第２の電子部品のいずれか一方を覆うシート状樹脂の最も薄い部分での厚みがフィラーの粒径によって支配されるように、シート状樹脂が加圧制御されることが好ましい。
また、この発明に係る電子部品装置の製造方法は、アンダーフィル封止用の未硬化状態の樹脂を用意する工程と、第１の電極と第２の電極とを互いに接合させる工程の後、第１の電子部品と第２の電子部品のうち、面積がより小さい方の電子部品の少なくとも周囲に未硬化状態の樹脂を付与する工程と、未硬化状態の樹脂を硬化させる工程とをさらに備えていてもよい。
この発明によれば、第１の電子部品と第２の電子部品とを互いに近接させる方向に荷重を加え、それによって、第１の電極と第２の電極との間にある金属ナノ粒子ペーストを圧縮変形させる工程において、金属ナノ粒子ペーストを圧縮変形限界厚まで圧縮変形させるため、荷重の制御を精度良く行なう必要がない。したがって、この圧縮変形させる工程の能率化を図れ、その結果、電子部品装置の生産性向上および低コスト化を実現することができる。
また、上述の圧縮変形させる工程において、金属ナノ粒子ペーストを圧縮変形限界厚まで圧縮変形させるので、金属ナノ粒子を焼結させて得られる接合焼結体の高さを最大限低くすることができる。その結果、電子部品装置の低背化が可能となる。
また、圧縮変形させる工程において、金属ナノ粒子ペーストを圧縮変形限界厚まで圧縮変形させるため、この工程を終えたとき、金属ナノ粒子ペーストの密度が最高の状態になっていることになる。したがって、金属ナノ粒子ペーストを加熱して得られる接合焼結体を高強度かつ低抵抗なものとすることができる。その結果、第１の電極と第２の電極との間で高強度かつ低抵抗な接合部を形成した電子部品装置を得ることができる。
この発明において、たとえば、チップ部品を搭載する配線基板側に反りやうねりがある場合などのように、第１の電子部品と第２の電子部品とを互いに位置合わせしたとき、互いに対向する複数の第１の電極の各々と複数の第２の電極の各々とのそれぞれの間隔が互いに等しくないものを含む場合であっても、ペースト付与工程において付与される金属ナノ粒子ペーストの厚みが、上記間隔の最大のものと最小のものとの間の差を圧縮変形限界厚に加えた厚みとされると、すべての第１の電極と第２の電極との間で良好な接合状態を確実に得ることができる。
第１の電極の周囲および／または第２の電極の周囲に、金属ナノ粒子ペーストの広がりを防止するためのダムが形成されていると、圧縮変形させる工程において、金属ナノ粒子ペーストを容易かつ確実に圧縮変形限界厚まで圧縮変形させることができる。
また、この発明によれば、金属ナノ粒子ペーストを圧縮変形限界厚まで圧縮変形させるので、この圧縮変形に際して及ぼされる荷重がばらついても、このばらつきが接合部を構成する接合焼結体の高さに影響を及ぼすことはなく、それゆえ、第１の電子部品と第２の電子部品との間隔をばらつかないようにすることができる。
上記の利点は、第１の電子部品と第２の電子部品との間での接合信頼性および耐湿性を向上させるために、アンダーフィル封止が施される場合において、次のような利点をもたらす。アンダーフィル封止が施される場合、アンダーフィル封止用の樹脂のはみ出しをより少なくすることが求められる。この樹脂のはみ出し量に影響する因子は、第１の電子部品と第２の電子部品との間隔と、樹脂の供給量とである。この発明によれば、第１の電子部品と第２の電子部品との間隔が上述のように安定しているので、樹脂のはみ出しを少なくするためには、樹脂の供給量の制御だけを行なえばよいことになり、結果的に、樹脂のはみ出しを少なくすることが容易である。
この発明において、電子部品装置がラミネート封止される場合、未硬化状態のシート状樹脂を加圧することが行なわれるが、第１の電子部品および第２の電子部品のいずれか一方を覆うシート状樹脂の最も薄い部分での厚みが、シート状樹脂に含まれるフィラーの粒径によって支配されるように、シート状樹脂が加圧制御されると、シート状樹脂を硬化させた段階で得られる電子部品の高さを高精度に制御することが容易である。
この発明の第１の実施形態を説明するためのもので、電子部品装置２１を製造するための工程を順次示す図である。 この発明の特徴となる金属ナノ粒子ペーストの圧縮変形限界厚を説明するためのもので、荷重と金属ナノ粒子ペーストの高さとの関係を示す図である。 図２と同様、圧縮変形限界厚を説明するためのもので、金属ナノ粒子ペーストの高さと径との関係を示す図である。 この発明の第２の実施形態による電子部品装置３４を示す、図１（４）に相当する図である。 この発明の第３の実施形態による電子部品装置３８を示す、図１（４）に相当する図である。 図５に示した電子部品装置３８に備えるラミネート樹脂３９を形成するために実施される工程を示す図である。 図５の部分Ａに相当する部分を拡大して示す図であり、ラミネート樹脂３９となる未硬化状態のシート状樹脂４０に含まれるフィラー４３を図解的に示す図である。 この発明の第４の実施形態による電子部品装置４６を示す、図１（４）に相当する図である。 この発明の第５の実施形態を説明するための図１に相当する図である。 この発明において用いられる金属ナノ粒子ペースト１を模式的に示す拡大断面図である。 この発明にとって興味ある従来の電子部品装置の製造方法を示す図である。
符号の説明
１ 金属ナノ粒子ペースト
２ 金属ナノ粒子
３ 分散剤
４ 分散媒
６ 接合焼結体
２１，３４，３８，４６，５８ 電子部品装置
２２，５１ 配線基板（第１の電子部品）
２３，５３ａ，５３ｂ，５３ｃ 基板側電極（第１の電極）
２５，２９ ダム
２６，５２ チップ部品（第２の電子部品）
２７，５４ａ，５４ｂ，５４ｃ チップ側電極（第２の電極）
３０ 荷重
３１，５７ 圧縮変形限界厚
３９ ラミネート樹脂
４０ シート状樹脂
４１ ローラ
４３ フィラー
４７ アンダーフィル樹脂
５５ａ，５５ｂ，５５ｃ 電極間の間隔
５６ 金属ナノ粒子ペーストの付与厚み
図１は、この発明の第１の実施形態を説明するためのものである。図１には、電子部品装置の製造方法に含まれる代表的な工程が示され、図１（４）に、得られた電子部品装置２２が示されている。
まず、図１（１）に示すように、第１の電子部品としての配線基板２２が用意される。配線基板２２は、たとえば、ガラスエポキシ基板などの樹脂基板、アルミナなどの焼成基板、Ｓｉ基板などで構成されている。配線基板２２の上面にはいくつかの基板側電極２３が形成されている。また、配線基板２２の上面の略全域にわたって、レジスト膜２４が形成されている。レジスト膜２４の一部は、基板側電極２３の周縁部上に乗り上げており、それによって、基板側電極２３の周囲には、ダム２５が形成されている。このダム２５は、後述する金属ナノ粒子ペースト１の広がりを防止するためのものである。
基板側電極２３は、たとえばＡｕ、Ａｇ、Ｃｕなどからなる単層構造とされても、あるいは、たとえばＣｕ／Ｎｉ／Ａｕなどからなる多層構造とされてもよい。基板側電極２３の幅方向寸法は１０〜１５０μｍ程度とされ、厚みは５〜５０μｍ程度とされる。なお、基板側電極２３は、配線基板２２の厚み方向に延びるビア導体の端面を露出させた構造によって与えられてもよい。
他方、図１（２）に示すように、第２の電子部品としてチップ部品２６が用意される。チップ部品２６は、たとえば半導体素子や表面弾性波素子などの小型素子であり、その図による下面には、基板側電極２３の各々に対応して、いくつかのチップ側電極２７が形成されている。また、チップ部品２６の、チップ側電極２７が形成された面の略全域にわたって、パッシベーション膜２８が形成されている。パッシベーション膜２８の一部は、チップ側電極２７の周縁部上に乗り上げるように形成され、それによって、チップ側電極２７の周囲にはダム２９が形成される。ダム２９は、前述したダム２５の場合と同様、金属ナノ粒子ペースト１の広がりを防止するためのものである。
チップ側電極２７は、たとえば、Ａｌ、Ａｌ合金（９０％以上のＡｌを含有し、ＣｕやＳｉが添加されていてもよい。）、Ａｕ、Ｃｕからなり、その厚みは０．５〜２μｍ程度とされる。
さらに、前述の図１０に示すような金属ナノ粒子ペースト１が用意される。金属ナノ粒子ペースト１に含有される金属ナノ粒子２は、たとえばＡｕ、Ａｇ、Ｃｕ、Ｎｉなどの金属からなるものであっても、あるいは、たとえばＣｕコアＡｕ、ＣｕコアＡｇなどのように２種類以上の金属からなるものであってもよい。分散剤３としては、金属ナノ粒子２を構成する金属の融点よりも低い沸点を有し、かつ金属と結合できる有機物であればよく、たとえば、アミン、アルコール、フェノール、チオールなどを用いることができる。分散媒４としては、金属ナノ粒子２を構成する金属の融点よりも低い沸点を有する物質であればよく、たとえば、トルエン、キシレン、テルピネオール、ミネラルスピリット、デカノール、テトラデカンなどの有機溶剤を用いることができる。あるいは、分散媒４として、水などの水系のものを用いることもできる。金属ナノ粒子ペースト１は、さらに、少量の有機バインダ、分散剤３を取り込むため酸無水物のような捕捉物質を含有していてもよく、さらに、電極材料に対して、還元作用を有する物質を含有していてもよい。
図１（１）に示すように、基板側電極２３に、金属ナノ粒子ペースト１が付与される。金属ナノ粒子ペーストの供給には、インクジェットやディスペンサによる吐出供給、スクリーン印刷、転写など、種々の供給方法を用いることができる。金属ナノ粒子ペースト１の供給量は、当然のことながら、互いに接合されるべき基板側電極２３とチップ側電極２７との隙間を埋めるのに必要な量以上、かつ基板側電極２３の各々の隣り合うもの同士およびチップ側電極２７の各々の隣り合うもの同士を接続してしまう量未満であればよい。
なお、生産性を向上させるため、配線基板２２が、後で分割されることが予定され、分割されることによって複数の配線基板２２を取り出すことができる集合基板の状態で、上述の工程および以下の工程が実施されてもよい。また、金属ナノ粒子ペースト１は、上述のように、基板側電極２３上ではなく、チップ側電極２７上に付与されても、あるいは、基板側電極２３上およびチップ側電極２７上の双方に付与されてもよい。
次に、図１（２）に示すように、金属ナノ粒子ペースト１を互いの間に介在させた状態で、基板側電極２３と対応のチップ側電極２７とが互いに対向するように、配線基板２２とチップ部品２６とが互いに位置合わせされる。この位置合わせ工程は、従来のフリップチップ実装方法の場合と同様の方法を適用して実施することができる。
次に、図１（３）に示すように、配線基板２２とチップ部品２６とを互いに近接させる方向に荷重３０を加え、それによって、基板側電極２３とチップ側電極２７との間にある金属ナノ粒子ペースト１を圧縮変形させる工程が実施される。この圧縮変形させる工程において与えられる荷重３０は、金属ナノ粒子ペースト１の圧縮変形が限界に達するような大きさとされ、それによって、金属ナノ粒子ペースト１は圧縮変形限界厚３１まで圧縮変形される。この圧縮変形限界厚３１について、以下に、より具体的に説明する。
接合部１箇所について、金属ナノ粒子ペーストに与えられる荷重と、荷重によって圧縮変形する金属ナノ粒子ペーストの高さとの関係が、図２および表１に示されている。
Figure 0005182296
図２および表１において、例１、例２および例３は、金属ナノ粒子ペーストの供給量を異ならせた例であって、供給量については、例１＜例２＜例３という関係にある。
図２および表１に示したデータからわかるように、例１〜３のいずれであっても、荷重を大きくすると、金属ナノ粒子ペーストの高さが低くなり、その値が飽和する。たとえば、例１の場合には、１箇所の金属ナノ粒子ペーストにつき、０．９Ｎ以上、例２および３の場合には、１箇所の金属ナノ粒子ペーストにつき、１．５Ｎ以上とすれば、金属ナノ粒子ペーストの高さは一定値となる。このことから、所定値以上の荷重を加えることにより、荷重の上限値を制御しなくても、金属ナノ粒子ペーストの高さを一定に制御できることがわかる。
ここで、所定値以上の荷重によって、金属ナノ粒子ペーストの高さが一定となる理由、すなわち圧縮変形が限界となる理由について説明する。図３は、付与された金属ナノ粒子ペーストの高さと径との関係を示す図である。図３から、金属ナノ粒子ペーストの高さを低くすると、金属ナノ粒子ペーストの径が急激に増大することがわかる。このことは、荷重を大きくする過程で、金属ナノ粒子ペーストの圧縮変形に伴って径が急激に増大し、圧縮変形が進まなくなることを示している。
再び、図１（３）を参照して、荷重３０は、たとえば、従来のフリップチップマウンタのような一般的なマウンタを用いて与えられる。また、荷重３０は、通常、図示したように、チップ部品２６側から与えられるが、金属ナノ粒子ペースト１を圧縮変形させ得るのであれば、配線基板２２側から与えられても、あるいはチップ部品２６および配線基板２２の双方から与えられてもよい。
次に、加熱工程が実施される。前述した金属ナノ粒子ペースト１を圧縮変形させた状態は、荷重３０が除去されても維持されるので、この加熱工程では、荷重３０を加える必要はない。加熱工程では、金属ナノ粒子ペースト１に含まれる分散剤３および分散媒４を除去できる温度以上、かつ金属ナノ粒子２を構成する金属の融点未満の温度で加熱される。たとえば、温度が１００〜３００℃、時間が１〜６０分間というような加熱条件が選ばれる。この加熱によって、金属ナノ粒子２が焼結し、金属ナノ粒子ペースト１が、図１（４）に示すように、接合焼結体６を形成し、その結果、基板側電極２３とチップ側電極２７とが互いに接合される。なお、加熱工程で荷重３０を加えてもよく、その場合は、より緻密な接合焼結体６を得ることができる。
加熱工程は、たとえば、オーブン、リフロー炉、焼成炉などの加熱機能を有する設備を用いて実施される。また、従来の熱圧着や超音波接合方式のフリップチップ搭載設備に設けられている加熱装置を用いてもよい。なお、加熱工程を大気または大気以上の酸素を含む雰囲気中で実施すれば、分散剤３の除去を促進でき、その結果、接合信頼性が向上するため好ましい。
以上のようにして、目的とする電子部品装置２１が得られる。
以上説明した実施形態では、基板側電極２３およびチップ側電極２７のそれぞれの周囲にダム２５および２９が形成されている。これらダム２５および２９は、前述したように、金属ナノ粒子ペースト１の広がりを防止するためのものである。したがって、たとえば、配線基板２２における基板側電極２３以外の部分には、金属ナノ粒子ペースト１が濡れ性の関係で濡れ広がらない場合には、ダム２５は特に必要としない。同様に、チップ部品２６におけるチップ側電極２７以外の部分に、金属ナノ粒子ペースト１が濡れ広がらない場合には、ダム２９は特に必要としない。しかしながら、それに関わらず、ダム２５および２９が設けられる場合には、図１（３）に示した圧縮変形工程において、金属ナノ粒子ペースト１がより確実にかつ容易に圧縮変形され得るという利点がもたらされる。なお、ダム２５および２９の双方が設けられる場合、上述の利点が、より顕著に奏されるが、いずれか一方だけが設けられる場合であっても、程度の差こそあれ、この利点は奏される。
また、上述した実施形態において形成されたレジスト膜１４およびパッシベーション膜２８は、それぞれ、配線基板２２およびチップ部品２６を保護するための絶縁膜であるが、これらについては、必要に応じて設けられるものであり、必須のものではない。
図４は、この発明の第２の実施形態による電子部品装置３４を示す、図１（４）に相当する図である。図４において、図１（４）に示す要素に相当する要素に同様の参照符号を付し、重複する説明は省略する。
図４に示した電子部品装置３４は、チップ側電極２７上にＡｕバンプ３５が形成されていることを特徴としている。したがって、この電子部品装置３４を製造する場合には、図１（２）に示した工程において、既にＡｕバンプ３５が形成されていて、金属ナノ粒子ペースト１はＡｕバンプ３５と基板側電極２３との間に付与され、基板側電極２３とチップ側電極２７とは、Ａｕバンプ３５および接合焼結体６を介して互いに接合される。
図５ないし図７は、この発明の第３の実施形態を説明するためのものである。ここで、図５は、第３の実施形態による電子部品装置３８を示す、図１（４）に相当する図である。図５において、図１（４）に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図５に示した電子部品装置３８は、図１（４）に示した電子部品装置２１が備える要素をすべて備えながら、さらにラミネート樹脂３９によってチップ部品２６が封止されていることを特徴としている。このような電子部品装置３８を製造するため、図６に示す工程が実施される。
図６を参照して、ラミネート封止用の未硬化状態のシート状樹脂４０が用意される。他方、配線基板２２およびチップ部品２６にあっては、図１（４）に示すように、基板側電極２３とチップ側電極２７とが互いに接合された状態にある。上述の未硬化状態のシート状樹脂４０は、チップ部品２６を覆うようにローラ４１によって案内される。ローラ４１は、配線基板２２との間で相対的に矢印４２方向に移動するようにされ、それによって、複数のチップ部品２６が、順次、シート状樹脂４０によって覆われた状態とされる。
上述したローラ４１は、未硬化状態のシート状樹脂４０を配線基板２２およびチップ部品２６に向かって加圧するようにも作用する。このとき、シート状樹脂４０の一部が、図５に示したように、チップ部品２６と配線基板２２との間に進入するようにされる。この進入を容易にするため、シート状樹脂４０の粘度が最小となる軟化温度付近（通常、６０〜１００℃）にまで加熱し、シート状樹脂４０の流動性を向上させることが好ましい。また、シート状樹脂４０の上述の進入をより容易にするため、図６に示した工程を、たとえば数１００〜数１０００Ｐａ程度の減圧雰囲気下で行なうことも有効である。
次に、未硬化状態のシート状樹脂４０が硬化され、それによって図５に示したラミネート樹脂３９が形成される。
前述したシート状樹脂４０を加圧する工程では、たとえば０．１〜５ＭＰａ程度の圧力を加えることによって、未硬化状態のシート状樹脂４０の余分なものをチップ部品２６の周囲に流動させることが行なわれる。このとき、シート状樹脂４０の最も薄い部分での厚み、すなわちチップ部品２６の上面上での厚みがばらつかないようにすることが望ましい。そのため、従来、図６に示した工程を実施するとき、ローラ４１の位置を厳格に制御することが行なわれているが、ローラ４１は、均一な圧力をかけることを可能にするため、通常、柔らかい材質を有しているため、ローラ４１の変形が生じやすい。そのため、シート状樹脂４０の厚み、すなわちラミネート樹脂３９の、チップ部品２６の上面上での厚みがばらつかないようにすることは困難である。
この問題を解決するために、この実施形態では、次のような対策が講じられている。
図７は、図５の部分Ａに相当する部分を示す拡大図である。図７は、図５に示したラミネート樹脂３９が未硬化状態にある段階、すなわち未硬化状態のシート状樹脂４０の段階で図示されている。シート状樹脂４０は、たとえばエポキシ樹脂のような熱硬化性または熱可塑性樹脂であり、図７に示すように、粒径が所定の寸法以下に揃えられたフィラー４３を含んでいる。フィラー４３は、たとえばシリカからなり、５０体積％以上の含有率を有している。
シート状樹脂４０が、上述のように、フィラー４３を含むことにより、図６に示したローラ４１による加圧工程において、シート状樹脂４０の最も薄い部分での厚みがフィラー４３の粒径によって支配されるように、シート状樹脂４０が加圧制御されることになる。より具体的には、シート状樹脂４０の、チップ部品２６の上面上での厚みが、フィラー４３の最も大きい径を有するもの「４３（Ａ）」と略一致するようになる。その結果、シート状樹脂４０の、チップ部品２６の上面上での厚みを正確に制御することができる。
なお、図７では、シート状樹脂４０の厚みがフィラー４３の最も大きい径を有するもの「４３（Ａ）」と略一致するように図示されたが、このような厚みを支配するフィラー４３の粒径は、１次粒子のものであっても、あるいは２次粒子のものであってもよい。
図８は、この発明の第４の実施形態による電子部品装置４６を示す、図１（４）に相当する図である。図８において、図１（４）に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図８に示した電子部品装置４６は、図１（４）に示した電子部品装置２１に備える要素をすべて備えるとともに、さらに、アンダーフィル樹脂４７を備えることを特徴としている。このようにアンダーフィル樹脂４７を形成するために、アンダーフィル封止用の未硬化状態の樹脂が用意される。他方、図１（４）に示すように、基板側電極２３とチップ側電極２７とを互いに接合させる工程が実施される。その後、配線基板２２とチップ部品２６のうち、面積がより小さい方のチップ部品２６の少なくとも周囲に上述の未硬化状態の樹脂が付与される。これによって、未硬化状態の樹脂は、チップ部品２６と配線基板２２との間の隙間へと浸透する。次いで、未硬化状態の樹脂を硬化させれば、図８に示すような電子部品装置４６が得られる。
図９は、この発明の第５の実施形態を説明するための、図１に相当する図である。図９において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
この実施形態は、図９（２）に示すように、配線基板５１とチップ部品５２とを互いに一合わせしたとき、互いに対向する基板側電極５３ａ、５３ｂおよび５３ｃの各々とチップ側電極５４ａ、５４ｂおよび５４ｃの各々とのそれぞれの間隔５５ａ、５５ｂ、５５ｃが互いに等しくないものを含む場合に有利に適用される。
上述したような間隔５５ａ〜５５ｃの不揃いは、典型的には、配線基板５１の製造過程において不可避的に生じる反りやうねりによってもたらされる。また、チップ部品５２側においても、不所望な変形が生じることがある。さらには、間隔５５ａ〜５５ｃの不揃いは、上述したような不所望な事態によってもたらされる場合に限らず、既に設計の段階で予定されている場合もある。
この実施形態では、上述した間隔５５ａ〜５５ｃの不揃いに対処するため、図９（１）に示すように、金属ナノ粒子ペースト１を付与する工程において、金属ナノ粒子ペースト１の厚み５６が、間隔５５ａ〜５５ｃのうち、最大のもの５５ｃと最小のもの５５ａとの差を圧縮変形限界厚５７（図９（３）参照）に加えた厚み以上とされる。
具体的な数値をもって説明すると、図９（２）に示した位置合わせ状態において、
ａ．互いに対向する基板側電極５３ａとチップ側電極５４ａとの間隔が１３μｍ、
ｂ．互いに対向する基板側電極５３ｂとチップ側電極５４ｂとの間隔が１６μｍ、
ｃ．互いに対向する基板側電極５３ｃとチップ側電極５４ｃとの間隔が１７μｍ
であるとき、間隔の最大のものは１７μｍであり、最小のものは１３μｍであり、最大のものと最小のものとの差は、１７μｍ−１３μｍ＝４μｍということになる。
また、図９（３）に示した工程において圧縮変形される金属ナノ粒子ペースト１の圧縮変形限界厚が５μｍであるとする。
このような場合、図９（１）に示した工程において付与される金属ナノ粒子ペースト１の厚み５６は、上述した差４μｍに圧縮変形限界厚５μｍを加えた厚み以上、すなわち９μｍ以上とされる。
上述のような厚み５６をもって金属ナノ粒子ペースト１が付与されると、図９（３）に示した工程において、荷重３０が与えられ、基板側電極５３ａとチップ側電極５４ａとの間に位置する金属ナノ粒子ペースト１が圧縮変形限界厚５７に達するまで圧縮変形されたとき、他の基板側電極５３ｂおよび５３ｃの各々とチップ側電極５４ｂおよび５４ｃの各々との間に位置する金属ナノ粒子ペースト１についても、圧縮変形限界厚５７に達しないまでも、基板側電極５３ｂおよび５３ｃとチップ側電極５４ｂおよび５４ｃとの双方に確実に接触させることができる。したがって、図９（４）に示すように、加熱工程を経て、目的とする電子部品装置５８が得られたとき、基板側電極５３ａ〜５３ｃとチップ側電極５４ａ〜５４ｃとの間のすべての接合焼結体６について、良好な接合状態を得ることができる。
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、図４に示した実施形態において開示したＡｕバンプ３５は、図５、図８および図９にそれぞれ示した実施形態においても適用可能である。
また、図示の実施形態では、第１の電子部品が配線基板であり、第２の電子部品がチップ部品であったが、その他の電子部品の組み合わせであっても、この発明を等しく適用することができる。

Claims (7)

  1. 第１の電極を有する第１の電子部品および第２の電極を有する第２の電子部品を用意する工程と、
    平均粒径が１〜１００ｎｍの金属ナノ粒子と分散剤と分散媒とを含む金属ナノ粒子ペーストを用意する工程と、
    前記金属ナノ粒子ペーストに与えられる荷重と、荷重によって圧縮変形する前記金属ナノ粒子ペーストの高さとの関係から圧縮変形が限界に達する所定の荷重を求める工程と、
    前記第１の電極および前記第２の電極の少なくとも一方に、前記金属ナノ粒子ペーストを付与する、ペースト付与工程と、
    前記金属ナノ粒子ペーストを互いの間に介在させた状態で、前記第１の電極と前記第２の電極とが互いに対向するように、前記第１の電子部品と前記第２の電子部品とを互いに位置合わせする工程と、
    前記第１の電子部品と前記第２の電子部品とを互いに近接させる方向に前記所定の荷重以上の荷重を加え、それによって、前記第１の電極と前記第２の電極との間にある前記金属ナノ粒子ペーストを圧縮変形限界厚まで圧縮変形させる工程と、
    次いで、前記金属ナノ粒子ペーストに含まれる前記分散剤および前記分散媒を除去できる温度以上、かつ前記金属ナノ粒子を構成する金属の融点未満の温度で加熱することにより、前記金属ナノ粒子を焼結させ、それによって、前記第１の電極と前記第２の電極とを互いに接合させる工程と
    を備える、電子部品装置の製造方法。
  2. 前記第１の電子部品は複数の前記第１の電極を有し、前記第２の電子部品は複数の前記第２の電極を有し、前記第１の電子部品と前記第２の電子部品とを互いに位置合わせしたとき、互いに対向する各前記第１の電極と各前記第２の電極とのそれぞれの間隔が互いに等しくないものを含み、前記ペースト付与工程において付与される前記金属ナノ粒子ペーストの厚みは、前記間隔の最大のものと最小のものとの間の差を前記圧縮変形限界厚に加えた厚み以上とされる、請求項１に記載の電子部品装置の製造方法。
  3. 前記第１の電極の周囲には、前記金属ナノ粒子ペーストの広がりを防止するためのダムが形成される、請求項１に記載の電子部品装置の製造方法。
  4. 前記第２の電極の周囲には、前記金属ナノ粒子ペーストの広がりを防止するためのダムが形成される、請求項１に記載の電子部品装置の製造方法。
  5. ラミネート封止用の未硬化状態のシート状樹脂を用意する工程と、前記第１の電極と前記第２の電極とを互いに接合させる工程の後、前記第１の電子部品および前記第２の電子部品のいずれか一方を、前記未硬化状態のシート状樹脂で覆う工程と、前記未硬化状態のシート状樹脂を前記第１の電子部品および前記第２の電子部品に向かって加圧する工程と、前記未硬化状態のシート状樹脂を硬化させる工程とをさらに備える、請求項１ないし４のいずれかに記載の電子部品装置の製造方法。
  6. 前記シート状樹脂は、粒径が所定の寸法以下に揃えられたフィラーを含み、前記未硬化状態のシート状樹脂を加圧する工程において、前記第１の電子部品および前記第２の電子部品のいずれか一方を覆う前記シート状樹脂の最も薄い部分での厚みが前記フィラーの粒径によって支配されるように、前記シート状樹脂が加圧制御される、請求項５に記載の電子部品装置の製造方法。
  7. アンダーフィル封止用の未硬化状態の樹脂を用意する工程と、前記第１の電極と前記第２の電極とを互いに接合させる工程の後、前記第１の電子部品と前記第２の電子部品のうち、面積がより小さい方の電子部品の少なくとも周囲に前記未硬化状態の樹脂を付与する工程と、前記未硬化状態の樹脂を硬化させる工程とをさらに備える、請求項１ないし４のいずれかに記載の電子部品装置の製造方法。
JP2009552394A 2008-02-07 2008-12-25 電子部品装置の製造方法 Active JP5182296B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009552394A JP5182296B2 (ja) 2008-02-07 2008-12-25 電子部品装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008027285 2008-02-07
JP2008027285 2008-02-07
JP2009552394A JP5182296B2 (ja) 2008-02-07 2008-12-25 電子部品装置の製造方法
PCT/JP2008/073522 WO2009098831A1 (ja) 2008-02-07 2008-12-25 電子部品装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009098831A1 JPWO2009098831A1 (ja) 2011-05-26
JP5182296B2 true JP5182296B2 (ja) 2013-04-17

Family

ID=40951914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009552394A Active JP5182296B2 (ja) 2008-02-07 2008-12-25 電子部品装置の製造方法

Country Status (3)

Country Link
JP (1) JP5182296B2 (ja)
CN (1) CN101933129B (ja)
WO (1) WO2009098831A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5445167B2 (ja) * 2010-01-25 2014-03-19 パナソニック株式会社 半導体装置及びその製造方法
MY160373A (en) * 2010-07-21 2017-03-15 Semiconductor Components Ind Llc Bonding structure and method
JP2012216612A (ja) * 2011-03-31 2012-11-08 Toyota Industries Corp 電子部品モジュール、及び電子部品モジュールの製造方法
TWI707484B (zh) * 2013-11-14 2020-10-11 晶元光電股份有限公司 發光裝置
JP6255949B2 (ja) * 2013-11-29 2018-01-10 富士通株式会社 接合方法、及び半導体装置の製造方法
US9230832B2 (en) 2014-03-03 2016-01-05 International Business Machines Corporation Method for manufacturing a filled cavity between a first and a second surface
CN113419385B (zh) * 2021-05-31 2022-09-27 北海惠科光电技术有限公司 显示面板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326416A (ja) * 1996-06-05 1997-12-16 Kokusai Electric Co Ltd 半導体素子の実装方法およびその製品
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法
JP2004128357A (ja) * 2002-10-04 2004-04-22 Ebara Corp 電極配設基体及びその電極接合方法
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702961B2 (ja) * 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型ｓａｗデバイスの製造方法
JP2005116612A (ja) * 2003-10-03 2005-04-28 Murata Mfg Co Ltd フリップチップ実装方法およびこの方法を用いた電子回路装置
WO2007034893A1 (ja) * 2005-09-22 2007-03-29 Nihon Handa Co., Ltd. ペースト状金属粒子組成物、ペースト状金属粒子組成物の固化方法、金属製部材の接合方法およびプリント配線板の製造方法
JP5305148B2 (ja) * 2006-04-24 2013-10-02 株式会社村田製作所 電子部品、それを用いた電子部品装置およびその製造方法
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326416A (ja) * 1996-06-05 1997-12-16 Kokusai Electric Co Ltd 半導体素子の実装方法およびその製品
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
JP2003174055A (ja) * 2001-12-06 2003-06-20 Asahi Kasei Corp 微細パターン接続用回路部品およびその形成方法
JP2004128357A (ja) * 2002-10-04 2004-04-22 Ebara Corp 電極配設基体及びその電極接合方法
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101933129B (zh) 2012-03-28
WO2009098831A1 (ja) 2009-08-13
JPWO2009098831A1 (ja) 2011-05-26
CN101933129A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
JP5182296B2 (ja) 電子部品装置の製造方法
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
US9224713B2 (en) Semiconductor device and manufacturing method thereof
US6981317B1 (en) Method and device for mounting electronic component on circuit board
US9263426B2 (en) PoP structure with electrically insulating material between packages
KR100958857B1 (ko) 반도체 장치 및 그 제조 방법
US8895359B2 (en) Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
JPH10256425A (ja) パッケージ基板およびその製造方法
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP5003689B2 (ja) 導電性バンプ
JP2000113919A (ja) 電気的接続装置と電気的接続方法
WO2010016170A1 (ja) 圧着装置、圧着方法、実装体および押圧板
CN107230667B (zh) 电子部件、各向异性连接结构体、电子部件的设计方法
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP3847693B2 (ja) 半導体装置の製造方法
JPWO2008120564A1 (ja) 電子部品の実装構造、及び電子部品の実装方法
KR20100095031A (ko) 전자부품 모듈의 제조 방법
JP4411819B2 (ja) 電気的接続材料
KR100834804B1 (ko) 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP3768870B2 (ja) 半導体素子の実装方法
WO2023153163A1 (ja) フリップチップ実装構造およびフリップチップ実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R150 Certificate of patent or registration of utility model

Ref document number: 5182296

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3