JP5309472B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5309472B2
JP5309472B2 JP2007143908A JP2007143908A JP5309472B2 JP 5309472 B2 JP5309472 B2 JP 5309472B2 JP 2007143908 A JP2007143908 A JP 2007143908A JP 2007143908 A JP2007143908 A JP 2007143908A JP 5309472 B2 JP5309472 B2 JP 5309472B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
displacement meter
bonding head
wiring board
heat spreader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007143908A
Other languages
English (en)
Other versions
JP2008300561A (ja
Inventor
正宏 波多江
康文 中須
耕三 原田
強 呉
吉晃 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007143908A priority Critical patent/JP5309472B2/ja
Publication of JP2008300561A publication Critical patent/JP2008300561A/ja
Application granted granted Critical
Publication of JP5309472B2 publication Critical patent/JP5309472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体チップの裏面に放熱樹脂を介してヒートスプレッダーを接着する半導体装置の製造方法に関し、特にスティフナーを省略し、ヒートスプレッダーの半導体チップの周囲に突出する部分と配線基板上面との間に隙間を有する形状とした場合でも、放熱樹脂の厚みを高精度に制御することができる半導体装置の製造方法に関するものである。
配線基板に半導体チップをバンプを介してフリップチップ接続した半導体装置が提案されている。この半導体装置において、半導体チップと配線基板の間隙にアンダーフィル樹脂が充填される。また、放熱性を高くするために、半導体チップの裏面に放熱樹脂を介してヒートスプレッダーが接着される。従来は、配線基板を補強し、ヒートスプレッダーの平坦性を持たせるためにスティフナー（補強板）が設けられていた（例えば、特許文献１参照）。
特開２００３−５１５６８号公報
従来、ヒートスプレッダーと半導体チップとの間にある放熱樹脂の厚みは、スティフナーの寸法で決まっていた。しかし、コスト削減のためスティフナーを省略し、ヒートスプレッダーの半導体チップの周囲に突出する部分と配線基板上面との間に隙間を有する形状とした場合、放熱樹脂の厚みを制御することはできなかった。従って、放熱樹脂が薄いと半導体チップにクラックやダメージが入り易くなり、放熱樹脂が厚いと熱の発散特性が悪くなるという問題があった。
このように放熱樹脂の厚みを高精度に制御する必要がある。具体的には、目標とする放熱樹脂の厚みに対して標準偏差の３倍までの誤差が許容される。例えば、目標とする放熱樹脂の厚みを１０５μｍとすると、±１０μｍの誤差が許容される。
本発明は、上述のような課題を解決するためになされたもので、その目的は、スティフナーを省略し、ヒートスプレッダーの半導体チップの周囲に突出する部分と配線基板上面との間に隙間を有する形状とした場合でも、放熱樹脂の厚みを高精度に制御することができる半導体装置の製造方法を得るものである。
本発明の一実施例では、まず、配線基板上に半導体チップをフリップチップボンドする。次に、半導体チップをフリップチップボンドした配線基板をテーブル上に搭載し、ヒートスプレッダーをボンディングヘッドで支持する。次に、テーブルに対して高さが一定の第１の変位計により、第１の変位計とヒートスプレッダーとの高さの差ａを計測する。次に、ボンディングヘッドに対して高さが一定の第２の変位計により、第２の変位計と半導体チップの裏面との高さの差ｂを計測する。次に、半導体チップの裏面に放熱樹脂を塗布する。次に、第１の変位計と第２の変位計との高さの差をｃ、目標とする放熱樹脂の厚みをｄとして、ボンディングヘッドをａ＋ｂ−ｃ−ｄだけ下降させて、半導体チップの裏面に放熱樹脂を介してヒートスプレッダーを接着する。ボンディングヘッドに一定以上の負荷がかかった場合に縮んで負荷を緩和する負荷制限手段によりボンディングヘッドを保持する。ヒートスプレッダーを接着する工程において、負荷制限手段を固定した本体部材を下降させることによりボンディングヘッドを下降させる。本体部材に対して高さが一定の第３の変位計により、第３の変位計とボンディングヘッドとの高さの差を計測し、この差が所定値よりも縮んだ場合に本体部材の下降を中止する。
この実施例によれば、スティフナーを省略し、ヒートスプレッダーの半導体チップの周囲に突出する部分と配線基板上面との間に隙間を有する形状とした場合でも、放熱樹脂の厚みを高精度に制御することができる。
以下、本発明の実施の形態に係る半導体装置の製造方法について図面を用いて説明する。
図１は、本発明の実施の形態に係る半導体装置の配線基板を示す断面図であり、図２はその上面図であり、図３はその下面図である。
この配線基板１０は、コア基板１１の上面にビルドアップ基板１２ａ，１２ｂを重ね、下面にビルドアップ基板１２ｃ，１２ｄを重ねて、真空プレス等を用いて熱圧着させて一体化させたものである。ただし、配線基板１０の反りを防ぐために、コア基板１１の上下には同じ枚数のビルドアップ基板を張り合わせている。
そして、コア基板１１及びビルドアップ基板１２ａ〜１２ｄは、それぞれガラスクロスに絶縁性樹脂を含浸させて板状に固形化した層を含む。ここで、ガラスクロスは、長いガラス繊維からなる織布でも、短いガラス繊維からなる不織布でもよい。そして、ガラスクロスの代わりに、絶縁性樹脂に比べて剛性が高い他の絶縁材料、例えばカーボンファイバー等からなるクロスを用いることもできる。
また、絶縁性樹脂としては、例えばポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリアリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、エポキシ、及びビスマレイミド系樹脂等を用いることができる。
また、コア基板１１には、ドリルによりスルーホール１３が形成されている。スルーホール１３の径は１００〜３００μｍであり、ここでは２００μｍである。そして、スルーホール１３の側壁にはＣｕ等からなるスルーホールビア１４がメッキ法等により形成されている。また、コア基板１１の上面に、Ｃｕ等からなる配線層１５がめっき法及びフォトリソグラフィ等により形成されている。そして、コア基板１１の下面に、Ｃｕ等からなる配線層１６が同様にして形成されている。この配線層１５と配線層１６は、スルーホールビア１４を介して接続されている。
また、ビルドアップ基板１２ａ〜１２ｄにも、それぞれスルーホール１７が形成されている。ただし、ビルドアップ基板１２ａ〜１２ｄはコア基板１１に比べて薄く、微細な加工が容易であるため、ビルドアップ基板１２ａ〜１２ｄのスルーホール１７はコア基板１１のスルーホール１３に比べて径が小さく、具体的には３０〜１００μｍであり、ここでは５０μｍとする。このスルーホール１７の形成にはＵＶ−ＹＧＡレーザ、炭酸ガスレーザ、エキシマレーザ、プラズマを用いるドライエッチング法等を用いることができる。
また、ビルドアップ基板１２ａ〜１２ｄ上には、それぞれＣｕ等からなる配線層１８がめっき法及びフォトリソグラフィ等により形成されている。そして、スルーホール１７にＣｕ等の導電ペーストを充填することで、スルーホールビア１９が形成されている。
また、配線基板１０の表面はソルダーレジスト２０で覆われている。このソルダーレジスト２０には開口が設けられ、最上位及び最下位の配線層１８の一部が露出している。ソルダーレジスト２０としては、エポキシ系、ポリイミド系、アクリル系、ＢＴ系等の電気的及び熱的に優れている樹脂を用いることができる。
そして、露出している最上位の配線層１８上に、鉛フリー半田からなるバンプ２１ａがメッキ法や蒸着法により形成されている。このバンプ２１ａは配線基板１０上に格子状に並べられている。図２においては、バンプ２１ａは、半導体チップ２２が配置される領域にフルマトリックス状に配置されているが、様々な配列が適宜選択可能である。また、鉛フリー半田とは、鉛が含まれていないか、又は環境負荷が少ない程度（１ｗｔ％未満）の鉛しか含まれていない半田である。ここでは、鉛フリー半田として、ＳｎにＣｕが１〜３％含有したものを用いる。
図４は、半導体チップの側面図であり、図５はその下面図である。半導体チップ２２の実装面に、鉛フリー半田からなるバンプ２１ｂがメッキ法や蒸着法により形成されている。図６は、半導体チップ２２の部分拡大断面図である。半導体チップ２２は、シリコン基板１００と、シリコン基板１００上に形成されたＭＯＳＦＥＴなどの半導体素子１０１と、ＳｉＯ２絶縁膜１０２、ＳｉＣＮエッチングストッパ膜１０３、ＳｉＯＣ低誘電率膜１０４及びＳｉＯＦ密着膜１０５の積層構造からなる層間絶縁膜と、この層間絶縁膜に埋め込まれたタングステンプラグやＣｕ配線などからなるチップ内配線層１０６と、層間絶縁膜上に形成されたアルミパッド層１０７と、アルミパッド１０７を露出するように開口が形成されたＳｉＯ２／ＳｉＮ積層膜からなる無機パシベーション膜１０８及びポリイミド膜（ＰｉＱ膜）からなる有機パシベーション膜１０９の積層膜と、アルミパッド１０７上に形成された例えばＴｉ／Ｃｕ／Ｎｉ積層膜からなるバリアメタル１１０と、バリアメタル１１０上に形成された半田バンプ２１ｂとを備えている。半導体チップ２２内の層間絶縁膜として、ＳｉＯ２膜の誘電率Ｋ＝４．３よりも低い誘電率の膜を使用する場合、層間絶縁膜の強度低下が問題となる。特に、一般的なＳｉＯ２膜であるＴＥＯＳ膜などに比較して、膜の密度を低下させることで誘電率を低減するポーラスＬｏｗ−ｋ膜においてはその問題は顕著であり、チップにかかる応力を低減する技術は、半導体装置の信頼性を向上する上で非常に重要となる。本実施の形態においては、低誘電率膜としてポーラスＳｉＯＣ膜を採用する。このポーラスＳｉＯＣ膜は、主にＳｉ−ＣＨ３基を多く含むメチル含有ポリシロキサンであり、ＣＨ３の存在により分子構造内に間隙を生じるために多孔質となり、誘電率が低下している。また、半導体チップ２２を構成する材料としては、上記に具体例を示したが、これらに限る物ではなく、例えば、低誘電率膜として、ＳｉＯＣＨベースのポーラス低誘電率膜や、Nano Clustering Silica膜などのポーラスシリカ系材料、ポーラスＨＳＱと呼ばれるＨ含有ポリシロキサン、有機ポリマー膜、有機ポリマーのポーラス膜などが適宜使用可能である。
次に、上記の配線基板１０上に半導体チップ２２をフリップチップボンドする工程について説明する。
まず、図７に示すように、ボンディングステージ２４上の所定の位置に、配線基板１０を載置する。そして、ボンディングヘッド２５の下面に、バンプ２１ｂを形成した面を下にして半導体チップ２２を真空吸着する。そして、ボンディングヘッド２５を水平移動させて、半導体チップ２２を配線基板１０の上方に位置させる。
この際、ボンディングステージ２４は、内蔵しているヒータ（不図示）により配線基板１０を１５０℃程度に加熱する。同様に、ボンディングヘッド２５は、内蔵しているヒータ（不図示）により半導体チップ２２を１５０℃程度に加熱する。
次に、図８に示すように、ボンディングヘッド２５を下降させ、半導体チップ２２のバンプ２１ｂと配線基板１０のバンプ２１ａとを圧接させる。この状態で、ボンディングヘッド２５により半導体チップ２２を半田融点以上の２６０℃程度に加熱し、バンプ２１ａ，２１ｂを溶融した状態で、ボンディングヘッド２５を水平方向又は垂直方向へ周期的に律動（スクラブ）させる。この結果、バンプ２１ａとバンプ２１ｂが一体化してバンプ２１が形成される。
その後、ボンディングヘッド２５を半田融点より低い温度に冷却し、バンプ２１を固化する。そして、ボンディングヘッド２５による半導体チップ２２の吸着を解除し、ボンディングヘッド２５を上昇させて、ボンディングを終了させる。図９は、配線基板の上面に半導体チップをフリップチップボンドした状態を示す上面図である。
上記の工程により、フラックスを用いることなく配線基板１０に半導体チップ２２をバンプ２１を介してフリップチップボンドを行うことができるため、フラックスの洗浄工程を省略することができる。また、フラックス残渣の膨張によりバンプ２１内にボイドが形成されることがないため、信頼性を向上させることができる。
次に、熱応力等によりバンプ２１が損傷するのを防止するために、半導体チップ２２と配線基板１０との間にアンダーフィル樹脂を設ける工程について説明する。
まず、図１０に示すように、配線基板１０及び半導体チップ２２をＯ２プラズマに晒す。このＯ２プラズマはアルゴンスパッタ等に比べて狭い隙間にも入り込むため、半導体チップ２２と配線基板１０の間隙にもＯ２プラズマを供給することができる。
このプラズマ処理によって、配線基板１０や半導体チップ２２の表面保護膜（例えばポリイミド膜などの有機樹脂膜）が清浄化され、また活性化（粗面化）される。これにより、後で形成するアンダーフィル樹脂との密着性を向上することができる。また、半導体チップ２２と配線基板１０の間隙におけるアンダーフィル樹脂の充填率を向上することができる。
次に、図１１に示すように、半導体チップ２２と配線基板１０の間隙に、ペースト状または液状のアンダーフィル樹脂２８を注入する。アンダーフィル樹脂２８としては、エポキシ樹脂等の熱硬化性樹脂を用いることができ、フィラーなどを含有させてもよい。
ここで、アンダーフィル樹脂として、ガラス転移温度（Ｔｇ）が１００〜１２０℃、例えば１１０℃のものを用いる。ただし、Ｔｇの測定方法には様々なものがあるが、ここではＤＭＡ法（引張り法）を用いる。
次に、図１２に示すように、配線基板１０及び半導体チップ２２をベーク炉２９内に入れ、従来よりも低温である１２５℃程度で６時間程度のべークを行う。これにより、アンダーフィル樹脂２８を硬化する。
このようにＴｇを１００℃以上とすることで、一般的に動作信頼性が求められる１２５℃〜１５０℃程度でも、アンダーフィル樹脂の弾性率を確保することができる。このため、バンプを十分に保護することができる。
また、Ｔｇを１２０℃以下とすることで樹脂硬化温度（キュア温度）を低くすることができる。このため、アンダーフィル樹脂を硬化した後、樹脂硬化温度から低温へ変化させた場合の温度差を小さくすることができ、チップにかかる内部応力を小さくすることができる。
次に、半導体チップ２２の裏面（実装面と反対側の面）にヒートスプレッダーを接着する工程について説明する。まず、図１３に示すように、半導体チップ２２をフリップチップボンドした配線基板１０をテーブル５１上に搭載し、ヒートスプレッダー３２をボンディングヘッド５２で支持する。なお、ヒートスプレッダー３２の材質としては、放熱性を考慮して、Ｃｕ，Ａｌ，Ａｌ−Ｓｉ−Ｃｕ合金などを用いることができる。
ここで、テーブル５１は、駆動用モータ５３により水平方向に駆動される。ボンディングヘッド５２は、エアーシリンダー（負荷制限手段）５４により保持されている。エアーシリンダー５４は本体部材５５に固定されている。この本体部材５５は、駆動用モータ５６により垂直方向に駆動される。また、第１の変位計５７はテーブル５１に固定され、テーブル５１に対して高さが一定である。第２の変位計５８は本体部材５５に固定されている。第３の変位計５９は本体部材５５に固定され、本体部材５５に対して高さが一定である。また、第１の変位計５７と第２の変位計５８との高さの差ｃは固定値であり、製造時に計測されている。
また、図１４は、エアーシリンダーを説明するための概略図である。エアーシリンダー５４は圧縮空気の膨張エネルギーから直線運動を作るアクチュエータである。圧力レギュレーター６０は、ボンベ（不図示）からの圧縮空気を減圧してエアーシリンダー５４に供給する。そして、エアーシリンダー５４は、ボンディングヘッド５２に一定以上の負荷（例えば、３００ｇ以上の押し込み荷重）がかかった場合に縮んで負荷を緩和する。なお、負荷制限手段として、エアーシリンダーの代わりに、電気エネルギーから直線運動を作るボイスコイルモータを用いることもできる。
現時点ではボンディングヘッド５２に負荷はかかっていないため、エアーシリンダー５４は縮んでいない。この場合、本体部材５５はボンディングヘッド５２に対して高さが一定となるため、本体部材５５に固定された第２の変位計５８もボンディングヘッド５２に対して高さが一定となる。また、第３の変位計５９とボンディングヘッド５２との高さの差は一定となる。
次に、図１５に示すように、第１の変位計５７がヒートスプレッダー３２の真下にくるように、テーブル５１を駆動用モータ５３により駆動する。そして、第１の変位計５７により、第１の変位計５７とヒートスプレッダー３２との高さの差ａを計測する。
次に、図１６に示すように、第２の変位計５８が半導体チップ２２の真上にくるように、テーブル５１を駆動用モータ５１により駆動する。そして、第２の変位計５８により、第２の変位計５８と半導体チップ２２の裏面との高さの差ｂを計測する。
次に、図１７に示すように、半導体チップ２２の裏面に放熱樹脂３１を塗布する。ここで、放熱樹脂３１として、作業性の容易さや、熱伝導率の高さから、シリコーン系の熱硬化型放熱樹脂を用いるのが好ましい。シリコーン系放熱樹脂は、シリコーンオイルを基剤に、アルミナなど熱伝導性の高い粉末を配合した樹脂である。硬化前の状態では、粘性の高いグリース状の製品であるため、治具の位置制御を利用することによって、放熱樹脂３１の厚さを比較的容易に、かつ、かなり高い精度で制御することができる。放熱樹脂３１の粘性としては、少なくともアンダーフィル樹脂２８の注入時の粘性よりも高い物が好ましい。また、放熱樹脂３１としてフィラーを含有するものを用いる。フィラーは例えば平均粒径が１３μｍのものを用いる。
次に、図１８に示すように、駆動用モータ５６により本体部材５５を下降させることで、ボンディングヘッド５２を下降させる。この際、本実施の形態では、目標とする放熱樹脂３１の厚みをｄとして、ボンディングヘッド５２をａ＋ｂ−ｃ−ｄだけ下降させる。また、下降量をボンディングヘッド５２にフィードバックする。これにより、半導体チップ２２の裏面とヒートスプレッダー３２の間にある放熱樹脂３１の厚みを目標の厚みｄにすることができる。このように、本実施の形態によれば、放熱樹脂３１の厚みを高精度に制御することができる。
ただし、フィラーのサイズには分布があるので、目標とする放熱樹脂の厚みｄよりも粒径が大きいフィラーが放熱樹脂３１に含まれる場合がある。例えば、目標とする放熱樹脂の厚みｄが１０５μｍであるのに対し、粒径が２００μｍのフィラーが含まれる場合がある。そして、本実施の形態のように半導体チップ２２の周囲にスティフナーなどのヒートスプレッダー３２を強固に支える構造を有さない場合は、ヒートスプレッダーを接着する工程において、ヒートスプレッダー３２と半導体チップ２２との間に挟まれたフィラーによって、半導体チップ２２裏面にクラックが入り、半導体装置の信頼性を落とす可能性がある。
これに対し、本実施の形態では、図１９に示すようにヒートスプレッダー３２がフィラー６１と接触した場合、ボンディングヘッド５２に一定以上の負荷がかかるとエアーシリンダー５４が縮んで負荷を緩和する。そして、第３の変位計５９により第３の変位計５９とボンディングヘッド５２との高さの差Ａ´を計測して、この差が所定値Ａよりも縮んだ場合（Ａ´＜Ａ）に本体部材５５の下降を中止する。即ち、ボンディングヘッド５２に一定以上の負荷がかかった場合にボンディングヘッド５２の下降を中止する。これにより、フィラー６１によって半導体チップ２２にダメージが入るのを防ぐことができる。
以上の工程により、図２０に示すように、半導体チップ２２の裏面に放熱樹脂３１を介してヒートスプレッダー３２が接着される。
次に、図２１に示すように、配線基板１０、半導体チップ２２及びヒートスプレッダー３２をべーク炉２９内に入れてべークを行い、放熱樹脂３１を硬化する。これにより、半導体チップ２２上にヒートスプレッダー３２を搭載する。
図２２は、半導体チップ２２上にヒートスプレッダー３２を搭載した状態を示す上面図である。ヒートスプレッダー３２は配線基板１０に比べて小さくする。これにより、コストを低減することができる。ただし、放熱性を確保するために、ヒートスプレッダー３２は半導体チップ２２より大きくする。
次に、配線基板１０の下面に、外部接続端子となる半田ボールを接合する工程について説明する。
まず、図２３に示すように、配線基板１０の上面を下にして、配線基板１０の上面（半導体チップ２２を搭載した面）であってヒートスプレッダー３２よりも外側の部分と配線基板１０の側面とに接する保持手段３３により配線基板１０を保持する。これにより、半導体チップ２２及びヒートスプレッダー３２へストレスを与えることなく配線基板１０を保持することができる
そして、配線基板１０を保持した状態で、配線基板１０の下面にマスク３４を介してフラックス３５を塗布する。これにより、配線基板１０の下面で露出している配線層１８にフラックス３５が塗布される。ただし、フラックス３５の代わりに半田ペーストを塗布してもよい。
次に、図２４に示すように、ボール搭載ヘッド３６の下面に、鉛フリー半田からなる半田ボール３７を真空吸着する。そして、ボール搭載ヘッド３６を水平移動させて、半田ボール３７を配線基板１０の上方に位置させる。そして、ボール搭載ヘッド３６を下降させて、半田ボール３７を配線基板１０のフラックス３５上に搭載する。その後、ボール搭載ヘッド３６による半田ボール３７の吸着を解除し、ボール搭載ヘッド３６を上昇させる。
次に、図２５に示すように、半田ボール３７を上に向けて配線基板１０を保持手段３３により保持した状態でコンベア３８に載せ、リフロー炉３９内に入れ、リフローを行って、半田ボール３７を配線基板１０に接合する。その後、洗浄を行ってフラックス３５を除去する。図２６は、半田ボールを接合した配線基板の下面図である。
次に、図２７に示すように、配線基板１０の半田ボール３７を接合した面を下に向けて、バネ等の弾性部材からなるテストピン４１上に半田ボール３７を位置合わせする。そして、上側から押え治具４２により配線基板１０を押えることで、配線基板１０の半田ボール３７をテストピン４１に押し付ける。ただし、押え治具４２はヒートスプレッダー３２及び半導体チップ２２を内包する空間を有し、配線基板１０の上面であってヒートスプレッダー３２よりも外側の部分を押える。
この状態で、テストピン４１と半田ボール３７との間で電気信号をやり取りすることで、配線基板１０及び半導体チップ２２の電気的テストを行う。
以上の工程により、図２８に示すような本発明の実施の形態に係る半導体装置が完成する。その後、上記の半導体装置は、半田ボール３７を用いてマザーボード等に実装される。
この半導体装置は、従来は配線基板を補強し前記ヒートスプレッダーの平坦性を持たせるために設けられていたスティフナーをコスト削減のために省略し、ヒートスプレッダーのチップ周囲に突出する部分の大部分と、配線基板上面との間に、チップの厚さと同等以上の隙間を有する形状としている。アンダーフィル樹脂２８の量が多い場合には、ヒートスプレッダーのチップ周囲に突出する部分のごく一部と、配線基板上面との間を埋めるような形状になる場合があるが、スティフナーを有する場合に比較して、配線基板の補強の効果はごく限定的である。このように、チップ周囲の配線基板上面の大部分が露出する形状においては、配線基板自体の剛性の向上が重要となる。そして、配線基板１０において、コア基板１１だけでなく、ビルドアップ基板１２ａ〜１２ｄもガラスクロスを含有する。
即ち、配線基板１０は、それぞれ径が異なるスルーホールが設けられた複数の絶縁基板（コア基板１１とビルドアップ基板１２ａ〜１２ｄ）を有し、各絶縁基板がガラスクロスを含有する。また、配線基板１０は、径が１００μｍ以下のスルーホールが設けられた絶縁基板（ビルドアップ基板１２ａ〜１２ｄ）を有し、この絶縁基板もガラスクロスを含有する。
これにより、配線基板１０全体として剛性を高くすることができる。従って、コスト削減のためにスティフナーを省略した場合でも、配線基板１０の反りや歪みを防ぐことができる。また、ビルドアップ基板１２ａ〜１２ｄを構成する絶縁層には、コア基板１１に比較して、より微細なスルーホールの形成が要求される。スルーホールの直径を小さくすることにより、配線を配置できる部分の面積が広くなり、配線レイアウトの自由度が向上する。特に、半導体チップ２２に形成される電極の数、すなわちバンプ２１の数が、例えば数百個以上と多い場合には、バンプ２１と接続する最上層の配線層１８のレイアウト自由度の確保が重要となる。そこで、最上層の配線層１８と接続するスルーホールビア１９がその内部に形成されるビルドアップ基板１２ｂには、微細加工における加工精度の確保が不可欠となる。本実施の形態においては、ビルドアップ基板１２ａ〜１２ｄの加工精度を確保するため、ビルドアップ基板１２ａ〜１２ｄが含有するガラスクロスの厚さを、コア基板１１が含有するガラスクロスの厚さよりも薄くしている。また、ビルドアップ基板１２ａ〜１２ｄの厚さも、コア基板１１よりも薄くしている。このように、コア基板１１に比較して、薄いガラスクロスを使用し、かつビルドアップ基板１２ａ〜１２ｄ各層も薄くする事により、ビルドアップ基板１２ａ〜１２ｄの剛性を保ちつつ、加工精度を向上し、微細なスルーホール１７の形成を容易にしている。また、本実施の形態に記載のように、半導体チップ２２として、従来のＳｉＯ２層間絶縁膜の替わりに、例えばＴＥＯＳ膜に比較して脆弱なポーラス低誘電率膜などを有するものを用いる場合、ガラスクロスによって強度を増したピルドアップ基板１２ａ〜１２ｄを採用することは特に有効である。即ち、ビルドアップ基板１２ａ〜１２ｄの強度を増すことによって、半導体チップ２２に及ぼす内部応力を軽減でき、半導体チップ２２内部の脆弱層での剥離の発生を防ぐことができる。また、半導体チップ２２として、その主面上には、ポリイミドパシベーション膜などの有機系パシベーション膜が形成されていることが好ましい。ポリイミドなど有機系パシベーション膜は、ＳｉＮ膜など無機系パシベーション膜に比較して、アンダーフィル樹脂２８との密着性が高い。有機系パシベーション膜で半導体チップ２２の主面上を覆うことにより、アンダーフィル樹脂２８と、半導体チップ２２との界面での剥離を防ぐことができる。アンダーフィル樹脂２８と半導体チップ２２との界面のほぼ均等な接着状態を維持することにより、局所的な応力集中による低誘電率膜内部での剥離などの問題の発生を未然に防ぐことができる。本実施の形態において、配線基板１０として、各層にガラスクロスを含有することで高い剛性を有するものを用いる場合について記載した。しかし、配線基板の各層の剛性を向上させる手段としては、ガラス繊維を布状に織ったガラスクロスを用いる方法に限らず、ガラス繊維で形成した不織布型のガラスクロスを用いる方法や、短いガラス繊維を強化剤として含有させる方法などが適宜選択可能である。また、繊維の材質としても、シリカを基材とするガラスに限らず、カーボンファイバーを使用した物などを適宜選択可能である。
なお、図２９に示すように、配線基板１０として、コア基板を用いず、径が１００μｍ以下のスルーホールが設けられた薄い絶縁基板４３ａ〜４３ｄを真空プレス等により熱圧着させて一体化させたものを用いてもよい。ただし、各絶縁基板４３ａ〜４３ｄは、それぞれガラスクロスに絶縁性樹脂を含浸させて板状に固形化した層を含む。これにより、配線基板１０全体として剛性を高くすることができる。従って、コスト削減のためにスティフナーを省略した場合でも、配線基板１０の反りや歪みを防ぐことができる。
本発明の実施の形態に係る半導体装置の配線基板を示す断面図である。 本発明の実施の形態に係る半導体装置の配線基板を示す上面図である。 本発明の実施の形態に係る半導体装置の配線基板を示す下面図である。 半導体チップの側面図である。 半導体チップの下面図である。 半導体チップの部分拡大断面図である。 半導体チップを配線基板１０の上方に位置させた状態を示す断面図である。 半導体チップのバンプと配線基板のバンプとを圧接させる様子を示す断面図である。 配線基板の上面に半導体チップをフリップチップボンドした状態を示す上面図である。 配線基板及び半導体チップをＯ２プラズマに晒す様子を示す断面図である。 半導体チップと配線基板の間隙にアンダーフィル樹脂を注入する様子を示す断面図である。 配線基板及び半導体チップをべーク炉内に入れてべークを行う様子を示す断面図である。 半導体チップをフリップチップボンドした配線基板をテーブル上に搭載し、ヒートスプレッダーをボンディングヘッドで支持する様子を示す断面図である。 エアーシリンダーを説明するための概略図である。 第１の変位計とヒートスプレッダーとの高さの差を計測する様子を示す断面図である。 第２の変位計と半導体チップ裏面との高さの差を計測する様子を示す断面図である。 半導体チップの裏面に放熱樹脂を塗布する様子を示す断面図である。 ボンディングヘッドを下降させる様子を示す断面図である。 ヒートスプレッダーがフィラーと接触した状態を示す断面図である。 半導体チップの裏面に放熱樹脂を介してヒートスプレッダーが接着された状態を示す断面図である。 配線基板、半導体チップ及びヒートスプレッダーをべーク炉内に入れてべークを行う様子を示す断面図である。 半導体チップの裏面にヒートスプレッダーを搭載した状態を示す上面図である。 配線基板の下面にフラックスを塗布する様子を示す断面図である。 半田ボールを配線基板の上方に位置させた状態を示す断面図である。 半田ボール３７を載せた配線基板をリフロー炉内に入れ、リフローを行う様子を示す断面図である。 半田ボールを接像した配線基板の下面図である。 テストピン上に半田ボールを位置合わせした状態を示す断面図である。 本発明の実施の形態に係る半導体装置を示す断面図である。 本発明の他の実施の形態に係る半導体装置を示す断面図である。
符号の説明
１０ 配線基板
２２ 半導体チップ
３１ 放熱樹脂
３２ ヒートスプレッダー
５１ テーブル
５２ ボンディングヘッド
５４ エアーシリンダー（負荷制限手段）
５５ 本体部材
５７ 第１の変位計
５８ 第２の変位計
５９ 第３の変位計
６１ フィラー

Claims (2)

  1. 配線基板上に半導体チップをフリップチップボンドする工程と、
    前記半導体チップをフリップチップボンドした前記配線基板をテーブル上に搭載し、ヒートスプレッダーをボンディングヘッドで支持する工程と、
    前記テーブルに対して高さが一定の第１の変位計により、前記第１の変位計と前記ヒートスプレッダーとの高さの差ａを計測する工程と、
    前記ボンディングヘッドに対して高さが一定の第２の変位計により、前記第２の変位計と前記半導体チップの裏面との高さの差ｂを計測する工程と、
    前記半導体チップの裏面に放熱樹脂を塗布する工程と、
    前記第１の変位計と前記第２の変位計との高さの差をｃ、目標とする前記放熱樹脂の厚みをｄとして、前記ボンディングヘッドをａ＋ｂ−ｃ−ｄだけ下降させて、前記半導体チップの裏面に前記放熱樹脂を介して前記ヒートスプレッダーを接着する工程とを有し、
    前記ボンディングヘッドに一定以上の負荷がかかった場合に縮んで負荷を緩和する負荷制限手段により前記ボンディングヘッドを保持し、
    前記ヒートスプレッダーを接着する工程において、前記負荷制限手段を固定した本体部材を下降させることにより前記ボンディングヘッドを下降させ、
    前記本体部材に対して高さが一定の第３の変位計により、前記第３の変位計と前記ボンディングヘッドとの高さの差を計測し、この差が所定値よりも縮んだ場合に前記本体部材の下降を中止することを特徴とする半導体装置の製造方法。
  2. 前記ヒートスプレッダーを接着する工程において、前記ボンディングヘッドに一定以上の負荷がかかった場合に前記ボンディングヘッドの下降を中止することを特徴とする請求項１に記載の半導体装置の製造方法。
JP2007143908A 2007-05-30 2007-05-30 半導体装置の製造方法 Expired - Fee Related JP5309472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007143908A JP5309472B2 (ja) 2007-05-30 2007-05-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143908A JP5309472B2 (ja) 2007-05-30 2007-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008300561A JP2008300561A (ja) 2008-12-11
JP5309472B2 true JP5309472B2 (ja) 2013-10-09

Family

ID=40173797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143908A Expired - Fee Related JP5309472B2 (ja) 2007-05-30 2007-05-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5309472B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049311A (ja) * 2009-08-26 2011-03-10 Shinko Electric Ind Co Ltd 半導体パッケージ及び製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116509B2 (ja) * 1992-01-29 2000-12-11 松下電器産業株式会社 ヒートシンクのボンディング装置およびボンディング方法
JPH07221138A (ja) * 1994-02-07 1995-08-18 Fujitsu Ltd ボンディング装置及びボンディング方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2006049732A (ja) * 2004-08-09 2006-02-16 Sony Corp 半導体パッケージの製造方法および半導体パッケージの製造装置

Also Published As

Publication number Publication date
JP2008300561A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
JP4534062B2 (ja) 半導体装置
JP4108643B2 (ja) 配線基板及びそれを用いた半導体パッケージ
JP2003152002A (ja) 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法
JP2006054360A (ja) 半導体装置とその製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
JP6123836B2 (ja) 半導体装置の製造方法
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP5309472B2 (ja) 半導体装置の製造方法
JP2008210842A (ja) バンプ付電子部品の実装方法
JP3846890B2 (ja) 半導体装置
JP5576053B2 (ja) 半導体装置の製造方法、及び回路基板シート
JP2010251538A (ja) 実装体およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100409

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees