JP2006303194A - エリアアレイ部品のフラックス塗布によるはんだ付工法 - Google Patents

エリアアレイ部品のフラックス塗布によるはんだ付工法 Download PDF

Info

Publication number
JP2006303194A
JP2006303194A JP2005122958A JP2005122958A JP2006303194A JP 2006303194 A JP2006303194 A JP 2006303194A JP 2005122958 A JP2005122958 A JP 2005122958A JP 2005122958 A JP2005122958 A JP 2005122958A JP 2006303194 A JP2006303194 A JP 2006303194A
Authority
JP
Japan
Prior art keywords
component
area array
terminal type
flux
array terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005122958A
Other languages
English (en)
Inventor
Yoshitaka Nara
芳隆 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Denki Engineering Co Ltd
Original Assignee
Hitachi Kokusai Denki Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Denki Engineering Co Ltd filed Critical Hitachi Kokusai Denki Engineering Co Ltd
Priority to JP2005122958A priority Critical patent/JP2006303194A/ja
Publication of JP2006303194A publication Critical patent/JP2006303194A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 エリアアレイ端子型部品の基板搭載前に、部品電極にフラックス塗布を行い、印刷されたはんだペースト内のフラックス等と共に加熱によってはんだ付け性を向上させることを目的とする。
【解決手段】 第一ステップで、吸着把持装置１により吸着されているエリアアレイ端子型部品２を部品認識装置のセンサーで位置検知する。第二ステップで、部品電極５に下方からフラックスを噴霧塗布する。第三ステップで、部品電極５をプリント基板のクリームはんだ、基板パッドに搭載させる。第四ステップで、部品電極５とクリームはんだ、基板パッドが清浄化され、溶融される。第五ステップで、プリント基板がリフロー加熱炉から取り出され、冷却されてプリント基板にエリアアレイ端子型部品２がはんだ付けされる。
【選択図】 図２

Description

本発明は、エリアアレイ端子型部品のはんだ付（リフロー時）に部品電極のはんだ付性を向上させるエリアアレイ端子型部品のはんだ付工法に関するものである。
従来のエリアアレイ端子型部品のマウンタ搭載とその後のリフロー工法では、部品のはんだ端子表面の清浄化は、はんだペースト内のフラックスのみでリフロー炉の熱で行われてきたが、端子表面や印刷されたはんだペースト表面は、熱による劣化等によりはんだ付性(濡れ性)が悪くなる場合がある。
また、鉛フリー対応エリアアレイ端子型部品の電極は、Ｓｎ−Ａｇ−Ｃｕ組成等のはんだが使用されている為、保存や保管状態によっては表面が劣化しやすく、はんだ付性に影響が出る。
特開２００５−１１９２１号公報 特開２００１−１４８５５２号公報
本発明は、エリアアレイ端子型部品の基板搭載前に、部品電極にフラックス塗布を行い、印刷されたはんだペースト内のフラックス等と共に加熱によって電極表面を清浄化することで、はんだ付性を向上させることを目的とする。
本発明のエリアアレイ端子型部品のはんだ付工法は、吸着把持装置により吸着されているエリアアレイ端子型部品を部品認識装置のセンサーで位置検知して部品認識する工程と、吸着支持されているエリアアレイ端子型部品の部品電極に下方からフラックス塗布装置によりフラックスを噴霧塗布する工程と、フラックスを塗布されたエリアアレイ端子型部品の部品電極をプリント基板の基板パッドに搭載させる工程と、第二ステップで塗布されたフラックスとクリームはんだのフラックスにより部品電極とクリームはんだ、基板パッドが清浄化され、リフロー加熱炉で溶融してはんだ付される工程と、プリント基板がリフロー加熱炉から取り出され、冷却されてプリント基板にエリアアレイ端子型部品がはんだ付される工程とからなるものである。
本発明のエリアアレイ端子型部品のはんだ付工法は、エリアアレイ端子型部品のはんだ付性を向上させることができる。
本発明のエリアアレイ端子型部品のはんだ付工法は、長期保存や保管状態にあったエリアアレイ端子型部品の清浄化ができる。
本発明のエリアアレイ端子型部品のはんだ付工法は、吸湿された部品のベーキング処理によって劣化した電極の清浄化ができ、はんだ付性の向上が期待される。
本発明のエリアアレイ端子型部品のはんだ付工法を実施するための基板搭載装置は、エリアアレイ端子型部品の基板搭載設備（マウンタ）等に、エリアアレイ端子型部品の電極へのフラックス塗布するフラックス塗布装置を搭載し、部品吸着、部品認識、電極部へのフラックス塗布、基板への搭載を行う。
また、前記フラックス塗布装置によるエリアアレイ端子型部品の電極へのフラックス塗布方法は、転写塗布方式やスプレー塗布方式、又は発砲塗布方式などにより行う。
なお、電極部へのフラックス塗布は部品認識前でも後でもかまわない。
次に、本発明のエリアアレイ端子型部品のはんだ付工法を図面に基づいて、以下に説明する。
第一ステップで、図１に示すように、エリアアレイ端子型部品の基板搭載設備で、吸着把持装置１により吸着されているエリアアレイ端子型部品２を部品認識装置３のセンサー４で位置検知して部品認識する。
第二ステップで、図２に示すように、吸着支持されているエリアアレイ端子型部品２の部品電極５に下方からフラックス塗布装置６によりフラックスを噴霧塗布する。
第三ステップで、図３に示すように、フラックスを塗布されたエリアアレイ端子型部品２の部品電極５をプリント基板７のクリームはんだ、基板パッド８に搭載させる。
第四ステップで、図４に示すように、リフロー加熱炉で第二ステップで塗布されたフラックスとクリームはんだのフラックスにより部品電極５とクリームはんだ、基板パッド８が清浄化され、溶融してはんだ付される。
第五ステップで、プリント基板７がリフロー加熱炉から取り出され、冷却されてプリント基板７にエリアアレイ端子型部品２がはんだ付される。
マウンタ搭載機部品認識工程の説明図である。 エリアアレイ端子型部品へのフラックス塗布工程の説明図である。 基板への部品搭載工程の説明図である。 加熱（リフロー炉）工程の説明図である。 はんだ付完了工程の説明図である。
符号の説明
１ 吸着把持装置
２ エリアアレイ端子型部品
３ 部品認識装置
４ センサー
５ 部品電極
６ フラックス塗布装置
７ プリント基板
８ クリームはんだ、基板パッド

Claims (2)

  1. 吸着把持装置により吸着されているエリアアレイ端子型部品を部品認識装置のセンサーで位置検知して部品認識する工程と、吸着支持されているエリアアレイ端子型部品の部品電極に下方からフラックス塗布装置によりフラックスを噴霧塗布する工程と、フラックスを塗布されたエリアアレイ端子型部品の部品電極をプリント基板の基板パッドに搭載させる工程と、第二ステップで塗布されたフラックスとクリームはんだのフラックスにより部品電極とクリームはんだ、基板パッドが清浄化され、リフロー加熱炉で溶融してはんだ付される工程と、プリント基板がリフロー加熱炉から取り出され、冷却されてプリント基板にエリアアレイ端子型部品がはんだ付される工程とからなることを特徴とするエリアアレイ端子型部品のはんだ付工法。
  2. エリアアレイ端子型部品マウンタ搭載時に部品はんだ端子にフラックス塗布を行い、はんだペーストが印刷された基板に搭載してはんだ付けを行うことを特徴とする請求項１記載のエリアアレイ端子型部品のはんだ付工法。


JP2005122958A 2005-04-20 2005-04-20 エリアアレイ部品のフラックス塗布によるはんだ付工法 Pending JP2006303194A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005122958A JP2006303194A (ja) 2005-04-20 2005-04-20 エリアアレイ部品のフラックス塗布によるはんだ付工法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005122958A JP2006303194A (ja) 2005-04-20 2005-04-20 エリアアレイ部品のフラックス塗布によるはんだ付工法

Publications (1)

Publication Number Publication Date
JP2006303194A true JP2006303194A (ja) 2006-11-02

Family

ID=37471124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005122958A Pending JP2006303194A (ja) 2005-04-20 2005-04-20 エリアアレイ部品のフラックス塗布によるはんだ付工法

Country Status (1)

Country Link
JP (1) JP2006303194A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103495945A (zh) * 2013-09-27 2014-01-08 昆山迈致治具科技有限公司 一种pcb板定位冷却吸附治具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291740A (ja) * 2000-04-05 2001-10-19 Sony Corp 半導体素子の実装方法
JP2002289730A (ja) * 2001-03-23 2002-10-04 Canon Inc 半導体素子搭載用基板及び半導体素子の搭載方法
JP2002331391A (ja) * 2001-02-08 2002-11-19 Sumitomo Bakelite Co Ltd 硬化性フラックス並びにこれを用いた多層配線板及び半導体パッケージ
JP2002343827A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2003179336A (ja) * 2001-12-11 2003-06-27 Nihon Dennetsu Keiki Co Ltd 部分フラックス塗布方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291740A (ja) * 2000-04-05 2001-10-19 Sony Corp 半導体素子の実装方法
JP2002331391A (ja) * 2001-02-08 2002-11-19 Sumitomo Bakelite Co Ltd 硬化性フラックス並びにこれを用いた多層配線板及び半導体パッケージ
JP2002289730A (ja) * 2001-03-23 2002-10-04 Canon Inc 半導体素子搭載用基板及び半導体素子の搭載方法
JP2002343827A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2003179336A (ja) * 2001-12-11 2003-06-27 Nihon Dennetsu Keiki Co Ltd 部分フラックス塗布方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103495945A (zh) * 2013-09-27 2014-01-08 昆山迈致治具科技有限公司 一种pcb板定位冷却吸附治具

Similar Documents

Publication Publication Date Title
MY151120A (en) Solder pastes with resin-free fluxing agent
US20010025673A1 (en) Composition for increasing activity of a no-clean flux
CN110449683B (zh) 一种高可靠应用印制电路板组件qfn装焊预处理方法
TWI618463B (zh) Method for manufacturing circuit board for joining electronic parts
CN113613408A (zh) 一种应用于bga封装器件的工艺方法
US7101782B2 (en) Method of making a circuitized substrate
CN105618887A (zh) 一种镀金引线smd焊接方法
JP2006303194A (ja) エリアアレイ部品のフラックス塗布によるはんだ付工法
WO2008012165A3 (de) Verfahren und wellenlötanlage zum löten von bauteilen auf ober- und unterseite einer leiterplatte
TWI622644B (zh) Surface treatment method for semiconductor substrate, method for manufacturing semiconductor package, and water-soluble preflux for use in such methods
CN101425468B (zh) 经过涂敷的引线框
JP5517433B2 (ja) リードレス電子部品の実装方法及び実装構造
CN106658991A (zh) 摄像头芯片元件贴装工艺
JP3529164B2 (ja) はんだ付け方法およびその装置
CN111148372A (zh) 一种用于抗震电动车转换器的smt贴片工艺
WO2002026006A1 (fr) Technique d'application de flux, soudure a vague et dispositifs associes, et carte a circuit imprime electronique
JP5056039B2 (ja) 半導体チップの実装方法
Suppiah et al. A review on solder reflow and flux application for flip chip
JP2008177437A (ja) フラックス塗布方法、はんだ接合方法、およびリードピン
JPH10233484A (ja) 半導体装置の組立方法および装置
JP4333538B2 (ja) 電子部品の実装方法
TWI285395B (en) Method of repairing flip chip package
JP2009188264A (ja) バンプ形成方法
TW200715925A (en) Manufacturing method of dipping printed circuit board into lead-free solder
JP2005144540A (ja) チップ部品のＰｂフリーはんだ付け方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100701