JPH08297142A - プローブ構造 - Google Patents

プローブ構造

Info

Publication number
JPH08297142A
JPH08297142A JP8041745A JP4174596A JPH08297142A JP H08297142 A JPH08297142 A JP H08297142A JP 8041745 A JP8041745 A JP 8041745A JP 4174596 A JP4174596 A JP 4174596A JP H08297142 A JPH08297142 A JP H08297142A
Authority
JP
Japan
Prior art keywords
probe structure
electrode
semiconductor element
contact
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8041745A
Other languages
English (en)
Inventor
Toshikazu Baba
俊和 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP8041745A priority Critical patent/JPH08297142A/ja
Publication of JPH08297142A publication Critical patent/JPH08297142A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【解決手段】 プローブ構造P1の絶縁性基材1の一方
表面1aには、導体パターン2が形成され、絶縁性基材
1の他方表面1bには、平坦な接触部を持つ電極3が形
成され、これらは導通路4を介して接続される。導体パ
ターン2は、半導体素子5のボール6に接触すると、試
験機器によって半導体素子5の導通検査が行われるよう
にパターン形成される。ボール6の少なくとも表面は低
融点金属から構成され、電極3の少なくとも表面が、ロ
ジウム、パラジウム、イリジウムからなる群から選ばれ
る少なくとも一種の貴金属で構成される。 【効果】 ボール6との接触信頼性が向上し、半導体素
子5への押圧力の調整が簡易化され、接触信頼性が向上
する。接触における耐久性が向上し、腐食の防止、かつ
低融点金属との合金形成を行わないので、プローブとし
ての信頼性が向上する。従って、高温条件下でのバーン
イン試験において好適に使用することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子、半導
体素子搭載基板等の被検査体を検査する検査用機器、特
に被検査体のバーンイン検査用機器の先端部に設けられ
るプローブの構造に関する。
【0002】
【従来の技術】近年における半導体素子の高集積化回路
基板への電子部品の高密度実装化等によって、これらの
接触対象物上の信号配線、接続用端子、電極等の数は増
加し、それらのピッチも細密化している。
【0003】これらの電子部品は、製造工程の各段階に
おいて特性や品質が検査されるものであるが、従来、半
導体素子および半導体素子搭載基板の検査方法として
は、回路が形成されたICチップを樹脂で封止した後に
検査を行い、合否の判定をしていた。しかし、この方法
では、不良品についても樹脂で封止してしまうから、そ
の分の樹脂および時間的な無駄を生じてしまう。
【0004】この問題を解決するための一つの方法とし
て、封止前のチップレベルでバーン・イン・テストを行
って封止前に合否の判定をし、合格したICチップのみ
を樹脂で封止して良品のICチップを提供する方法が提
案されており、例えば本願出願人は、特願平6−628
21号、特願平6−265621号等を既に出願してい
る。
【0005】しかしながら、これらの出願にかかる発明
は、ICチップの端子がアルミ等の平面状のものを対象
としているから、検査装置のプローブ部に半球状の突起
電極(以下「バンプ」という。)を形成し、このバンプ
をICチップの端子に接触させて検査を行うという方法
である。
【0006】
【発明が解決しようとする課題】これらに対し、最近で
はICチップの端子がバンプ等の突起物であるものが増
加している。その場合、従来のバンプを形成したプロー
ブ構造では、点と点の接触となるから、接触信頼性に欠
けていた。また、仮に接触させることができ、バーン・
イン試験が行えたとしても、試験後のバンプ間を切り離
した際、ICチップの端子がスズ等の低融点金属からな
る場合、ICチップのバンプ頂上部に窪みができる。こ
の状態で加熱して、バンプを成型し直そうとしても、頂
上部にエアーを抱き込んだ状態でバンプが成型される場
合が多く、実装時に不良を発生させる原因になる。さら
に、プローブ側のバンプを構成する金属としては、金、
硬質金めっき等が主流であるが、金は低融点金属とマイ
グレーションを起こすから、接触信頼性に欠けるという
問題をも有する。
【0007】本発明の目的は、上記問題を解決し、被検
査体のバンプ等の突起電極との接触信頼性が高いプロー
ブ構造を提供することであり、また低融点金属の突起電
極を有する被検査体のバーンイン試験が可能な検査装置
のプローブ構造を提供することである。
【0008】
【課題を解決するための手段】本発明のプローブ構造
は、外部試験機器と接続する回路配線と、該回路配線と
導通し、被検査体の突起電極に接触する平坦な接触部と
を有することを特徴とし、好ましくは該接触部の少なく
とも表面がロジウム、パラジウム、イリジウムからなる
群から選ばれる少なくとも一種の貴金属からなることを
特徴とする。
【0009】本発明のプローブ構造における検査対象で
ある被検査体としては、ベアーチップ段階で突起電極を
有する半導体素子、該半導体素子を複数個形成したウエ
ハ、プリント配線基板(セラミック、ガラス・エポキシ
樹脂等のリジット板またはポリイミド系樹脂等のフレキ
シブル基板)表面に該半導体素子をワイアボンディン
グ、TAB接続、フリップチップ等で実装したパッケー
ジ構造であって、基板に外部接続用の電極を並べたもの
等が例示される。
【0010】被検査体の突起電極としては、メッキ、転
写、蒸着または印刷等によって形成された外部接続用の
バンプ、球状の突起電極(ボール)等が例示される。被
検査体の突起電極の少なくとも表面が低融点金属から構
成されている場合には、プローブ構造の接触部の少なく
とも表面の金属が、接触に対して、硬度が高いために損
傷が少なく、低融点金属と合金形成を行わない貴金属で
あることが好ましい。かかる貴金属としては、ロジウ
ム、パラジウム、イリジウムからなる群から選ばれる少
なくとも一種の貴金属が例示される。
【0011】低融点金属とは、スズ、鉛、ビスマス、カ
ドミウム、水銀、インジウム等の400℃以下の融点を
もつ金属をいい、好ましくは300℃以下の融点をもつ
金属をいう。また、スズ、鉛、ビスマス、カドミウム、
水銀、インジウムからなる群から選ばれる少なくとも一
種の低融点金属を主成分とする合金も含まれる。
【0012】回路配線としては、配線パターンのみなら
ず、電極、リード等が例示される。
【0013】接触部とは、被検査体の突起電極に接触す
ることにより導通する導電体をいい、回路配線の一部で
あってもよいし、絶縁性基材上に該絶縁性基材の厚み方
向に形成され、回路配線と該接触部とを接続する導通路
に接続されるものであってもよい。その形状は特に限定
されず、三角形、正方形、長方形、台形、平行四辺形、
その他の多角形、円形等の平面、または角柱、円柱、球
体、錐体(円錐、角錐)等の立体であってもよい。被検
査体のレイアウト、回路の形状等によって任意に設定す
ることができる。
【0014】接触部の平坦さは、該接触部が被検査体の
突起電極と接触不良を起こさない程度の平坦さであれば
良く、被検査体の突起電極に接触し得る曲面上の任意の
2点を通過する直線が常に全くその曲面に含まれるとい
った一般的な平坦に限らない。図3に示すように、凸状
であっても電極7の外周面9と曲面状の接触部8とが接
合する周縁部10から頂部11までの高さhと電極の直
径dとの比(h/d)が、1/2以下、好ましくは1/
4以下であれば、被検査体の突起電極と接触部8との接
触信頼性が向上するので、かかる凸状も平坦である。こ
こで電極の直径dとは、接触部の形状が多角形であれば
外接する円の直径をいい、楕円であれば長径をいい、又
接触部が回路配線の一部であれば該回路配線の幅をい
う。また、電極7のうち被検査体の突起電極との接触に
実質的に関与し得ない領域である外周面9の高さ(絶縁
性基材1の他方表面1bから周縁部10までの高さ)
は、接触部8が平坦であるか否かの判断に際して除外す
ることができる。
【0015】さらに、図7〜9に示すように接触部が導
通路を形成する貫通孔内に存在する場合、導通路を形成
する導電性物質が貫通孔内壁からはなれる位置から該接
触部の頂点までの距離(図7に図示するh)、又は接触
部の底部から導電性物質が貫通孔内壁からはなれる位置
までの距離(図8に図示するh)と貫通孔の孔径(d)
の比(h/d)が1/2以下、好ましくは1/4以下の
場合も平坦である。
【0016】
【作用】本発明のプローブ構造によれば、被検査体の突
起電極(端子)に接触する接触部が平坦であるので、該
突起電極と接触部との接触が点と面との接触となり、被
検査体の端子との接触が良好となり、被検査体への押圧
力の調整が簡易化され、接触信頼性が向上する。
【0017】また、被検査体の突起電極の少なくとも表
面が低融点金属から構成され、プローブ構造の接触部の
少なくとも表面が、例えばロジウム、パラジウム、イリ
ジウムからなる群から選ばれる少なくとも一種の貴金属
から構成されている場合には、接触における耐久性が向
上し、腐食の防止、かつ低融点金属との合金形成を行わ
ないので、プローブとしての信頼性が向上する。
【0018】
【実施例】以下、本発明の実施例を示し、図を用いて詳
細に説明する。なお、本発明は以下の実施例に限定され
るものではない。
【0019】図1は、本発明のプローブ構造の第1の実
施例を示す断面図である。図1に示されるプローブ構造
P1において、絶縁性基材1の一方表面1aには、導電
性材料からなる回路配線である導体パターン2が形成さ
れ、絶縁性基材1の他方表面1bには、平坦な接触部を
持つ電極3が形成されている。電極3は絶縁性基材1の
他方表面1bよりも僅かに外方向へ突出した凸状の金属
突出物であるが、凸状の頂部から絶縁性基材1の他方表
面1bまでの高さは5μm以下であり、かつ絶縁性基材
1の他方表面1bにおける電極3の直径は10μm以
上、好ましくは20μm以上であり、この場合該高さと
該直径の比は1/2以下となり、接触部は実質的に平坦
である。
【0020】導体パターン2が絶縁性基材1に当接する
領域内、または該領域を含むその近傍領域には、絶縁性
基材1を厚み方向に貫通し、導体パターン2と電極3と
を接続し、電気的に導通する導通路4が形成されてお
り、導通路4は導体パターン2側から電極3側にかけて
径が漸次増大するテーパ状に形成されている。導体パタ
ーン2は、図示している被検査体である半導体素子5の
ボール(端子)6に接触すると、試験機器によって半導
体素子5の導通検査が行われるようにパターン形成され
ている。
【0021】絶縁性基材1の形成材料としては、導体パ
ターン2および電極3を安定して支持し、電気的絶縁特
性を有するものであれば特に限定されない。具体的に
は、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系
樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリ
アミド系樹脂、ポリイミド系樹脂、アクリロニトリル−
ブタジエン−スチレン(ABS)共重合樹脂、ベンゾサ
イクロブテン(BCB,Dow Chemical社
製)、ポリカーボネート系樹脂、シリコーン系樹脂、フ
ッ素系樹脂等の熱硬化性樹脂および熱可塑性樹脂が挙げ
られる。
【0022】これらのうち、耐熱性および機械的強度に
優れ、半導体素子5の線膨張係数と合致させられるなど
の点から、ポリイミド系樹脂が特に好適に使用される。
絶縁性基材1の厚みは特に限定されないが、十分な機械
的強度、可撓性を付与するために、2μm〜500μ
m、好ましくは10μm〜150μmに設定する。
【0023】導体パターン2、電極3および導通路4を
構成する形成材料としては、導電性を有するものであれ
ば特に限定されず、公知の金属材料が使用できるが、例
えば金、銀、銅、白金、鉛、亜鉛、スズ、ニッケル、ア
ルミニウム、鉄、コバルト、イリジウム、モリブデン、
ロジウム、パラジウム、クロム、タングステン、ルテニ
ウムなどの単独金属、またはこれらを成分とする各種金
属、例えば半田、ニッケル−錫、金−コバルト等が挙げ
られる。半導体素子5のボール6の少なくとも表面が低
融点金属から構成されている場合には、プローブ構造P
1の電極3の少なくとも表面の金属が、ロジウム、パラ
ジウム、イリジウムからなる群から選ばれる少なくとも
一種の貴金属であることが望ましい。
【0024】導体パターン2は、これら金属材料からな
る単層構造体に限らず、例えば銅箔からなる回路パター
ンに対してニッケルめっき、亜鉛めっき等を施すなどし
た多層構造体であってもよい。
【0025】また、3種類以上の形成材料を用いて電極
3と導通路4とを形成してもよい。即ち、電極3と導通
路4との間の中間層としてAuなどを用いて、電極3と
導通路4との密着性を向上させてもよく、導体パターン
2に接触する導通路4には銅等の安価な金属材質を用い
る。また、電極3と導通路4との間に介在する中間層に
は、金属物質の相互反応を防止するためのバリア性金属
材料としてニッケル等を用いることができる。
【0026】導体パターン2のパターン形状は、接触す
べき半導体素子5の部品等に応じて、回路の本数、1本
の回路幅、ピッチ等自由に選択される。導体パターン2
の厚さも特に限定されないが、1μm〜200μm、好
ましくは5μm〜80μmに設定する。
【0027】また、絶縁性基材1と導体パターン2との
層間においては、ポリイミド系、エポキシ系、ポリエス
テル系、アクリル系等の接着剤を介していてもよい。
【0028】プローブ構造P1は、例えば以下の方法に
より形成される。まず、絶縁性基材1の一方表面1aに
導電体層が積層されて形成された積層基材を用意する。
絶縁性基材1の一方表面1aへの導電体層の形成方法と
しては、スパッタリング、各種蒸着、各種メッキ等の方
法が挙げられる。また、導電体層として導電体箔を用
い、導電体箔上に絶縁性基材1をラミネートする方法、
または導電体箔上に絶縁性樹脂溶液を塗布して固化さ
せ、導電体層の表面に絶縁性基材1を形成する方法が挙
げられる。
【0029】次いで、導電体層の表面にレジスト層を形
成して絶縁した後、フォト工程を用いて、化学的エッチ
ング処理によって、導体パターン2を形成する領域以外
の領域のレジストを除去する。その後、導電体層をエッ
チングして、所望の線状パターンに形成する。
【0030】その後、感光材料またはウエットエッチン
グ可能な耐めっき性を有する絶縁性被膜層であるところ
のゴム系のめっきレジストを絶縁性基材1の他方表面1
bに形成する。該レジストおよび絶縁性基材1の半導体
素子5のボール6に相対する位置に、レジストおよび絶
縁性基材1を貫通して導体パターン2に至る貫通孔を穿
設する。
【0031】貫通孔の穿設は、パンチングなどの機械的
穿孔方法、プラズマ加工、フォトリソグラフィー加工、
ファインピッチ化に対応するためには微細加工が可能な
ドライエッチング等の方法により行うことができる。高
エネルギービームを利用したドライエッチング方法とし
て、エキシマレーザー、炭酸ガスレーザー、YAGレー
ザー、Arレーザー等のレーザー光の他、イオンビーム
エッチング、スパッタリング、放電加工等が例示され
る。なかでもパルス数またはエネルギー量を制御したエ
キシマレーザの照射による穿孔加工が好ましい。例えば
発振波長が248nmのKrFエキシマレーザー光をマ
スクを介して照射して、ドライエッチングを施す。
【0032】また、絶縁性基材1と耐薬品性の異なるレ
ジスト等を用いた化学エッチングにより穿孔することも
可能であり、レジストとして感光性のポリイミド樹脂、
エポキシ樹脂等を用いる。
【0033】その後、貫通孔に導電性物質を絶縁性基材
1の他方表面1bよりも外方向の位置に到達し、さらに
レジストの表面と同一平面、または該表面以下まで充填
して、導通路4および電極3を形成する。
【0034】導通路4および電極3の形成は、物理的に
導電性物質を貫通孔に埋め込む方法、CVD法、電解め
っき、無電解めっき等のめっき法、上記工程により得ら
れた構造物を導電性物質の溶融浴に浸漬し、引き上げて
導電性物質を析出させる化学的方法等により行うことが
できるが、特に導体パターン2を電極とした電解めっき
による方法が好ましい。
【0035】その後、レジストを除去することによっ
て、平坦な電極3が形成される。なお、電極3の高さが
低い場合、または後述の図6〜図9のように、電極が絶
縁性基材1の他方表面1bと同一平面もしくは他方表面
1bよりも内方向(貫通孔内)にある場合には、レジス
トを用いず、貫通孔に導電性物質を充填させるのみでも
よい。
【0036】図2は、本発明のプローブ構造の第2の実
施例を示す断面図である。なお、以下の図面において図
1に付した符号と同一の符号を付した部分は、図1にお
いて符号が付された部分と同一または相当する部分を示
す。
【0037】図2に示されるプローブ構造P2におい
て、絶縁性基材1の他方表面1bには、平板状の電極7
が形成されている。図3は電極7の拡大断面図であり、
電極7の外周面9と曲面状の接触部8とが接合する周縁
部10から頂部11までの高さhが5μm以下であり、
かつ電極7の直径dが10μm以上、好ましくは20μ
m以上であれば、高さhと電極の直径dとの比(h/
d)が1/2以下となり、かかる凸状も平坦であるとい
える。
【0038】また、電極の接触部は凹状であってもよ
い。図4は本発明のプローブ構造の第3の実施例を示す
断面図であり、図4に示されるプローブ構造P3におい
て、絶縁性基材1の他方表面1bには、周縁部から中央
部にかけて漸次窪んだ凹状の電極12が形成されてい
る。電極12の頂部(周縁部)から底部(中央部)まで
の高さは5μm以下であり、かつ電極12の直径が10
μm以上、好ましくは20μm以上であれば、高さと電
極の直径との比が1/2以下となり、半導体素子5のボ
ール6と接触部との接触信頼性が向上するので、かかる
凹状も平坦であるといえる。
【0039】図5は本発明のプローブ構造の第4の実施
例を示す断面図である。図5に示されるプローブ構造P
4において、絶縁性基材1の他方表面1bには、周縁部
と中央部とで段差を有する凹状の電極13が形成されて
いる。電極13の中央部は平面状であり、平坦な接触部
が形成されている。
【0040】図6は本発明のプローブ構造の第5の実施
例を示す断面図である。図6に示されるプローブ構造P
5において、電極14は絶縁性基材1の他方表面1bか
ら突出せず、絶縁性基材1の他方表面1bと同一平面上
に形成されている。従って、電極14の接触部は絶縁性
基材1の他方表面1bと同一平面上に平坦に形成されて
いる。
【0041】図7〜図9は本発明のプローブ構造の第6
〜第8の各実施例を示す断面図であり、各プローブ構造
P6〜P8において、凸状の電極15(図7)、凹状の
電極16(図8)、または平面状の電極17(図9)が
各々の貫通孔内に形成されている。即ち、各導通路4の
端部が平坦な接触部を形成している。なお、絶縁性基材
1の他方表面1bから電極15,16,17の端部(但
し、電極15では頂部、電極16では底部)までの距離
は、100μm以下に設定するのが好ましい。
【0042】本発明において基材は、絶縁性基材1と導
体パターンとの2層構造のみに限定されない。図10は
本発明のプローブ構造の第9の実施例を示す断面図であ
り、図10に示されるプローブ構造P9において、導体
パターン2の絶縁性基材1側と反対側の面が他の絶縁層
18で被覆されている。絶縁層18は、絶縁性基材1お
よび導体パターン2に対して、あらかじめ形成された絶
縁フィルムを、ポリイミド系、エポキシ系、ポリエステ
ル系、アクリル系等の接着剤を介して、または絶縁フィ
ルム自体の溶着によって密着するか、塗布、蒸着法など
公知の薄膜形成法を用いて直接形成することができる。
また、絶縁性基材1と絶縁層18とで導体パターンを挟
んだ積層基材を用いた場合には、導体パターン2からの
電極3の取り出しは、絶縁性基材1の所望の位置で、上
述の貫通孔を穿設する方法により孔開けを行い、貫通孔
内に金属を充填し、電極3を形成するようにしてもよ
い。
【0043】本発明のプローブ構造は、被検査体である
半導体素子または半導体素子搭載基板の突起電極が多
数、高密度となる場合、導体パターンの設計が困難とな
るので、2層以上の多層にすることが望ましい。図11
は本発明のプローブ構造の第10の実施例を示す断面図
であり、図11に示されるプローブ構造P10は、半導
体素子搭載基板19のバーンイン検査用機器の先端部に
設けられるプローブ構造である。半導体素子搭載基板1
9の基板20の中央部には凹部が形成され、この凹部の
底面に半導体素子5が載置されている。半導体素子5の
端子21と基板20の端子22とがボンディングワイヤ
23を介して接続され、これらは絶縁性樹脂24にて封
止されている。基板20には、厚み方向に貫通して、基
板20の半導体素子5側と反対側の面に至る導通路25
が形成され、導通路25を介して端子22とボール6と
が接続されている。
【0044】プローブ構造P10は、多層配線構造を有
するマルチチップモジュール基板であり、多層(図11
においては二層)の導体パターン2a,2bが形成され
ている。導体パターン2a,2bは、複数の絶縁体層に
よって絶縁されており、導通路4bによって導体パター
ン2a,2bの層間が接続されている。導体パターン2
a,2bは、被検査体である半導体素子搭載基板19の
電気特性検査を行うための図示しない電気特性検査器に
接続されている。
【0045】プローブ構造P10は、例えば導体パター
ンと絶縁体とからなる基板を多層に積層することにより
得られる。その際、各基板の層間にポリイミド系、エポ
キシ系、ポリエステル系、アクリル系等の接着剤を介し
て接着する。また、所望の位置において、上述の貫通孔
を穿設する方法により絶縁体に貫通孔を開け、導電性物
質を貫通孔部分に埋め込み、各基板間の導通をとる。
【0046】以上の実施例においては、被検査体の突起
電極(ボール6)の直径がプローブ構造の導通路4の直
径と同程度である場合について説明したが、図12に示
すようにボール6が導通路4に比して直径が極端に大き
い場合(例えば100μm程度)には、電極3の接触部
は平面状であることが接触信頼性を向上させる観点から
特に望ましい。
【0047】また、以上の実施例においては、被検査体
の突起電極(ボール6)と接触する接触部が、絶縁性基
材1を厚み方向に貫通する導通路4を介して、絶縁性基
材1の一方表面1aに形成された導体パターン2と接続
する場合について説明したが、本発明のプローブ構造は
かかる構造のみに限定されず、例えば図13〜図15に
示されるように、接触部が絶縁性基材に対して同じ側に
あり、導通路を持たないような構造をも包含する。
【0048】図13は本発明のプローブ構造の第11の
実施例を示す断面図、図14はその平面図、図15は図
13のA−A線断面図である。プローブ構造P11はプ
リント基板であって、基板本体は導体パターン2が絶縁
性基材1と絶縁層18との間に挟まれて形成され、半導
体素子5が搭載される部分の絶縁層18が除去されてい
る。絶縁層18は半導体素子5の面方向における領域に
対応する領域に中空部を有しており、半導体素子5がち
ょうど入る程度の窓26が形成されている。即ち、半導
体素子5の面方向における領域に対応する導体パターン
2の領域が露出して、半導体素子5のバンプ27が導体
パターン2の一部に接触するようにパターン形成されて
いる。導体パターン2のうち少なくともバンプ27に接
触する接触部8が平坦に形成されている。
【0049】絶縁層18に形成される半導体素子5のサ
イズの窓26は、絶縁フィルムを用いるのであれば、あ
らかじめカッティング等により穿孔しておいてもよく、
あるいは絶縁層18を形成した後に窓26を穿孔するの
であれば、上述の貫通孔を穿設する方法に準じて形成さ
れる。
【0050】
【発明の効果】以上のように、本発明のプローブ構造に
よれば、被検査体の端子である突起電極に接触する接触
部が平坦であるので、被検査体の端子との接触信頼性が
向上し、被検査体への押圧力の調整が簡易化され、接触
信頼性が向上する。
【0051】また、被検査体の突起電極の少なくとも表
面が低融点金属から構成され、プローブ構造の接触部の
少なくとも表面が、例えばロジウム、パラジウム、イリ
ジウムからなる群から選ばれる少なくとも一種の貴金属
から構成されている場合には、接触における耐久性が向
上し、腐食の防止、かつ低融点金属との合金形成を行わ
ないので、プローブとしての信頼性が向上する。
【0052】従って、本発明のプローブ構造は、高温条
件下でのバーンイン試験において好適に使用することが
できる。
【図面の簡単な説明】
【図1】本発明のプローブ構造の第1の実施例を示す断
面図である。
【図2】本発明のプローブ構造の第2の実施例を示す断
面図である。
【図3】電極7の拡大断面図である。
【図4】本発明のプローブ構造の第3の実施例を示す断
面図である。
【図5】本発明のプローブ構造の第4の実施例を示す断
面図である。
【図6】本発明のプローブ構造の第5の実施例を示す断
面図である。
【図7】本発明のプローブ構造の第6の実施例を示す断
面図である。
【図8】本発明のプローブ構造の第7の実施例を示す断
面図である。
【図9】本発明のプローブ構造の第8の実施例を示す断
面図である。
【図10】本発明のプローブ構造の第9の実施例を示す
断面図である。
【図11】本発明のプローブ構造の第10の実施例を示
す断面図である。
【図12】ボール6が導通路4に比して直径が極端に大
きい場合のプローブ構造の部分断面図である。
【図13】本発明のプローブ構造の第11の実施例を示
す断面図である。
【図14】本発明のプローブ構造の第11の実施例を示
す平面図である。
【図15】図13のA−A線断面図である。
【符号の説明】
1 絶縁性基材 2 導体パターン(回路配線) 4 導通路 5 半導体素子(被検査体) 6 ボール(突起電極) 8 接触部 27 バンプ(突起電極) P1〜P11 プローブ構造

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 外部試験機器と接続する回路配線と、該
    回路配線と導通し、被検査体の突起電極に接触する平坦
    な接触部とを有することを特徴とするプローブ構造。
  2. 【請求項2】 該突起電極の少なくとも表面が低融点金
    属からなり、該接触部の少なくとも表面がロジウム、パ
    ラジウム、イリジウムからなる群から選ばれる少なくと
    も一種の貴金属からなることを特徴とする請求項1記載
    のプローブ構造。
  3. 【請求項3】 絶縁性基材の厚み方向に形成され、該回
    路配線と該接触部とを接続する導通路を有する請求項1
    記載のプローブ構造。
JP8041745A 1995-02-28 1996-02-28 プローブ構造 Pending JPH08297142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8041745A JPH08297142A (ja) 1995-02-28 1996-02-28 プローブ構造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-39608 1995-02-28
JP3960895 1995-02-28
JP8041745A JPH08297142A (ja) 1995-02-28 1996-02-28 プローブ構造

Publications (1)

Publication Number Publication Date
JPH08297142A true JPH08297142A (ja) 1996-11-12

Family

ID=26378998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8041745A Pending JPH08297142A (ja) 1995-02-28 1996-02-28 プローブ構造

Country Status (1)

Country Link
JP (1) JPH08297142A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194419A (ja) * 1999-11-02 2001-07-19 Toppan Printing Co Ltd 検査治具及びその製造方法
JP2006261144A (ja) * 2005-03-15 2006-09-28 Minowa Koa Inc 抵抗器の製造法及び抵抗器の検測装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194419A (ja) * 1999-11-02 2001-07-19 Toppan Printing Co Ltd 検査治具及びその製造方法
JP2006261144A (ja) * 2005-03-15 2006-09-28 Minowa Koa Inc 抵抗器の製造法及び抵抗器の検測装置

Similar Documents

Publication Publication Date Title
KR100391022B1 (ko) 필름캐리어,필름캐리어를사용한반도체장치및반도체소자를장착하는방법
JP3670917B2 (ja) 半導体装置及びその製造方法
JP2899540B2 (ja) フィルムキャリアおよびこれを用いた半導体装置
US20060003481A1 (en) Method for fabricating semiconductor components using conductive layer and grooves
EP0171232B1 (en) Area-bonding tape
JPH08316271A (ja) フィルムキャリアおよびこれを用いた半導体装置
JP3096235B2 (ja) プローブ構造およびその製造方法
JPH06347480A (ja) プローブ構造
JPH0727789A (ja) 回路配線板およびその製造方法
JPH09105761A (ja) プローブ構造の製造方法およびそれに用いられる回路基板
JP3096233B2 (ja) プローブ構造
JP3246841B2 (ja) プローブ構造
JPH0410696A (ja) 多層配線基板の製造方法
JPH08297142A (ja) プローブ構造
JPH0763787A (ja) プローブ構造
US20010038293A1 (en) Projection electrode, its forming method and apparatus for testing an electronic component
JPH08304462A (ja) バーンイン試験用プローブ構造
JPH06347481A (ja) プローブ構造
JPH0712848A (ja) プローブ構造およびその製造方法
JP2002228707A (ja) 突起状電極、その形成方法及び電子部品の検査装置
JPH07167912A (ja) Lcd検査装置
JPH08250541A (ja) 半導体素子実装基板およびその製造方法
JPH06308159A (ja) テストヘッド構造およびその製造方法
JPH06308158A (ja) 導通検査装置
JPH11326376A (ja) レジストを用いた型及びその製造方法、コンタクトプローブ及びその製造方法