JPH0763787A - プローブ構造 - Google Patents

プローブ構造

Info

Publication number
JPH0763787A
JPH0763787A JP5205393A JP20539393A JPH0763787A JP H0763787 A JPH0763787 A JP H0763787A JP 5205393 A JP5205393 A JP 5205393A JP 20539393 A JP20539393 A JP 20539393A JP H0763787 A JPH0763787 A JP H0763787A
Authority
JP
Japan
Prior art keywords
circuit board
conductive circuit
conductive
pad
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5205393A
Other languages
English (en)
Inventor
Kazuhide Fujita
和秀 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP5205393A priority Critical patent/JPH0763787A/ja
Priority to EP94109049A priority patent/EP0629867B1/en
Priority to DE69416200T priority patent/DE69416200T2/de
Priority to KR1019940013858A priority patent/KR100306098B1/ko
Priority to US08/260,992 priority patent/US5576630A/en
Publication of JPH0763787A publication Critical patent/JPH0763787A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【構成】 第1導電性回路板A1は、フィルム状で柔軟
性を有しており、第2導電性回路板A2は、ウエハ10
0の熱膨張率と同一または近似している。絶縁基材1の
他方表面1bには、シリコーンゴムなどの弾性体5が積
層され、この弾性体5は、第2導電性回路板A2上の所
定位置に固定されている。リード2aは端子8dに接続
され、導電性配線8は図示しない電気特性検査器に接続
されている。バンプ4がICのパッド101に当接する
と、電気特性検査器からの特定周波数の信号がパッド1
01に入力され、ICの電気特性検査が行われる。 【効果】 バーンインテストにおいて、ウエハ100と
プローブ構造Pとの熱膨張係数の違いによるバンプ4と
パッド101との位置ずれが緩和される。パッド101
とバンプ4との高さのバラツキによる接続不良が解消さ
れ、追従性が向上し、電気的接続が確実なものとなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路(以下「I
C」という。)などの半導体素子の電気的諸特性の測定
あるいは高温下で行われるバーンインテストに用いられ
るプローブ構造に関し、特にICをダイシングする前の
ウエハ状態における電気的諸特性の測定に用いることが
できるプローブ構造に関する。
【0002】
【従来の技術】従来のICチップのバーンインテストで
は、ICをパッケージした後、プリント配線板の上に配
設されたソケットに挿入し、高温下で負荷電圧をかけな
がらテストするという方法が取られているが、近年、急
速な伸びが見られるチップオンボードやマルチチップモ
ジュールには、パッケージ前の裸のICチップ(ダイレ
ベル)のバーンインテストおよび電気的テスト済みIC
の要求が高まっている。特に、ICをウエハからダイシ
ングする前(ウエハスケール)にテストすることは、テ
ストコストの削減ばかりでなく、テスト装置の小型化、
テスト時間の短縮、IC製造の前工程への不良原因のフ
ィードバックによる歩留り向上、出荷の合理化など利点
が多い。
【0003】近年、ダイレベルの電気的テストを行うた
めに、柔軟性を有する絶縁保持体に導電性の回路とIC
パッドとの接続のためのバンプを有するいわゆるプロー
ブカードと呼ばれるものが開発されているが(特開昭6
2−182672号公報など参照)、これらは全て、ダ
イレベルでのテストを対象としたものである。
【0004】ウエハスケールで一度にウエハ上の全ての
ICをテストするには、非常に密な配線が必要となる
が、これを達成するためには、配線を非常に密にする
か、あるいは多層配線構造とすることが必要となる。
【0005】しかし、配線密度を高めるため多層配線構
造とすると、プローブカードの柔軟性が失われるので、
ICパッドの高さのバラツキを吸収することができず、
プローブカードのバンプとICパッドとの良好な接続を
得ることができない。
【0006】また、高密度配線板を用いて単層配線が達
成できても、基板材料として柔軟性を有するポリイミ
ド、エポキシ樹脂、ポリエーテルイミド、ポリスルフォ
ン、ベンゾサイクロブテンなどの有機高分子材料を用い
ると、熱膨張係数がウエハの材料であるシリコンと大き
く異なるため、バーンインテストの行われる高温下(約
150℃)では、寸法変化の違いにより、バンプとIC
パッドとの位置ずれを起こし、良好な接続が得られない
という問題がある。
【0007】さらに、ウエハと熱膨張係数がほぼ等し
い、シリコン基板、セラミック基板、グラス基板、金属
基板などの無機物を用いると、柔軟性の点で問題があ
り、確実な接続を行うことは困難である。
【0008】
【発明が解決しようとする課題】本発明は、上記従来の
問題点に鑑みてなされたものであって、ICなどの半導
体素子の電気的テスト、特にバーンインテストをウエハ
スケールで一度に行うことのできるプローブ構造を提供
するものである。
【0009】
【課題を解決するための手段】本発明のプローブ構造
は、被検査体の端子に当接する接点部が第1絶縁体の厚
み方向に貫設され、該接点部が該第1絶縁体と第2絶縁
体との間に形成された第1導電性配線に接続する構造を
有する第1導電性回路板と、該第1導電性配線が該被検
査体の電気特性検査を行う電気特性検査器に接続される
第2導電性配線に接続する構造を有し、該被検査体の熱
膨張率と同一または近似する第2導電性回路板とが配設
され、該第1導電性回路板と該第2導電性回路板とが電
気的に接続されていることを特徴とする。
【0010】また、該第1導電性回路板と該第2導電性
回路板との間に、弾性体が配設されていることを特徴と
する。
【0011】さらに、該被検査体が、ダイシング前のウ
エハに形成されたICであることを特徴とする。
【0012】本発明において「被検査体」とは、半導体
素子、半導体素子集合体(ダイシング前のシリコンウエ
ハおよびダイシング後のシリコンチップなど)、半導体
装置、半導体装置搭載用回路基板、LCD用回路基板な
どをいい、「端子」は、パッド、ランドなどの概念を包
含する。「接点部」とは、被検査体の端子に接触するこ
とにより導通する導電体をいい、その形状は特に限定さ
れず、三角形、正方形、長方形、台形、平行四辺形、そ
の他の多角形、円形などの平面、あるいは角柱、円柱、
球体、錐体(円錐、角錐)などの立体であってもよく、
したがって、接点部と被検査体の端子との接点は、点状
のみならず線状あるいは面状となる。また、接点部は、
必ずしも第1絶縁体の表面よりも外方向に突出するよう
に形成される必要はなく、被検査体のレイアウトや回路
の形状などによって任意に設定することができる。さら
に、「導電性回路」とは、接点部、コイル、抵抗体、コ
ンデンサなどの部品と導電性配線とを包含する広い概念
のことである。
【0013】
【作用】本発明のプローブ構造に従えば、バーンインテ
ストにおいて、被検査体とプローブ構造との熱膨張係数
の違いによる位置ずれを緩和し、接点におけるコンプラ
イアンス(Compliance,追従性)を改善できるため、電
気的接続を確実に行うことができる。
【0014】すなわち、第1導電性回路板において、第
1絶縁体と第2絶縁体との間に形成された第1導電性配
線に接続され、かつ第1絶縁体の厚み方向に貫設された
接点部が、例えばウエハに形成されたICなどの被検査
体の端子に当接させられる。第1導電性配線は、被検査
体の電気特性検査を行う電気特性検査器に接続される第
2導電性配線に接続しているので、被検査体を電気特性
検査するための特定周波数の信号が、電気特性検査器か
ら被検査体の端子に入力され、被検査体であるところの
ICの電気特性検査が行われる。このとき、第1導電性
回路板は、プローブ構造全体の柔軟性を保持しており、
被検査体の端子の高さのバラツキを吸収することができ
る。
【0015】第2導電性回路板は、被検査体の熱膨張率
と同一または近似しているので、第1導電性回路板の温
度変化による寸法変化を吸収することができ、第1導電
性回路板の接点部と被検査体の端子との接続ずれを解消
することができる。したがって、例えばウエハに形成さ
れた複数のICにそれぞれ対応するサイズまたは適当な
サイズに細分化された複数の第1導電性回路板を第2導
電性回路板上に配設することによって、ウエハスケール
におけるバーンインテストにおいて、ウエハとプローブ
構造との熱膨張係数の違いによるプローブ構造の接点部
とICの端子との位置ずれを緩和し、電気的接続を確実
に行うことができる。
【0016】また、第1導電性回路板と第2導電性回路
板との間に、弾性体が配設されている場合には、プロー
ブ構造の接点部と被検査体の端子との高さのバラツキを
吸収するコンプライアンス特性がさらに向上し、電気的
接続がより確実なものとなる。
【0017】さらに、被検査体が、ダイシング前のウエ
ハに形成されたICである場合には、ダイシング後のI
Cチップの場合に比して、テストコストの削減、テスト
装置の小型化、テスト時間の短縮、IC製造の前工程へ
の不良原因のフィードバックによる歩留り向上、出荷の
合理化などが図られる。
【0018】
【実施例】以下、本発明を詳細に説明するため実施例を
挙げるが、本発明はこれら実施例によって何ら限定され
るものではない。
【0019】図1は、本発明のプローブ構造の一実施例
を示す断面図である。プローブ構造Pは、第1導電性回
路板A1が第2導電性回路板A2上に配設されて形成さ
れている。第1導電性回路板A1において、第2絶縁体
である絶縁基材1の一方表面1aには、第1導電性配線
2が配設され、さらに第1絶縁体であるカバーコート3
が配設されている。カバーコート3には、接点部である
リベット状の金属突出物(以下「バンプ」という。)4
が厚み方向に貫設されており、バンプ4の一方端部は第
1導電性配線2と接続している。また、絶縁基材1の他
方表面1bには、シリコーンゴムなどの弾性体5が配設
され、この弾性体5は、第2導電性回路板A2上の所定
位置に配設され、接着剤などにより固定されている。
【0020】第2導電性回路板A2は、多層配線構造を
有するマルチチップモジュール基板であり、セラミック
基板などの基板6上には、多層の第2導電性配線が形成
されている。第2導電性配線であるところの導電性配線
8は、複数の絶縁体層7によって絶縁されており、導通
路9によって導電性配線8の層間が接続されている。導
電性配線8は、ICなどの被検査体の電気特性検査を行
うための図示しない電気特性検査器に接続されている。
【0021】また、第1導電性回路板A1において、第
1導電性配線2からリード2aが突出しており、リード
2aは第2導電性配線の一部である端子8dに接続され
ている。したがって、第1導電性回路板A1のバンプ4
が、仮想線で示されるウエハ100に形成されたICの
パッド101に当接すると、電気特性検査器からの特定
周波数の信号が、パッド101に入力され、ICの電気
特性検査が行われる。
【0022】第1導電性回路板A1は、プローブ構造P
自体の柔軟性を保持しており、バンプ4とICのパッド
101との高さのバラツキを吸収することができる。ま
た、第2導電性回路板A2は、ウエハ100の熱膨張率
と同一または近似しており、第1導電性回路板A1の温
度変化による寸法変化を吸収することができ、バンプ4
とICのパッド101との接続ずれを解消することがで
きる。
【0023】以下、第1導電性回路板A1および第2導
電性回路板A2について、それぞれ詳細に説明する。
【0024】1.第1導電性回路板A1について 図2は、第1導電性回路板A1の一実施例を示す平面図
であり、図3は、図2のA−B線断面図である。第1導
電性回路板A1は、柔軟性を有するプリント回路板であ
り、ウエハ内に多面付けされた1つのICに対応するサ
イズまたは適当なサイズに細分化されている。
【0025】柔軟性を有する絶縁基材1の一方表面1a
には、第1導電性配線2が配設され、さらに第2絶縁体
であるカバーコート3が配設され、第1導電性配線2を
覆っている。
【0026】柔軟性を有する絶縁基材1およびカバーコ
ート3の材質としては、バンプ4を安定して支持し、電
気絶縁特性を有するものであれば特に限定されない。具
体的には、例えばポリイミド、エポキシ樹脂、ポリエー
テルイミド、ポリスルフォン、ベンゾサイクロブテン
(BCB Dow Chemical社製)、ポリエス
テル、フロロカーボン、ポリウレタン、ポリアミド、ポ
リカーボネート、などの有機高分子材料を用いることが
できる。これらのうち、耐熱性および機械的強度に優れ
るポリイミドが特に好適に使用される。
【0027】絶縁基材1およびカバーコート3の厚さ
は、特に限定されないが、十分な機械的強度や可撓性を
有するようにするため、2〜200μm、好ましくは5
〜100μmに設定する。
【0028】第1導電性配線2の材質としては、銅の他
に、Au,Ag,Be,Mo,Ni,Co,W,Ti,
In,Zn,Al,Sn,Pb,Pt,Pdなどの金属
またはこれらの合金を使用することができる。
【0029】第1導電性配線2の厚さは、特に限定され
ないが、0.1〜100μm、好ましくは1〜50μm
に設定する。
【0030】カバーコート3の厚さ方向には、バンプ4
を貫設するための貫通孔3aが穿設されており、また、
第1導電性配線2の一部をリード2aとするために、絶
縁基材1の一部が除去されている。カバーコート3の穿
孔手段および絶縁基材1の除去手段としては、次に示す
方法が考えられる。
【0031】a.エキシマレーザー、炭酸ガスレーザ
ー、YAGレーザー、Arレーザーなどのレーザー光の
他、イオンビームエッチング、スパッタエッチング、放
電加工などの高エネルギービームを利用したドライエッ
チング方法。
【0032】b.感光性のポリイミド樹脂、エポキシ樹
脂、ベンゾサイクロブテン、アクリル樹脂を絶縁基材1
およびカバーコート3に用いるリソグラフィー。
【0033】c.ポリイミド系樹脂であるカプトン(D
u Pont社製)などを絶縁基材1およびカバーコー
ト3に用いることによって、アルカリ溶液またはヒドラ
ジン溶液によるウエットエッチングを行う化学エッチン
グ。
【0034】バンプ4は、上記のようにして、貫通孔3
aを穿設した後、貫通孔3aの底面に露出する第1導電
性配線2を電極として、第1導電性配線2より電流を供
給して、電解メッキを行うことによって、形成される。
電解メッキを施すことによって、貫通孔3a内には金属
が充填されて、導通路が形成され、さらにメッキを成長
させることによって、リベット状の接続端子であるバン
プ4が形成される。
【0035】バンプ4の材質としては、Ni,Co,
W,Mo,Au,Cu,Zn,Sn,Pb,Fe,C
d,In,Pt,Pd,Ag,Cr,Rhなどを主成分
とする電気メッキが可能な金属およびその合金の中から
適宜組み合わせて選ぶことができる。
【0036】また、バンプ4の他の形成方法として、還
元剤を使用する無電解メッキ法を利用することも可能で
ある。この場合、バンプ4の材質も無電解メッキ可能な
金属(Au,Ni,Co,Cu,Zn,Pb,Sn,F
e,Ag,Pt,In,Rhなど)およびこれらの合金
を用いることができる。
【0037】絶縁基材1の他方表面1b、すなわちバン
プ4と反対の面には、シリコーンゴムなどの弾性体5が
配設されている。弾性体5としては、シリコーンゴムの
他、フッ素ゴムなどの弾性体が使用される。ゴム弾性を
有する材料は、シート状のものを切断することにより、
あるいはスクリーン印刷法、あるいはフォトリソグラフ
法などにより、第1導電性回路板A1上または第2導電
性回路板A2上に、所定の形状にして配設し、形成され
る。
【0038】弾性体5の厚さは、被検査体の端子の高さ
のバラツキを吸収して、被検査体の端子とバンプ4との
電気的接続をより確実なものとするため、5〜1,00
0μm、好ましくは20〜500μmに設定する。
【0039】図2および図3に示される第1導電性回路
板A1の1つもしくは複数個を一つの単位として、ウエ
ハ上のICの配設に対応して、第2導電性回路板A2上
に多数個配設する。
【0040】図4および図5ならびに図7〜図9は、そ
れぞれ第1導電性回路板A1の他の実施例を示す断面図
である。以下の実施例において、図1の参照符号が付さ
れた部分は、同一または相当する部分を示す。図4に示
される実施例の第1導電性回路板A1において注目すべ
きは、弾性体5が、絶縁基材1の他方表面1bの周縁部
に形成され、面方向におけるバンプ4の形成領域の弾性
体5には、弾性体5を厚み方向に貫通する貫通孔または
貫通溝などの凹部51が穿設されている点である。図4
においては、凹部51は空洞となっているが、凹部51
内に弾性体5よりも弾性率が小さい弾性体が充填されて
いてもよく、また弾性体5は、金属板または絶縁板であ
ってもよい。このような構成によって、弾性体5のクッ
ション性が向上し、バンプ4が被検査体の端子に当接し
た際に、端子が損傷するのを防ぐことができる。
【0041】図5の実施例において注目すべきは、第2
導電性回路板A2への取り付けを容易にするため、弾性
体5の一方表面5aに金属板、絶縁板などの裏打ち11
が形成されている点である。裏打ち11の厚さは、特に
限定されないが、50〜2,000μm、好ましくは1
00〜500μmに設定する。
【0042】図6は、第1導電性回路板A1の他の実施
例を示す平面図であり、図7は、図6の断面図である。
図2および図3には、ICの接続パッドがICの周辺に
位置する例を示したが、図6および図7に示されるよう
に、ICパッドがICの中央にアレイ状に配設されたも
のに対応するように、第1導電性回路板A1を構成する
こともできる。
【0043】また、図8の実施例において注目すべき
は、カバーコート3がなく、バンプ4が絶縁基材1の厚
み方向に貫設され、絶縁基材1と弾性体5との間に第1
導電性配線2が形成されている点である。本実施例によ
れば、カバーコート3を形成する工程が省かれ、生産性
が向上するとともに、第1導電性回路板A1の薄膜化を
図り、より良いコンプライアンス特性を得ることができ
る。
【0044】さらに、図9の実施例において注目すべき
は、リード2aの第2導電性回路板A2に臨む面にも絶
縁基材1が形成され、第2導電性回路板A2に臨んで、
端子8dに当接させるためのパンプ12が形成されてい
る点である。パンプ12は、上記のバンプ4と同様にし
て、形成される。本実施例によれば、リード2aを端子
8dに半田付け、あるいは熱融着(Thermal Compressio
n)することがさらに容易となり、生産性が向上する。
【0045】2.第2導電性回路板A2について 図10〜図13は、第2導電性回路板A2の実施例を示
す断面図であり、従来のマルチチップモジュール(MC
M)基板の技術を応用することによって、図10〜図1
3に示される第2導電性回路板A2を製造することがで
きる。
【0046】MCM基板の種類は、主として、図10に
示されるMCM−D、図11に示されるMCM−C、図
12に示されるMCM−Lの3種類に分類することがで
きる。これら全てのMCMを第2導電性回路板A2とし
て利用することができる。次に、これら第2導電性回路
板A2の製造工程について説明する。
【0047】a.MCM−Dの製造工程 図14は、図10に示される第2導電性回路板A2の製
造工程を示す図である。まず、図14(a)に示される
ように、セラミック基板(AIN=CTE:4.1pp
m)、シリコン基板(CTE:3.0ppm)、ガラス
(ホウケイ酸=CTE:3.2ppm)、金属基板(4
2Alloy=CTE:4.5ppm)などの基板6上
に、第1の絶縁体層7aを形成する。絶縁層7aは、S
iO2 などのスパッタ蒸着、ダイヤモンドなどの化学蒸
着(CVD)の無機物による形成、あるいはポリイミド
樹脂やエポキシ樹脂などの有機物のスピンコーティング
またはスプレーコーティングにより形成される。なお、
上記のCTE(熱膨張率)は、熱機械分析装置(TM
A)を用いて、昇温速度2℃/分での値である(以下同
じ)。
【0048】次に、図14(b)に示されるように、配
線導体となる導電性配線8を所定の形状に、スパッタ蒸
着法あるいは無電解メッキ法などにより形成した後、図
14(c)に示されるように、上記と同様にして、第2
の絶縁層7bの形成を行う。
【0049】次に、図14(d)に示されるように、導
電性配線8の層間の導通を行うために、第2の絶縁層7
bにビアホール71を穿設する。ビアホール71の穿孔
には、高エネルギービームを利用したドライエッチング
方法として、エキシマレーザー、炭酸ガスレーザー、Y
AGレーザー、Arレーザーなどのレーザー光の他、イ
オンビームエッチング、スパッタエッチング、放電加工
などが例示される。また、有機物として感光性のポリイ
ミド樹脂、エポキシ樹脂、BCBなどを用い、紫外光の
露光およびその現像により穿孔することも可能である。
さらに、ビアホール71の壁面に導電性を付与するとと
もに、第2の導電性配線8bを形成するために、再び導
電性金属のスパッタ蒸着あるいは無電解メッキを行う。
【0050】これらの工程を必要な配線層数が得られる
まで繰り返すことによって、多層構造の第2導電性配線
が形成され、第2導電性回路板(プリント回路板)A2
を製造することができる。
【0051】b.MCM−Cの製造工程 Al2 3 (CTE:6.5ppm)、AIN(CT
E:4.1ppm)、Si/BeO(CTE:3.7)
などのセラミック粒子と、バインダーとなるポリビニル
ブチラール、ポリメチルメタクリレートなどの有機物と
を、溶剤および可塑剤とともに混合し、シート状として
乾燥させ、グリーンシート7cを作成する。導電性配線
8aを形成するために、有機物バインダーを混合した金
属粉(導電性ペーストインク)をスクリーン印刷により
グリーンシート7c上に所定の形状に形成する。
【0052】さらに、上記と同様にして、別のグリーン
シート7dを形成する。必要に応じて、導電性配線8a
の層間の導通を行うためのビアホール71をグリーンシ
ート7dにパンチングなどにより穿孔する。次に、上記
と同様にして、グリーンシート7d上に導電性配線8b
を所定の形状に形成する。このとき、ビアホール71に
も導電性ペーストインクが入り込み、層間の導通が形成
される。これらの必要数のグリーンシートを順次重ね合
わせ、高温下で焼結することによって、多層構造の第2
導電性配線が形成され、第2導電性回路板(プリント回
路板)A2を製造することができる。なお、金属粉とし
ては、Ag,Pd,Au,Cu,Ni,Mo,Wなどの
金属あるいはこれらの合金を用いることができる。
【0053】c.MCM−Lの製造工程 このMCM−Lは、通常のガラスエポキシ(CTE:1
8ppm)、BTレジン(CTE:12ppm)などの
基板材料を用いた多層基板である。最も一般的な製造工
程を説明すると、まず両面に銅箔を張り合わせたガラス
エポキシ基板7eにビアホール71を穿設する。この基
板7e全体を無電解メッキによって、ビアホール71に
導電性を付与した後、電解メッキにより、銅の厚付けメ
ッキを行い、ビアホールメッキを完成させる。
【0054】次に、フォト工程を用いて、導電性配線8
a,8bとなる部分およびビアホール71の上にエッチ
ングレジストを形成する。しかる後、Fe2 3 などを
主成分とするエッチング液にて不必要な部分の銅をエッ
チング除去する。
【0055】このような基板7eを必要な数だけ用意
し、ガラスエポキシ、BTレジンなどのプリプレグ7f
を介して配設し、熱圧着して多層基板を得る。最後に、
導電性配線8c,8dの層間の導通を取るために、ビア
ホール72とすべき位置に穿孔し、さらに無電解メッキ
および電解メッキを施すことによって、多層構造の第2
導電性配線が形成され、第2導電性回路板(プリント回
路板)A2を製造することができる。
【0056】必要に応じて、この多層基板の強度を高め
る目的で、図13に示されるように、ガラスエポキシ、
BTレジンなどのプリプレグ7fを介して、多層基板の
裏面に42−Alloyなどの金属板13を加熱圧着に
より張り合わせてもよい。
【0057】以上の第2導電性回路板A2は、被検査体
の熱膨張率と同一または近似する熱膨張率を有する多層
回路板であり、例えば被検査体がシリコンウエハ内に多
面付けされたICである場合には、第2導電性回路板A
2の熱膨張率(CTE)は、2〜50ppm、好ましく
は3〜10ppmとなるように設定する。
【0058】3.プローブ構造Pの最終組み立て 以上の如くして製造された第1導電性回路板A1と第2
導電性回路板A2とを、例えばフリップチップボンダー
(Research Devices社製) を用いて、精度良く位置合わ
せおよびエポキシ系接着剤などによる接着を行った後、
第1導電性回路板A1のリード2aを第2導電性回路板
A2にシングルポイントボンディング、ギャングボンデ
ィングなどの熱融着(Thermal Compression)、あるいは
半田リフローなどの方法により接続する。
【0059】図15は、図11に示される第2導電性回
路板A2上に図2に示される第1導電性回路板A1を接
着固定したプローブ構造Pの平面図であり、図16は、
図15のC−D線断面図である。図15および図16に
おいて、複数の第1導電性回路板A1は、第2導電性回
路板A2上のウエハ100に形成されたICに対応する
位置に固定されており、各第1導電性回路板A1のバン
プ4は、ICのパッド101に当接する。
【0060】第2導電性回路板A2上に第1導電性回路
板A1が固定されたプローブ構造Pは、さらにプリント
基板などに取り付け、配線を行い完成させる。
【0061】なお、ウエハ100のサイズが大きい場合
には、これに対応する大きいサイズの第2導電性回路板
A2を作製することが困難となることもある。この場合
には、第2導電性回路板A2を、容易に作製可能なサイ
ズのものに分割して作製した後、これらを接合ないしは
一つのプリント基板等に取り付けて一体として配線する
ことによって、サイズの大きいウエハ100に対応する
プローブ構造を製造することができる。なおこの場合、
第2導電性回路板A2上への第1導電性回路板A1の固
定は、上記分割して作製された複数の導電性回路板を連
結する前に行っても後に行ってもよい。
【0062】図17は、第2導電性回路板A2が複数に
分割して作製されたプローブ構造Pの一例を示す平面図
であり、図18は、図17のE−F線断面図である。図
17および図18の実施例においては、第2導電性回路
板A2が、4個の導電性回路板A21、A22、A23
およびA24をプリント基板Sに取り付け配線を施して
構成されており、上記各導電性回路板の上には、第1導
電性回路板A1が上記と同様の方法により接着固定され
ている。
【0063】
【発明の効果】本発明のプローブ構造によれば、バーン
インテストにおいて、熱膨張に伴うプローブ構造の接点
部と被検査体の端子との位置ずれが解消され、電気的接
続を確実に行うことができる。また、第1導電性回路板
が損傷した場合の修理、取替が容易になる。
【0064】また、第1導電性回路板と第2導電性回路
板との間に、弾性体が配設されている場合には、被検査
体の端子(例えばICのパッド)とプローブ構造の接点
部との高さのバラツキによる接続不良が解消され、コン
プライアンス特性がさらに向上し、電気的接続がより確
実なものとなる。
【0065】さらに、被検査体が、ダイシング前のウエ
ハに形成されたICである場合には、ダイシング後のI
Cチップの場合に比して、テストコストの削減、テスト
装置の小型化、テスト時間の短縮、IC製造の前工程へ
の不良原因のフィードバックによる歩留り向上、出荷の
合理化などが図られる。
【0066】さらにまた、第2導電性回路板を分割して
作製することにより、サイズの大きなプローブ構造を容
易に作製することができ、これによりサイズの大きなウ
エハに形成された多数のICを一度にテストすることが
可能となって、テストの一層の効率化が可能となる。
【図面の簡単な説明】
【図1】本発明のプローブ構造の一実施例を示す断面図
である。
【図2】第1導電性回路板A1の一実施例を示す平面図
である。
【図3】図2のA−B線断面図である。
【図4】第1導電性回路板A1の他の実施例を示す断面
図である。
【図5】第1導電性回路板A1の他の実施例を示す断面
図である。
【図6】第1導電性回路板A1の他の実施例を示す平面
図である。
【図7】図6の断面図である。
【図8】第1導電性回路板A1の他の実施例を示す断面
図である。
【図9】第1導電性回路板A1の他の実施例を示す断面
図である。
【図10】第2導電性回路板A2の一実施例を示す断面
図である。
【図11】第2導電性回路板A2の他の実施例を示す断
面図である。
【図12】第2導電性回路板A2の他の実施例を示す断
面図である。
【図13】第2導電性回路板A2の他の実施例を示す断
面図である。
【図14】図10に示される第2導電性回路板A2の製
造工程を示す断面図である。
【図15】プローブ構造Pの一例を示す平面図である。
【図16】図15のC−D線断面図である。
【図17】プローブ構造Pの他の例を示す平面図であ
る。
【図18】図17のE−F線断面図である。
【符号の説明】
1 絶縁基材(第2絶縁体) 2 第1導電性配線 3 カバーコート(第1絶縁体) 4 バンプ(接点部) 5 弾性体 8 第2導電性配線 A1 第1導電性回路板 A2 第2導電性回路板 100 ウエハ 101 パッド P プローブ構造

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 被検査体の端子に当接する接点部が第1
    絶縁体の厚み方向に貫設され、該接点部が該第1絶縁体
    と第2絶縁体との間に形成された第1導電性配線に接続
    する構造を有する第1導電性回路板と、 該第1導電性配線が該被検査体の電気特性検査を行う電
    気特性検査器に接続される第2導電性配線に接続する構
    造を有し、該被検査体の熱膨張率と同一または近似する
    第2導電性回路板とが配設され、該第1導電性回路板と
    該第2導電性回路板とが電気的に接続されていることを
    特徴とするプローブ構造。
  2. 【請求項2】 該第1導電性回路板と該第2導電性回路
    板との間に、弾性体が配設されていることを特徴とする
    請求項1記載のプローブ構造。
  3. 【請求項3】 該被検査体がダイシング前のウエハに形
    成された集積回路であることを特徴とする請求項1また
    は2記載のプローブ構造。
  4. 【請求項4】 該第2導電性回路板が、複数の導電性回
    路板が接合されあるいは一つのプリント基板に取り付け
    られて一体として配線されてなることを特徴とする請求
    項1、2または3に記載のプローブ構造。
JP5205393A 1993-06-16 1993-08-19 プローブ構造 Pending JPH0763787A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5205393A JPH0763787A (ja) 1993-06-16 1993-08-19 プローブ構造
EP94109049A EP0629867B1 (en) 1993-06-16 1994-06-13 Probe structure
DE69416200T DE69416200T2 (de) 1993-06-16 1994-06-13 Sondenkonstruktion
KR1019940013858A KR100306098B1 (ko) 1993-06-16 1994-06-16 탐색기
US08/260,992 US5576630A (en) 1993-06-16 1994-06-16 Probe structure for measuring electric characteristics of a semiconductor element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14496493 1993-06-16
JP5-144964 1993-06-16
JP5205393A JPH0763787A (ja) 1993-06-16 1993-08-19 プローブ構造

Publications (1)

Publication Number Publication Date
JPH0763787A true JPH0763787A (ja) 1995-03-10

Family

ID=26476233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5205393A Pending JPH0763787A (ja) 1993-06-16 1993-08-19 プローブ構造

Country Status (1)

Country Link
JP (1) JPH0763787A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228169A (ja) * 2000-02-21 2001-08-24 Micronics Japan Co Ltd 電気的接続装置
JP2004336062A (ja) * 1995-05-26 2004-11-25 Formfactor Inc より大きな基板にばね接触子を定置させるための接触子担体(タイル)
WO2005114228A1 (ja) * 2004-05-24 2005-12-01 Tokyo Electron Limited 積層基板及びプローブカード
JP2009503536A (ja) * 2005-08-12 2009-01-29 パイコム コーポレイション プローブカードの製造方法及びこれを行うための装置
JP2011107152A (ja) * 2011-01-05 2011-06-02 Tokyo Electron Ltd 積層基板及びプローブカード
JP2013083620A (ja) * 2011-10-12 2013-05-09 Samsung Electro-Mechanics Co Ltd プローブカード及びその製造方法
JP2013186002A (ja) * 2012-03-08 2013-09-19 Micronics Japan Co Ltd 電気的接触子

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336062A (ja) * 1995-05-26 2004-11-25 Formfactor Inc より大きな基板にばね接触子を定置させるための接触子担体(タイル)
JP2001228169A (ja) * 2000-02-21 2001-08-24 Micronics Japan Co Ltd 電気的接続装置
WO2005114228A1 (ja) * 2004-05-24 2005-12-01 Tokyo Electron Limited 積層基板及びプローブカード
JP2005337737A (ja) * 2004-05-24 2005-12-08 Tokyo Electron Ltd 積層基板及びプローブカード
US7750655B2 (en) 2004-05-24 2010-07-06 Tokyo Electron Limited Multilayer substrate and probe card
JP4727948B2 (ja) * 2004-05-24 2011-07-20 東京エレクトロン株式会社 プローブカードに用いられる積層基板
JP2009503536A (ja) * 2005-08-12 2009-01-29 パイコム コーポレイション プローブカードの製造方法及びこれを行うための装置
JP4794624B2 (ja) * 2005-08-12 2011-10-19 パイコム コーポレイション プローブカードの製造方法及び製造装置
US8117740B2 (en) 2005-08-12 2012-02-21 Phicom Corporation Method and apparatus for manufacturing a probe card
JP2011107152A (ja) * 2011-01-05 2011-06-02 Tokyo Electron Ltd 積層基板及びプローブカード
JP2013083620A (ja) * 2011-10-12 2013-05-09 Samsung Electro-Mechanics Co Ltd プローブカード及びその製造方法
JP2013186002A (ja) * 2012-03-08 2013-09-19 Micronics Japan Co Ltd 電気的接触子

Similar Documents

Publication Publication Date Title
KR100306098B1 (ko) 탐색기
US5404044A (en) Parallel process interposer (PPI)
US6580035B1 (en) Flexible adhesive membrane and electronic device employing same
JPH0220848Y2 (ja)
JP4108643B2 (ja) 配線基板及びそれを用いた半導体パッケージ
EP0460822B1 (en) Integrated circuit packaging using flexible substrate
US4472876A (en) Area-bonding tape
US8378704B2 (en) Substrate for a probe card assembly
US8405229B2 (en) Electronic package including high density interposer and circuitized substrate assembly utilizing same
US8245392B2 (en) Method of making high density interposer and electronic package utilizing same
US20120162928A1 (en) Electronic package and method of making same
EP0327399B1 (en) Method of manufacturing an uniaxially electrically conductive article
EP0171232A2 (en) Area-bonding tape
US5138429A (en) Precisely aligned lead frame using registration traces and pads
US6891360B1 (en) Plated probe structure
JPH0763787A (ja) プローブ構造
JP2715793B2 (ja) 半導体装置及びその製造方法
JPH0763786A (ja) プローブ構造
JPH09105761A (ja) プローブ構造の製造方法およびそれに用いられる回路基板
JP2005005692A (ja) 回路部品内蔵モジュールおよびその製造方法
JP3246841B2 (ja) プローブ構造
JPH06347480A (ja) プローブ構造
JP2001007236A (ja) ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法
RU2134466C1 (ru) Носитель кристалла ис
JPH1183937A (ja) 半導体装置試験用基板及び半導体装置試験方法