JP2017090067A - 検査用配線基板 - Google Patents

検査用配線基板 Download PDF

Info

Publication number
JP2017090067A
JP2017090067A JP2015216205A JP2015216205A JP2017090067A JP 2017090067 A JP2017090067 A JP 2017090067A JP 2015216205 A JP2015216205 A JP 2015216205A JP 2015216205 A JP2015216205 A JP 2015216205A JP 2017090067 A JP2017090067 A JP 2017090067A
Authority
JP
Japan
Prior art keywords
layer
inspection
plane
layers
plane layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015216205A
Other languages
English (en)
Other versions
JP6691762B2 (ja
Inventor
奈須　孝有
Takaari Nasu
孝有 奈須
健悟 谷森
Kengo Tanimori
健悟 谷森
浩太 木全
Kota Kizen
浩太 木全
光柱 金
Guangzhu Jin
光柱 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2015216205A priority Critical patent/JP6691762B2/ja
Priority to KR1020160138550A priority patent/KR101926922B1/ko
Priority to EP16195614.9A priority patent/EP3165932B1/en
Priority to TW105134917A priority patent/TWI639835B/zh
Priority to US15/340,279 priority patent/US9903887B2/en
Publication of JP2017090067A publication Critical patent/JP2017090067A/ja
Application granted granted Critical
Publication of JP6691762B2 publication Critical patent/JP6691762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Abstract

【課題】表層にある各種パッドから内層導体層までの距離が短くかつばらつきが小さいため高周波帯での検査精度を向上でき、また、熱ストレス下での複数の半導体素子の一括検査を確実にできる検査用配線基板を提供する。
【解決手段】この検査用配線基板２１は、セラミック多層基板３１の主面上に、オーガニック配線構造部４１を設けてなる。オーガニック配線構造部４１を構成する複数の内層導体層５１は、第１プレーン層Ｐ１１〜Ｐ１３と第２プレーン層Ｐ２とを含む。第１プレーン層Ｐ１１〜Ｐ１３は、同一層内にて複数エリアに分割される。第２プレーン層Ｐ２は、層内での面積が第１プレーン層Ｐ１１〜Ｐ１３よりも大きい。一部のコンデンサ接続用の接続パッド６１及び複数の検査パッド群６４毎の一部の検査パッド６２が、最外層の第１プレーン層Ｐ１１を介して電気的に接続される。
【選択図】図４

Description

本発明は、複数の半導体素子の一括検査に使用可能な検査用配線基板に関するものである。
従来、複数の半導体素子が形成されたウェハの電気検査には、プローブカードと呼ばれる試験治具が用いられる。この種のプローブカードは、多数のプローブを持つＳＴＦ（スペーストランスフォーマー）と称される検査用配線基板を備えている。このような検査用配線基板は、通常、中継基板を介してプリント配線板上に搭載されている。これを用いた電気検査では、テスタにプローブカードを電気的に接続するとともに、多数のプローブを半導体素子の接続端子に当接させる。そしてこの状態でテスタから電源供給を行い、試験に必要な各種信号を入出力させることにより、半導体素子の導通等が正常であるか否かが判断できるようになっている。
ところで、近年においては、半導体素子の電気検査の効率化を図るために、検査対象となる半導体素子（ＤＵＴ：Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）を複数個とし、それらを一括して同時に検査することが要求されている。このため、上記のようなＭｕｌｔｉ ＤＵＴでの一括検査を可能とするプローブカードが従来提案されるに至っている（例えば、特許文献１を参照）。また、このような検査を行う場合、単なる導通試験だけではなく、半導体素子が正常に機能しているか否かについての試験も行いたいという要望がある。そのため、検査用配線基板に各種電子部品を搭載することも従来提案されている。
ここで、図９に示す従来の検査用配線基板１０１は、セラミック多層基板１０２を主体としており、その主面１０３上に例えば樹脂絶縁層１０４を介して薄膜の導体層１０５が１層形成された構造を備えている。薄膜の導体層のうちの一部は、複数の検査パッドであり、それらパッドの上にはプローブが設けられる。また、薄膜の導体層１０５のうちの他のものは、コンデンサ接続用の複数の接続パッドであり、それらパッドの上にはチップコンデンサが接続される。なお、上記特許文献１における従来の検査用配線基板も、基本的にこれと同様の構造を備えている。また、図１０に示す従来の検査用配線基板１１１は、複数の樹脂絶縁層と複数の導体層とが交互に積層されたオーガニック多層配線基板１１２からなり、その主面１１３上に導体層１１４（複数の検査用パッド、複数のコンデンサ接続用の接続パッド）が形成された構造を備えている。そして、これらの検査用配線基板１０１，１１１を用いた場合、例えば、複数の電源チャンネルを設け、それぞれ電圧値の異なる駆動電源を与えて半導体素子を動作させる試験などを行うことが可能となる。
特開２０１４−２５７６１号公報
ところで、電圧値の異なる駆動電源で動作試験を行うためには、基板表層にあるコンデンサ接続用の接続パッドと、基板内層にあるパワー用のプレーン層との距離を極力短くすることが必要とされる。これに加えて、両者間の距離のばらつきを極力抑えることも必要とされる。
しかしながら、図９の検査用配線基板１０１の場合、焼成を経ることによってセラミック多層基板１０２の内部の内層導体層に反りが発生している。そのため、接続パッドからパワー用のプレーン層までの距離が基板中央部と基板外周部とで異なってしまい、距離にばらつきが生じてしまう。それゆえ、高周波帯での検査精度を十分に向上することができない。また、反りの生じた内層導体層を内部に備えるセラミック多層基板１０２は、焼成後に基板表層が研磨加工されるので、全体の厚さを薄くすることができない。さらに、セラミック多層基板１０２は焼成中に収縮するので、それだけを用いて高い寸法精度を実現することは難しく、検査可能なＤＵＴ数が制限されやすい。
また、オーガニック多層配線基板１１２からなる図１０の検査用配線基板１１１は熱に弱いことから、熱ストレスをかけた条件下での電気検査の場合、シリコンとの熱膨張係数差に起因して、プローブが半導体素子側の接続端子から位置ずれしてしまう。従って、このような条件下におけるＭｕｌｔｉ ＤＵＴでの一括検査を確実に行うことができない。さらに、図１０の検査用配線基板１１１は、剛性が低く撓みやすい性質を有している。このため、Ｍｕｌｔｉ ＤＵＴでの一括検査の際、ＤＵＴの位置によってはプローブの接触状態が悪くなるか、あるいは接触できなくなる。よって、この場合も同様に、検査を確実に行うことができない。
本発明は上記の課題に鑑みてなされたものであり、その目的は、表層にある各種パッドから内層導体層までの距離が短くかつばらつきが小さいため高周波帯での検査精度を向上することができ、また、熱ストレス下での複数の半導体素子の一括検査を確実に行うことができる検査用配線基板を提供することにある。
そして上記課題を解決するための手段（手段１）としては、複数のセラミック層と複数の導体層とが交互に積層されてなるセラミック多層基板の主面上にオーガニック配線構造部が設けられ、前記オーガニック配線構造部の表面上に、コンデンサ接続用の複数の接続パッド及び複数の検査パッドからなる半導体素子検査用の複数の検査パッド群がそれぞれ形成され、複数の半導体素子の一括検査に使用可能な配線基板であって、前記オーガニック配線構造部は、複数の樹脂絶縁層と複数の内層導体層とが交互に積層されてなるとともに、最表層が前記樹脂絶縁層により構成され、前記複数の内層導体層には、同一層内にて複数エリアに分割された状態で配置された第１プレーン層と、前記第１プレーン層とは異なる層に配置されかつ当該層内での面積が前記第１プレーン層よりも大きい第２プレーン層とが含まれ、少なくとも一部の前記接続パッド及び前記複数の検査パッド群毎の少なくとも一部の前記検査パッドが、複数層ある前記第１プレーン層のうち最外層の第１プレーン層を介して電気的に接続されていることを特徴とする検査用配線基板、がある。
従って、手段１に記載の発明によると、セラミック多層基板の主面上に多層構造のオーガニック配線構造部を設け、その配線構造部が有する複数層の第１プレーン層のうち最外層の第１プレーン層を介して、少なくとも一部の接続パッド及び複数の検査パッド群毎の少なくとも一部の検査パッドを電気的に接続している。ゆえに、セラミック多層基板の内層導体層を介して両パッドを接続した従来のものと比べて、両パッドから内層導体層までの距離を短くし、かつ距離のばらつきを小さくすることができる。このため、高周波帯での微弱電流を用いた試験の検査精度を向上することができる。また、セラミック多層基板をベースとしてその上にオーガニック配線構造部を設けた構造であることから、オーガニック多層配線基板からなる従来のものとは異なり、基板全体として耐熱性や剛性が向上する。よって、シリコンとの熱膨張係数差が小さくなり、熱ストレスをかけた条件下での電気検査の際でも、検査パッドが半導体素子側の接続端子から位置ずれしにくくなる。従って、このような条件下での一括検査を確実に行うことができる。さらに、剛性の向上によって一括検査の際でも基板が撓みにくくなり、試験対象となる半導体素子の位置の如何を問わず、検査パッド上のプローブを確実に半導体素子側の接続端子に接触させることができる。よって、この場合も同様に、一括検査を確実に行うことができる。しかも、上記従来技術の検査用配線基板に比べて、検査対象となる半導体素子の数を増やすことが可能となる。
オーガニック配線構造部の表面上の所定領域には、複数の検査パッドからなる半導体素子検査用の複数の検査パッド群がそれぞれ形成される。また、同じ表面上における異なる領域には、コンデンサ接続用の複数の接続パッドが形成される。ここで、複数の検査パッド群は、検査対象となる半導体素子の数（即ちＤＵＴ数）に対応して設けられている。検査パッド群の設置数は限定されず任意であるが、本発明の検査用配線基板では１０以上とすることが可能である。ちなみに、セラミック多層基板をベースとする従来技術の検査用配線基板の場合、一括検査可能なＤＵＴ数が最大で４個であるため、検査パッド群の設置数は通常４以下とされる。オーガニック多層配線基板からなる従来技術の検査用配線基板の場合、一括検査可能なＤＵＴ数が最大で２個であるため、検査パッド群の設置数は通常２以下とされる。
複数の検査パッドからなる複数の検査パッド群、複数の接続パッドからなる複数の接続パッド群は、オーガニック配線構造部の表面上であれば特に限定されず、任意の領域に配置されることができる。この場合において、例えば、複数の検査パッド群は、ＤＵＴ側のレイアウトを考慮して基板中央部に集約して配置されることが好ましく、複数の接続パッド群は複数の検査パッド群を取り囲むように基板外周部に配置されることが好ましい。
オーガニック配線構造部は、複数の樹脂絶縁層と複数の内層導体層とが交互に積層されてなるとともに、最表層が樹脂絶縁層により構成されている。樹脂絶縁層及び内層導体層の層数は限定されず、各々２層以上の任意の数とすればよいが、例えば各々４層以上とすることが好ましく、各々６層以上とすることがより好ましい。その理由は、樹脂絶縁層及び内層導体層の層数が多ければ、複数の電源チャンネルを設け、それぞれ電圧値の異なる駆動電源を与えて半導体素子を動作させる試験を実施するうえで好適なものとなるからである。
オーガニック配線構造部を構成する複数の樹脂絶縁層は、一般的に知られているビルドアップ方式で形成されるものではなく、絶縁樹脂フィルムを複数枚用いて積層する方式で形成される。前者の方式の場合、内層導体層がある部分とない部分とで厚さばらつきが生じやすいが、後者の方式によれば、フィルムを用いたことで厚さばらつきの解消につながる。このような絶縁樹脂フィルムとしては、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができ、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ウレタン樹脂、ビスマレイミド−トリアジン樹脂、ポリフェニレンエーテル樹脂、ポリエーテルエーテルケトン樹脂等のフィルムが例として挙げられる。これらの中でも耐熱性、強度等に優れたポリイミド樹脂からなるフィルムを選択することが好ましく、その場合には熱ストレス下でのＭｕｌｔｉ ＤＵＴ検査に適した検査用配線基板を実現しやすくなる。
また、上記の絶縁樹脂フィルムの厚さは特に限定されず任意であるが、例えば、１０μｍ以上５０μｍ以下であることが好ましい。この程度の厚さとすることにより、絶縁樹脂フィルムの剛性を維持しつつ、接続パッドから特定の内層導体層（第１プレーン層）までの距離を確実に短くすることができる。なお、この厚さが１０μｍ未満であると絶縁樹脂フィルムの剛性が低下するおそれがあり、５０μｍ超であると前記距離を短くすることが難しくなる。
オーガニック配線構造部を構成する複数の内層導体層及び表層の導体層（接続パッド、検査パッド）は、例えば、銅、ニッケル、金、スズ、銀、タングステン、コバルト、チタン、またはこれらの合金等といった導電性金属を用いて形成される。これらのなかでも、コスト性及び導電性等の観点から銅が好ましい。このような導電性金属からなる導体層は、例えば、あらかじめ絶縁樹脂フィルムに貼着されている金属箔を必要に応じてエッチング等することで形成される。この場合、具体的には、ポリイミドフィルムの片面に銅箔を貼着した銅箔付きポリイミドシートを用いることが好適である。このような材料を用いることにより、検査用配線基板の製造時間を確実に短縮することができる。
オーガニック配線構造部における複数の内層導体層には、同一層内にて複数エリアに分割された状態で配置された第１プレーン層と、第１プレーン層とは異なる層に配置されかつ当該層内での面積が第１プレーン層よりも大きい第２プレーン層とが含まれている。ここで、第１プレーン層は例えば電源電流を供給するためのパワー用のプレーン層であることが好ましく、第２プレーン層は例えばグランド用のプレーン層であることが好ましい。第１プレーン層であるパワー用のプレーン層は、オーガニック配線構造部における複数層に形成されており、それらに対して異なる電圧値の電源電流が流されてもよい。そして、このようにパワー用のプレーン層を複数層設定することで、最外層の第１プレーン層に、最も低電圧の電源電流を流すようにしてもよい。この場合、例えば半導体素子を動作させることができる最低限の電圧を与えた条件での動作試験を行うことが可能となる。また、接続パッド及び複数の検査パッド群毎の検査パッドは、最外層の第１プレーン層のうち互いに異なるエリアの部分を介して、電気的に接続されていてもよい。
本発明の検査用配線基板を具体化した実施形態のプローブカードの概略図。 実施形態のプローブカードを構成する検査用配線基板の概略平面図。 実施形態の検査用配線基板の概略断面図。 実施形態の検査用配線基板の要部拡大断面図。 実施形態の検査用配線基板の製造方法において、ポリイミドフィルムに銅箔を貼着した銅箔付きポリイミドシートを示す要部拡大断面図。 上記製造方法において、内層導体層及びビア導体の形成後の状態を示す要部拡大断面図。 上記製造方法において、オーガニック配線構造部を構成する各シート材と、セラミック配線基板とを積層する工程を示す要部拡大断面図。 上記製造方法において、積層一体化されたオーガニック配線構造部及びセラミック配線基板を示す要部拡大断面図。 セラミック多層基板を主体とする従来の検査用配線基板の概略断面図。 オーガニック多層配線基板からなる従来の別の検査用配線基板の概略断面図。
以下、本発明の検査用配線基板を具体化した実施形態のプローブカードを図１〜図８に基づき詳細に説明する。
図１に示されるように、本実施形態のプローブカード１１は、複数の半導体素子が形成されたウェハの電気検査を一括して行うための試験治具である。このプローブカード１１は、図示しないテスタに電気的に接続されるプリント配線板１２上に、中継基板１３を介してＳＴＦと称される検査用配線基板２１を搭載した構造を備えている。
図１〜図４に示されるように、本実施形態の検査用配線基板２１は、セラミック多層基板３１と、そのセラミック多層基板３１の主面３２上に設けられたオーガニック配線構造部４１とを備えている。
図３に示されるように、本実施形態のセラミック多層基板３１は、複数のセラミック層３３と複数の導体層３４とが交互に積層されてなる構造を有している。各セラミック層３３は、例えばアルミナの焼結体であり、導体層３４は、例えば、タングステン、モリブデン、または、これらの合金からなるメタライズ層である。各セラミック層３３には厚さ方向に貫通する内径６０μｍ程度の貫通孔３６が形成され、貫通孔３６内には導体層３４に接続される貫通導体３７が形成されている。さらに、このセラミック多層基板３１の主面３２上には、貫通導体３７のある位置に対応して複数の接続端子３８が設けられている。各接続端子３８は、断面円形状をなし、直径が１．０ｍｍ程度に設定されている。
図２〜図４に示されるように、本実施形態のオーガニック配線構造部４１は、複数の樹脂絶縁層４３〜４９と複数の内層導体層５１とが交互に積層された構造を有している。本実施形態の各樹脂絶縁層４３〜４９は、ポリイミドフィルムからなる絶縁層である。このポリイミドフィルム７２は、具体的に言うと、ポリイミド系の熱硬化性樹脂からなる第１層と、第１層の両面に形成されたポリイミド系の熱可塑性樹脂からなる第２層とにより構成されている。本実施形態では、第１層の厚さが１５μｍ程度に設定され、第２層の厚さが５μｍ程度に設定されている。よって、各樹脂絶縁層４３〜４９の厚さは２５μｍ程度となっている。また、本実施形態の内層導体層５１は上記ポリイミドフィルム７２に貼着された銅箔７３に由来する銅層であり、その厚さは５μｍ程度に設定されている。
各樹脂絶縁層４３〜４９にはビア孔５２が貫通形成され、これらのビア孔５２内には内層導体層５１同士を接続するビア導体５３が形成されている。各ビア孔５２は断面円形状をなし、内径が３０μｍ程度に設定されている。
図２等に示されるように、オーガニック配線構造部４１の表面４２（即ち、最表層の樹脂絶縁層４９の表面）上には、コンデンサ接続用の複数の接続パッド６１からなる複数の接続パッド群６３と、複数の検査パッド６２からなる半導体素子検査用の複数の検査パッド群６４とがそれぞれ形成されている。本実施形態では、基板中央部に４つの検査パッド群６４が集約して配置されている。検査パッド群６４を構成する複数の検査パッド６２は、直径５０μｍ程度の平面視円形状であってアレイ状に配列されている。接続パッド群６３は、複数の検査パッド群６４を取り囲むように基板外周部に配置されている。接続パッド群６３を構成する複数の接続パッド６１は、検査パッド６２よりも面積の大きい平面視矩形状であって、これらもアレイ状に配列されている。そして、図３，図４に示されるように、一対の接続パッド６１上にはチップコンデンサ６６が搭載されるようになっている。また、検査パッド６２上にはプローブ６７が立設されるようになっている。
ここで、オーガニック配線構造部４１が備える内層導体層５１についてより具体的に説明する。図４に示されるように、本実施形態の内層導体層５１には、第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３と第２プレーン層Ｐ２とが含まれている。最も内層側に位置する１層めの樹脂絶縁層４３の表面上には、第１プレーン層Ｐ１３が設けられている。２層めの樹脂絶縁層４４の表面上には、第２プレーン層Ｐ２が設けられている。３層めの樹脂絶縁層４５の表面上には、第１プレーン層Ｐ１２が設けられている。４層めの樹脂絶縁層４６の表面上には、第２プレーン層Ｐ２が設けられている。５層めの樹脂絶縁層４７の表面上には、第１プレーン層Ｐ１１が設けられている。６層めの樹脂絶縁層４８の表面上には、第２プレーン層Ｐ２が設けられている。即ち、本実施形態では、第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３と第２プレーン層Ｐ２とが交互に配置されている。
また、第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３は、図２に示されるように、同一層内にて４つのエリアに分割された状態で配置されている。これらの第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３は、各ＤＵＴに電源電流を供給するためのパワー用のプレーン層となっている。
本実施形態では、図４に示されるように、第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３は、オーガニック配線構造部４１における複数層に形成されており、それらに対して異なる電圧値の電源電流が流されるようになっている。より具体的にいうと、３つある第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３のうち、最外層の第１プレーン層Ｐ１１は、低電圧電源電流用のパワープレーン層に割り当てられている。言い換えると、この第１プレーン層Ｐ１１は、各々のＤＵＴを動作させることができる最低限の電圧を流すためのものとなっている。表面４２にある接続パッド６１及び検査パッド６２と、第１プレーン層Ｐ１１とは、ビア導体５３を介して電気的に接続されている。また、接続パッド６１及び検査パッド６２から第１プレーン層Ｐ１１までの距離は、ポリイミドフィルム７２のおよそ２層分に相当する厚さ、即ち約５０μｍ〜６０μｍになっている。なお、複数の接続パッド群６３毎の接続パッド６１及び複数の検査パッド群６４毎の検査パッド６２は、図２に示されるように、最外層の第１プレーン層Ｐ１１のうち互いに異なるエリアの部分を介して電気的に接続されている。
第１プレーン層Ｐ１２は、中電圧電源電流用のパワープレーン層に割り当てられている。表面４２にある接続パッド６１及び検査パッド６２と、第１プレーン層Ｐ１２とは、ビア導体５３を介して電気的に接続されている。また、接続パッド６１及び検査パッド６２から第１プレーン層Ｐ１２までの距離は、ポリイミドフィルム７２のおよそ４層分に相当する厚さ、即ち約１１０μｍ〜１２０μｍになっている。
最も深層にある第１プレーン層Ｐ１３は、高電圧電源電流用のパワープレーン層に割り当てられている。表面４２にある接続パッド６１及び検査パッド６２と、第１プレーン層Ｐ１３とは、ビア導体５３を介して電気的に接続されている。また、接続パッド６１及び検査パッド６２から第１プレーン層Ｐ１３までの距離は、ポリイミドフィルム７２のおよそ６層分に相当する厚さ、即ち約１７０μｍ〜１８０μｍになっている。つまり、３系統ある第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３のなかで比較すると、低電圧電源電流用のパワープレーン層に割り当てられている第１プレーン層Ｐ１１を介した導通経路が最も短くなっている。
３層ある第２プレーン層Ｐ２は、グランド用のプレーン層として割り当てられており、いずれも第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３とは異なる層に配置されている。これらの第２プレーン層Ｐ２は、基板面積のほぼ全体を占めるいわゆるベタ状のパターンであって、各層内での面積は第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３よりも大きくなっている。
次に、実施形態の検査用配線基板２１を製造する方法を説明する。ここでは、セラミック多層基板３１と、オーガニック配線構造部４１を構成する各シート材とを別個に作製する。
セラミック多層基板３１については、以下の手順で作製する。アルミナ粉末を主成分とするセラミック材料を用いてグリーンシートを複数枚形成する。そして、複数枚のグリーンシートに対して、レーザー加工、パンチング加工、ドリル加工等による孔あけを行い、所定位置に貫通孔３６を多数形成する。その後、従来周知のペースト印刷装置を用いて、各貫通孔内に導電性ペースト（例えばタングステンペースト）を充填し、未焼成の貫通導体３７を形成する。さらに、ペースト印刷装置を用いて、各グリーンシートの表面及び裏面に導電性ペーストを印刷し、未焼成の導体層３４を形成する。導電性ペーストの乾燥後、各グリーンシートを重ね合わせてシート積層方向に押圧力を付与することにより、各グリーンシートを一体化してなるセラミック積層体を形成する。次に、セラミック積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、グリーンシートのアルミナ及びペースト中のタングステンが同時焼結し、セラミック多層基板３１が形成される。このようにして得られたセラミック多層基板３１には、表面研磨加工が施される。
オーガニック配線構造部４１を構成する各シート材（パターニング済みの銅箔付きポリイミドシート７１）については、以下の手順で作製する。まず、樹脂絶縁層４３〜４９となるシート材として、厚さ２５μｍのポリイミドフィルム７２の片面に、厚さ５μｍの銅箔７３を貼着した銅箔付きポリイミドシート７１を用意する（図５参照）。この銅箔付きポリイミドシート７１に用いられているポリイミドフィルム７２は、上記のとおり、ポリイミド系の熱硬化性樹脂からなる第１層と、第１層の両面に形成されたポリイミド系の熱可塑性樹脂からなる第２層とにより構成されている。
次に、各々の銅箔付きポリイミドシート７１における所定位置にレーザー加工を施すことにより、シートを厚さ方向に貫通する複数のビア孔５２を形成する。この後、従来公知のペースト印刷装置を用いてビア孔５２内に導電性ペースト（具体的には、銀ペースト）を充填する。そして、１８０℃程度の温度で１時間加熱することにより、ビア導体５３を形成する（図６参照）。続いて、銅箔７３をサブトラクティブ法でパターニングし、それぞれ所定パターンの内層導体層５１を形成する。これらのパターニング済みの銅箔付きポリイミドシート７１は、後に樹脂絶縁層４３〜４８となるものである（図７参照）。なお、後に最表層の樹脂絶縁層４９となるパターニング済みの銅箔付きポリイミドシート７１には、複数の接続パッド群６３及び複数の検査パッド群６４に対応して、ベタ状の中間導体パターン７６がそれぞれ形成される（同じく図７参照）。
続いて、セラミック多層基板３１の主面３２上に、個別に作製された７枚のパターニング済みの銅箔付きポリイミドシート７１を重ね合せるようにして配置する。そして、２００℃〜４００℃程度の温度に加熱した状態で５ｋｇｆ／ｃｍ２〜１００ｋｇｆ／ｃｍ２程度の圧力で加圧する。その結果、樹脂絶縁層４３〜４９とセラミック多層基板３１とが圧着されて一体化する（図８参照）。この後、ベタ状の中間導体パターン７６をサブトラクティブ法にてさらに細かくエッチングする。この工程を経て複数の接続パッド６１及び複数の検査パッド６２を形成し、検査用配線基板２１を完成させる。
従って、本実施の形態によれば以下の効果を得ることができる。
（１）本実施形態の検査用配線基板２１では、セラミック多層基板３１の主面３２上に多層構造のオーガニック配線構造部４１を設けている。また、そのオーガニック配線構造部４１が有する複数層の第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３のうち最外層の第１プレーン層Ｐ１１を介して、一部の接続パッド６１及び複数の検査パッド群６４毎の一部の検査パッド６２を電気的に接続している。ゆえに、セラミック多層基板の内層導体層を介して両パッドを接続した従来のものと比べて、両パッド６１，６２から内層導体層５１までの距離を短くし、かつ距離のばらつきを小さくすることができる。このため、高周波帯での微弱電流を用いた試験の検査精度を向上することができる。ちなみに、ＡＰＵの電気検査では高周波帯の微弱電流を用いる関係上、パワー・インピーダンスを低く抑える必要があるが、上記構造の検査用配線基板２１はこのような要請に十分応じることができるものとなっている。
（２）また、セラミック多層基板３１をベースとしてその上にオーガニック配線構造部４１を設けた構造であることから、オーガニック多層配線基板のみからなる従来のものとは異なり、基板全体として耐熱性や剛性が向上する。よって、シリコンとの熱膨張係数差が小さくなり、熱ストレスをかけた条件下での電気検査の際でも、検査パッド６２上のプローブ６７が半導体素子側の接続端子から位置ずれしにくくなる。従って、このような条件下での一括検査を確実に行うことができる。さらに、剛性の向上によって一括検査の際でも基板が撓みにくくなり、試験対象となる半導体素子の位置の如何を問わず、検査パッド６２上のプローブ６７を確実に半導体素子側の接続端子に接触させることができる。よって、この場合も同様に、一括検査を確実に行うことができる。しかも、上記従来技術の検査用配線基板に比べて、検査対象となる半導体素子の数を増やすことが可能となる。
（３）本実施形態の検査用配線基板２１では、オーガニック配線構造部４１が７層の樹脂絶縁層４３〜４９と６層の内層導体層５１とを交互に積層してなるものとされている。従って、３つの電源チャンネルを設け、それぞれ電圧値の異なる駆動電源を与えて半導体素子を動作させる試験を確実に実施することができる。
（４）本実施形態の検査用配線基板２１では、オーガニック配線構造部４１を構成する複数の樹脂絶縁層４３〜４９は、一般的に知られているビルドアップ方式で形成されるものではなく、絶縁樹脂フィルムを複数枚用いて積層する方式で形成されている。従って、樹脂絶縁層４３〜４９の各層の厚さばらつきを確実に解消することができ、ひいては両パッド６１，６２から内層導体層５１までの距離のばらつきを確実に小さくすることができる。
（５）本実施形態の検査用配線基板２１の製造方法では、セラミック多層基板３１と、オーガニック配線構造部４１を構成する各シート材（パターニング済みの銅箔付きポリイミドシート７１）とをまず別個に作製しておく。そして、これらを積層一体化することにより検査用配線基板２１を製造するという手順を採用している。従ってこの方法によれば、ビルドアッププロセスを採用した場合と比較して製造のリードタイムを短縮することが可能となり、検査用配線基板２１の低コスト化、製造効率化を図ることができる。
（６）また、本実施形態の検査用配線基板２１の製造方法では、接続パッド６１及び検査パッド６２を１段階のパターニングで形成するのではなく、２段階のパターニングにより形成している。別の言い方をすると、積層圧着工程前に１段階めのエッチングを行って大まかな形状の中間導体パターン７６を形成し、積層圧着工程後に２段階めのエッチングを行って細かい接続パッド６１及び検査パッド６２を形成している。このため、積層圧着化工程における導体の変形や破損が未然に回避され、細かくて形成精度のよい接続パッド６１及び検査パッド６２を確実に形成することができ、歩留まりも向上することができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施形態では、オーガニック配線構造部４１を構成するビア導体５３を形成するにあたり、導電性ペーストとして銀ペーストを用いたが、これに限定されるものではなく、例えばタングステンペーストやニッケルペーストなどの銅以外の導電性金属を含むペーストを用いてもよい。また、ペースト印刷法以外の方法、例えばめっき法によりビア導体５３を形成してもよい。
・上記実施形態では、セラミック多層基板３１としてアルミナ焼結体からなる基板を用いたが、これに限定される訳ではなく、他の焼結体からなる基板を用いてもよい。また、このような高温焼成セラミック以外にも、ガラスセラミックのような低温焼成セラミックからなる基板を用いることもできる。この場合には、導体の形成に、銀、銅、またはこれらの合金を用いることができる。
・本実施形態では、第１プレーン層Ｐ１１，Ｐ１２，Ｐ１３としてのパワー用のプレーン層の数を３つとしたが、２つとしてもよく、あるいは４つ以上としても勿論よい。また本実施形態では、第２プレーン層Ｐ２としてのグランド用のプレーン層の間にパワー用のプレーン層を１層配置したが、必要に応じて２層以上配置するようにしてもよい。
・本実施形態ではＤＵＴ数を４としたが、４つを超える数、例えば１０以上としても勿論よい。
・本実施形態では、第２プレーン層Ｐ２が電気的に接地されているグランド用のプレーン層であったが、これに代えて、特にどの導体にも電気的に接続されていないダミーのパターンであってもよい。
・本実施形態では、内層導体層５１がパワー用のプレーン層及びグランド用のプレーン層から構成されていたが、パワー用のプレーン層及びグランド用のプレーン層に加えて、内層導体層５１が信号用の配線を含んでいてもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
（１）上記手段１において、前記接続パッド及び前記検査パッドから前記第１プレーン層である前記最外層のパワー用のプレーン層までの距離が７０μｍ以下（好ましくは６０μｍ以下）であること。
（２）上記手段１において、前記第１プレーン層よりも外層側に少なくとも１層の前記第２プレーン層が配置されていること。
（３）上記手段１において、前記第１プレーン層は、低電圧電源電流用のパワープレーン層と、中電圧電源電流用のパワープレーン層と、高電圧電源電流用のパワープレーン層とを含むこと。
（４）上記（３）において、前記低電圧電源電流用のパワープレーン層は、２層以上存在すること。
（５）上記手段１において、前記樹脂絶縁層は樹脂フィルムを用いて形成されたものであること。
（６）上記手段１において、前記樹脂絶縁層の形成に用いられる樹脂フィルムは厚さが２０μｍ〜４０μｍであること。
（７）上記手段１において、前記樹脂絶縁層の形成に用いられる樹脂フィルムはポリイミドフィルムであり、前記内層導体層は銅箔に由来する銅層であること。
（８）上記手段１において、前記接続パッドは前記検査パッドよりも面積が大きく、前記検査パッド上にはプローブが立設可能であること。
（９）上記手段１において、前記検査パッドは基板中央部に配置され、前記接続パッド群は基板外周部に配置されていること。
（１０）上記手段１において、前記オーガニック配線構造部内のビアピッチは、前記セラミック多層基板内のビアピッチよりも小さいこと。
２１…検査用配線基板
３１…セラミック多層基板
３２…主面
３３…セラミック層
３４…導体層
４１…オーガニック配線構造部
４２…表面
６１…接続パッド
６２…検査パッド
６４…検査パッド群
４３，４４，４５，４６，４７，４８，４９…樹脂絶縁層
５１…内層導体層
Ｐ１１…最外層の第１プレーン層としての最外層のパワー用のプレーン層
Ｐ１２，Ｐ１３…第１プレーン層としてのパワー用のプレーン層
Ｐ２…第２プレーン層としてのグランド用のプレーン層

Claims (4)

  1. 複数のセラミック層と複数の導体層とが交互に積層されてなるセラミック多層基板の主面上にオーガニック配線構造部が設けられ、前記オーガニック配線構造部の表面上に、コンデンサ接続用の複数の接続パッド及び複数の検査パッドからなる半導体素子検査用の複数の検査パッド群がそれぞれ形成され、複数の半導体素子の一括検査に使用可能な配線基板であって、
    前記オーガニック配線構造部は、複数の樹脂絶縁層と複数の内層導体層とが交互に積層されてなるとともに、最表層が前記樹脂絶縁層により構成され、
    前記複数の内層導体層には、同一層内にて複数エリアに分割された状態で配置された第１プレーン層と、前記第１プレーン層とは異なる層に配置されかつ当該層内での面積が前記第１プレーン層よりも大きい第２プレーン層とが含まれ、
    少なくとも一部の前記接続パッド及び前記複数の検査パッド群毎の少なくとも一部の前記検査パッドが、複数層ある前記第１プレーン層のうち最外層の第１プレーン層を介して電気的に接続されている
    ことを特徴とする検査用配線基板。
  2. 前記第１プレーン層はパワー用のプレーン層であり、前記第２プレーン層はグランド用のプレーン層であることを特徴とする請求項１に記載の検査用配線基板。
  3. 前記最外層の第１プレーン層は、複数層ある前記パワー用のプレーン層のうち最も低電圧の電源電流が流されるものであることを特徴とする請求項１または２に記載の検査用配線基板。
  4. 前記接続パッド及び前記複数の検査パッド群毎の前記検査パッドは、前記最外層の第１プレーン層のうち互いに異なるエリアの部分を介して、電気的に接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の検査用配線基板。
JP2015216205A 2015-11-03 2015-11-03 検査用配線基板 Active JP6691762B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015216205A JP6691762B2 (ja) 2015-11-03 2015-11-03 検査用配線基板
KR1020160138550A KR101926922B1 (ko) 2015-11-03 2016-10-24 검사용 배선기판
EP16195614.9A EP3165932B1 (en) 2015-11-03 2016-10-25 Wiring board for device testing
TW105134917A TWI639835B (zh) 2015-11-03 2016-10-28 檢查用配線基板
US15/340,279 US9903887B2 (en) 2015-11-03 2016-11-01 Wiring board for device testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015216205A JP6691762B2 (ja) 2015-11-03 2015-11-03 検査用配線基板

Publications (2)

Publication Number Publication Date
JP2017090067A true JP2017090067A (ja) 2017-05-25
JP6691762B2 JP6691762B2 (ja) 2020-05-13

Family

ID=57209239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015216205A Active JP6691762B2 (ja) 2015-11-03 2015-11-03 検査用配線基板

Country Status (5)

Country Link
US (1) US9903887B2 (ja)
EP (1) EP3165932B1 (ja)
JP (1) JP6691762B2 (ja)
KR (1) KR101926922B1 (ja)
TW (1) TWI639835B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012758A (ja) * 2017-06-29 2019-01-24 京セラ株式会社 回路基板およびプローブカード
JP2019016741A (ja) * 2017-07-10 2019-01-31 株式会社村田製作所 配線基板、プローブカード、及び、配線基板の製造方法
JP2019029429A (ja) * 2017-07-27 2019-02-21 京セラ株式会社 プローブカード用配線基板
KR20200026078A (ko) 2018-08-29 2020-03-10 니혼도꾸슈도교 가부시키가이샤 배선기판

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6889672B2 (ja) * 2018-02-19 2021-06-18 日本特殊陶業株式会社 検査装置用配線基板
KR102650163B1 (ko) * 2018-10-29 2024-03-21 (주)포인트엔지니어링 프로브 카드용 가이드 플레이트 및 그 제조방법 및 이를 구비한 프로브 카드
JP7198127B2 (ja) * 2019-03-20 2022-12-28 株式会社アドバンテスト インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
EP3734304A1 (en) * 2019-05-03 2020-11-04 Afore Oy Cryogenic probe station
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
US11333683B2 (en) * 2019-12-24 2022-05-17 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment
TWI719895B (zh) * 2020-05-11 2021-02-21 中華精測科技股份有限公司 陣列式薄膜探針卡及其測試模組
KR102466911B1 (ko) * 2020-09-28 2022-11-14 주식회사 디아이티 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
TWI782505B (zh) * 2021-04-27 2022-11-01 旺矽科技股份有限公司 用於探針卡之探針安裝電路板
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
TWI798027B (zh) * 2022-03-14 2023-04-01 巨擘科技股份有限公司 探針卡裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180067A (ja) * 1984-09-21 1986-04-23 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション テスト・プロ−ブ装置
JP2006084215A (ja) * 2004-09-14 2006-03-30 Micronics Japan Co Ltd 電気的接続装置
JP2007173665A (ja) * 2005-12-26 2007-07-05 Fujitsu Ltd プリント基板
WO2008105608A1 (en) * 2007-02-27 2008-09-04 Phicom Corporation Substrate structure and probe card having the same
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2279805B (en) * 1993-07-02 1997-09-17 Plessey Semiconductors Ltd Bare die testing
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP2005079144A (ja) * 2003-08-28 2005-03-24 Kyocera Corp 多層配線基板およびプローブカード
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP4613828B2 (ja) 2006-01-13 2011-01-19 パナソニック株式会社 立体回路基板およびその製造方法
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
JP4960854B2 (ja) * 2007-12-27 2012-06-27 日本特殊陶業株式会社 電子部品検査装置用配線基板
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
CN104335344B (zh) * 2012-05-28 2017-10-17 株式会社村田制作所 复合模块
JP5947647B2 (ja) 2012-07-25 2016-07-06 株式会社日本マイクロニクス プローブカード、及び検査装置
JP2014049578A (ja) 2012-08-30 2014-03-17 Ibiden Co Ltd 配線板、及び、配線板の製造方法
JP2015130391A (ja) 2014-01-07 2015-07-16 キヤノン株式会社 プリント配線板、半導体装置及び積層型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180067A (ja) * 1984-09-21 1986-04-23 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション テスト・プロ−ブ装置
JP2006084215A (ja) * 2004-09-14 2006-03-30 Micronics Japan Co Ltd 電気的接続装置
JP2007173665A (ja) * 2005-12-26 2007-07-05 Fujitsu Ltd プリント基板
WO2008105608A1 (en) * 2007-02-27 2008-09-04 Phicom Corporation Substrate structure and probe card having the same
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012758A (ja) * 2017-06-29 2019-01-24 京セラ株式会社 回路基板およびプローブカード
JP2019016741A (ja) * 2017-07-10 2019-01-31 株式会社村田製作所 配線基板、プローブカード、及び、配線基板の製造方法
JP7081090B2 (ja) 2017-07-10 2022-06-07 株式会社村田製作所 配線基板、プローブカード、及び、配線基板の製造方法
JP2019029429A (ja) * 2017-07-27 2019-02-21 京セラ株式会社 プローブカード用配線基板
KR20200026078A (ko) 2018-08-29 2020-03-10 니혼도꾸슈도교 가부시키가이샤 배선기판
US10834812B2 (en) 2018-08-29 2020-11-10 Ngk Spark Plug Co., Ltd. Wiring board

Also Published As

Publication number Publication date
KR20170052471A (ko) 2017-05-12
TW201723493A (zh) 2017-07-01
US20170122981A1 (en) 2017-05-04
EP3165932B1 (en) 2019-09-25
EP3165932A1 (en) 2017-05-10
TWI639835B (zh) 2018-11-01
US9903887B2 (en) 2018-02-27
JP6691762B2 (ja) 2020-05-13
KR101926922B1 (ko) 2018-12-07

Similar Documents

Publication Publication Date Title
JP6691762B2 (ja) 検査用配線基板
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
JP5005321B2 (ja) 半導体装置
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
JP4157589B1 (ja) プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
JP5445985B2 (ja) プローブカード及びその製造方法
KR102060951B1 (ko) 전자 부품 검사용의 다층 배선 기판
JP2012021965A (ja) プローブカードのリペア方法及びこれを利用するプローブ基板
JPWO2017057542A1 (ja) プローブカード用積層配線基板およびこれを備えるプローブカード
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
US11081436B2 (en) Component carrier with integrated strain gauge
JP2013083620A (ja) プローブカード及びその製造方法
JP2005079144A (ja) 多層配線基板およびプローブカード
JP4960854B2 (ja) 電子部品検査装置用配線基板
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
JP4774063B2 (ja) 電子部品検査用配線基板およびその製造方法
KR20010093811A (ko) 집적회로 칩 캐리어
KR20230024413A (ko) 회로 기판 및 프로브 카드
TWI271528B (en) Method of circuit electrical test
KR20220148690A (ko) 공간 변환기 및 이의 제조 방법
JP2015002263A (ja) 配線基板、多層配線基板の製造方法
JP2019096817A (ja) 配線基板およびプローブ基板
JP2009092581A (ja) 電子部品検査装置用配線基板
JP2008241524A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200413

R150 Certificate of patent or registration of utility model

Ref document number: 6691762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250