TW201723493A - 檢查用配線基板 - Google Patents

檢查用配線基板 Download PDF

Info

Publication number
TW201723493A
TW201723493A TW105134917A TW105134917A TW201723493A TW 201723493 A TW201723493 A TW 201723493A TW 105134917 A TW105134917 A TW 105134917A TW 105134917 A TW105134917 A TW 105134917A TW 201723493 A TW201723493 A TW 201723493A
Authority
TW
Taiwan
Prior art keywords
layer
inspection
layers
wiring board
planar
Prior art date
Application number
TW105134917A
Other languages
English (en)
Other versions
TWI639835B (zh
Inventor
奈須孝有
谷森健悟
木全浩太
金光柱
Original Assignee
日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業股份有限公司 filed Critical 日本特殊陶業股份有限公司
Publication of TW201723493A publication Critical patent/TW201723493A/zh
Application granted granted Critical
Publication of TWI639835B publication Critical patent/TWI639835B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供一種檢查用配線基板，其係因自位在表層的各種銲墊到內層導體層為止的距離短且偏差小而可提升在高頻帶的檢查精度，並且，可確實地實行在熱應力下的複數個半導體元件的一次性檢查。該檢查用配線基板21係在陶瓷多層基板31的主面32上設置有機配線構造部41而成。構成有機配線構造部41的複數個內層導體層51係包含第1平面層P11~P13與第2平面層P2。第1平面層P11~P13在同一層內被分割成複數個區域。第2平面層P2在層內的面積係較第1平面層P11~P13還要大。一部分之電容器連接用的連接銲墊61及複數個檢查銲墊群64的每一個的一部分之檢查銲墊62係藉由最外層的第1平面層P11電性連接。

Description

檢查用配線基板
本發明係關於一種檢查用配線基板，其可使用於複數個半導體元件的一次性檢查。
以往，於形成有複數個半導體元件之晶圓的電氣檢查，會使用被稱作探針卡的試驗治具。此種探針卡係具備具有多個探針且被稱為STF(空間轉換模組(space transformer))的檢查用配線基板。這樣的檢查用配線基板，通常，藉由中繼基板而搭載於印刷配線板上。在使用此的電氣檢查中，將探針卡與測試器電性連接，並使多個探針與半導體元件的連接端子抵接。然後在此狀態下由測試器進行電源供給，藉由使試驗上必要的各種信號輸出輸入，可判斷半導體元件的導通等是否正常。
不過，近年來，為了謀求半導體元件的電氣檢查效率化，有將會成為檢查對象的半導體元件(DUT：Device Under Test)設成複數個，且將該等總括並同時檢查的需求。因此，過去才有了可進行在如上述Multi DUT的一次性檢查之探針卡的提案(例如，參照專利文獻1)。再者，進行這種檢查的情況，不僅只是導通試驗，亦有進行針對半導體元件其是否正常地發揮功能 的試驗之要求。因此，過去亦有將各種電子零件搭載於檢查用配線基板之提案。
在此，圖9所示之習知的檢查用配線基板101，係具備以陶瓷多層基板102為主體，並於其主面103上隔介例如樹脂絕緣層104而形成有1層薄膜的導體層105之構造。薄膜的導體層中的一部分為複數個檢查銲墊，該等銲墊上設置有探針。再者，薄膜的導體層105中的其他者為電容器連接用的複數個連接銲墊，該等銲墊上連接有晶片電容器(Chip Condenser)。又，上述專利文獻1中之習知的檢查用配線基板基本上也和此具有同樣的構造。另外，圖10所示之習知的檢查用配線基板111，係具備由複數個樹脂絕緣層與複數個導體層交替積層而成之有機多層配線基板112所構成，並於其主面113上形成有導體層114(複數個檢查用銲墊、複數個電容器連接用的連接銲墊)之構造。然後，在使用這些檢查用配線基板101,111的情況，例如，可進行設置複數個電源通道，並分別賦予電壓值不同的驅動電源以使半導體元件作動之試驗等。
先前技術文獻 專利文獻
專利文獻1 日本特開2014-25761號公報
不過，為了以電壓值不同的驅動電源進行作動試驗，須盡力縮短位於基板表層的電容器連接用連接銲墊以及位於基板內層的電源用平面層之間的距離。此外，亦須盡力抑制兩者間距離的偏差。
然而，圖9之檢查用配線基板101的情況，藉由燒成而在陶瓷多層基板102內部的內層導體層發生了翹曲。因此，連接銲墊至電源用平面層為止的距離在基板中央部和基板外周部會不同，而導致距離上產生偏差。因而，無法充分地提升在高頻帶的檢查精度。又，內部具有產生了翹曲的內層導體層之陶瓷多層基板102係因為在燒成後，基板表層會被施以研磨加工，所以整體的厚度無法薄化。再者，陶瓷多層基板102會於燒成中收縮，因此，難以僅使用其來實現較高的尺寸精度，可檢查的DUT數量易受限制。
又，由有機多層配線基板112構成之圖10的檢查用配線基板111由於不耐熱，所以在施加熱應力的條件下之電氣檢查的情況，會有因與矽的熱膨脹係數差而導致探針的位置從半導體元件側的連接端子偏離。因此，無法確實地進行在這樣條件下之Multi DUT的一次性檢查。再者，圖10的檢查用配線基板111具有低剛性且易彎曲的性質。因而，在Multi DUT的一次性檢查之際，依DUT的位置，探針的接觸狀態會變差或者無法接觸。因此，在這種情況亦同樣地無法確實地進行檢查。
本發明係有鑑於上述的課題而完成，其目的在於提供一種檢查用配線基板，其由於從位於表層的 各種銲墊至內層導體層為止的距離短且偏差小，因而可提升在高頻帶的檢查精度，且，可確實地進行在熱應力下之複數個半導體元件的一次性檢查。
作為用以解決上述課題之手段(手段1)，係有一種檢查用配線基板，其係在複數個陶瓷層與複數個導體層交替積層而成的陶瓷多層基板之主面上設有有機配線構造部，在前述有機配線構造部的表面上，分別形成有由電容器連接用的複數個連接銲墊及複數個檢查銲墊所構成的半導體元件檢查用的複數個檢查銲墊群，可使用於複數個半導體元件的一次性檢查之配線基板，其特徵為：前述有機配線構造部，係複數個樹脂絕緣層與複數個內層導體層交替積層而成，且最表層係藉由前述樹脂絕緣層構成，在前述複數個內層導體層包含：以在同一層內被分割成複數個區域之狀態配置之第1平面層、及被配置於和前述第1平面層不同的層且在該層內的面積比第1平面層還大之第2平面層，至少一部分的前述連接銲墊及前述複數個檢查銲墊群的每一個的至少一部分的前述檢查銲墊，係藉由有複數層之前述第1平面層中最外層的第1平面層電性連接。
因此，根據記載於手段1的發明，在陶瓷多層基板的主面上設有多層構造的有機配線構造部，透過該配線構造部具有的複數層之第1平面層中最外層的第1平面層，將至少一部分的連接銲墊及複數個檢查銲墊群的每一個的至少一部分的檢查銲墊電性連接。故， 相較於藉由陶瓷多層基板的內層導體層連接兩銲墊之習知構成，可縮短兩銲墊至內層導體層為止的距離，且可縮小距離的偏差。因此，可提升使用了高頻帶的微弱電流的試驗的檢查精度。再者，由於是以陶瓷多層基板作為基體(base)並在其上設置有機配線構造部的構造，與由有機多層配線基板構成之習知構成不同，基板整體的耐熱性、剛性等得以提升。因此，與矽的熱膨脹係數差變小，即使是在施加熱應力的條件下進行電氣檢查時，檢查銲墊也難以從半導體元件側的連接端子偏離位置。因而，可確實地進行在這種條件下的一次性檢查。再者，因剛性的提升，於一次性檢查之際，基板也變得不易彎曲，不論會成為試驗對象之半導體元件的位置在何處，都可使檢查銲墊上的探針確實地與半導體元件側的連接端子接觸。因此，此情況亦同樣可確實地進行一次性檢查。而且，相較於上述習知技術的檢查用配線基板，可增加會成為檢查對象之半導體元件的數量。
在有機配線構造部的表面上的既定區域，分別形成有由複數個檢查銲墊構成的半導體元件檢查用的複數個檢查銲墊群。再者，在相同表面上的不同領域，形成電容器連接用的複數個連接銲墊。在此，複數個檢查銲墊群，係對應於會成為檢查對象之半導體元件的數量(亦即DUT數量)而設置。檢查銲墊群的設置數並未受到限制，可為任意數，而本發明之檢查用配線基板中可設為10個以上。順帶一提的是，在將陶瓷多層基板作為基體之習知技術的檢查用配線基板的情況，由於可一次 性檢查的DUT數量係最多4個，故檢查銲墊群的設置數通常設為4以下。有機多層配線基板構成之習知技術的檢查用配線基板的情況，由於可一次性檢查的DUT數量係最多2個，所以檢查銲墊群的設置數通常設為2以下。
由複數個檢查銲墊構成的複數個檢查銲墊群、由複數個連接銲墊構成的複數個連接銲墊群，只要在有機配線構造部的表面上的話就不特別受限，可被配置在任意的區域。在此情況，例如，複數個檢查銲墊群係以考量DUT側的布局而配置成集中在基板中央部較佳，複數個連接銲墊群係以包圍複數個檢查銲墊群的方式配置於基板外周部較佳。
有機配線構造部，係複數個樹脂絕緣層與複數個內層導體層交替積層而形成，且最表層乃藉由樹脂絕緣層構成。樹脂絕緣層及內層導體層的層數係不受限制，只要設成各自為2層以上之任意數即可，例如較佳為各自設為4層以上，更佳為各自設為6層以上。其理由是因為，若樹脂絕緣層及內層導體層的層數多，則在實施設置複數個電源通道，並分別賦予電壓值不同的驅動電源以使半導體元件作動之試驗方面是較合適的。
構成有機配線構造部的複數個樹脂絕緣層並非利用一般周知的增層(Build-Up)方式形成，而是以使用複數片絕緣樹脂薄膜來積層的方式形成。前者的方式的情況，在有內層導體層的部分與沒有內層導體層的部分容易產生厚度偏差，若根據後者的方式，由於使用了薄膜而致使厚度偏差消除。以這種絕緣樹脂薄膜而言， 可考量絕緣性、耐熱性、耐濕性等而適當地選擇，例如可列舉：環氧樹脂、聚醯亞胺樹脂、酚樹脂、氨基甲酸酯樹脂、雙馬來醯亞胺-三氮雜苯(bismaleimide triazine)樹脂、聚苯醚樹脂、聚醚醚酮樹脂等的薄膜。在該等之中選擇由耐熱性、強度等優異的聚醯亞胺樹脂構成的薄膜較佳，於該情況下容易實現適合在熱應力下的Multi DUT檢查之檢查用配線基板。
又，上述的絕緣樹脂薄膜的厚度沒有特別限制，可隨意，但較佳為例如10μm以上50μm以下。透過做成這樣程度的厚度，能一面維持絕緣樹脂薄膜的剛性，一面確實地縮短自連接銲墊至特定的內層導體層(第1平面層)為止的距離。又，此厚度若未滿10μm，則絕緣樹脂薄膜的剛性恐有減低之虞，若超過50μm則會變得難以縮短前述距離。
構成有機配線構造部之複數個內層導體層及表層的導體層(連接銲墊、檢查銲墊)係使用例如：銅、鎳、金、錫、銀、鎢、鈷、鈦，或該等的合金等的導電性金屬來形成。由成本有效性及導電性等的觀點來看，該等導電性金屬中，較佳為銅。由這種導電性金屬構成的導體層，係例如將預先貼附於絕緣樹脂薄膜的金屬箔依據需求進行蝕刻等來形成。此情況，具體言之，使用已在聚醯亞胺薄膜的單面貼附有銅箔之附有銅箔的聚醯亞胺薄片是合適的。藉由使用這樣的材料，能確實地縮短檢查用配線基板的製造時間。
有機配線構造部中的複數個內層導體層包含：以在同一層內被分割成複數個區域之狀態下配置之第1平面層、及被配置於和第1平面層不同的層且在該層內的面積比第1平面層還大之第2平面層。在此，第1平面層較佳為例如用來供給電源電流的電源用平面層，第2平面層較佳為例如接地用平面層。為第1平面層的電源用平面層亦可形成在有機配線構造部中的複數層，並對該等流通不同電壓值的電源電流。藉由像這樣設定複數層電源用平面層，可使最低電壓的電源電流流通於最外層的第1平面層。此情況，例如能在賦予可使半導體元件作動的最低限度電壓之條件下進行作動試驗。另外，連接銲墊及複數個檢查銲墊群的每一個的檢查銲墊，係可藉由最外層的第1平面層中彼此不同的區域的部分進行電性連接。
21‧‧‧檢查用配線基板
31‧‧‧陶瓷多層基板
32‧‧‧主面
33‧‧‧陶瓷層
34‧‧‧導體層
41‧‧‧有機配線構造部
42‧‧‧表面
61‧‧‧連接銲墊
62‧‧‧檢查銲墊
64‧‧‧檢查銲墊群
43、44、45、46、47、48、49‧‧‧樹脂絕緣層
51‧‧‧內層導體層
P11‧‧‧作為最外層的第1平面層之最外層的電源用平面層
P12、P13‧‧‧作為第1平面層之電源用平面層
P2‧‧‧作為第2平面層之接地用平面層
圖1係將本發明的檢查用配線基板具體化之實施形態的探針卡之示意圖。
圖2係構成實施形態的探針卡之檢查用配線基板的示意俯視圖。
圖3係實施形態的檢查用配線基板之示意剖面圖。
圖4係實施形態的檢查用配線基板之主要部分放大剖面圖。
圖5係顯示在實施形態的檢查用配線基板的製造方法中，在聚醯亞胺薄膜(polyimide film)貼附有銅箔之附 有銅箔的聚醯亞胺薄片(polyimide sheet)之主要部分放大剖面圖。
圖6係顯示在上述製造方法中，內層導體層及通路導體之形成後的狀態之主要部分放大剖面圖。
圖7係顯示在上述製造方法中，積層構成有機配線構造部的各薄片材、和陶瓷配線基板之工序的主要部分放大剖面圖。
圖8係顯示在上述製造方法中，經積層一體化之有機配線構造部及陶瓷配線基板的主要部分放大剖面圖。
圖9係以陶瓷多層基板為主體的習知檢查用配線基板的示意剖面圖。
圖10係顯示由有機多層配線基板所構成之習知的其他檢查用配線基板之示意剖面圖。
用以實施發明的形態
以下，參照圖1至圖8，詳細說明將本發明的檢查用配線基板具體化之實施形態的探針卡。
如圖1所示，本實施形態的探針卡11係用以對形成有複數個半導體元件的晶圓一起進行電氣檢查進行的試驗治具。此探針卡11係具備有在與未圖示的測試器電性連接的印刷配線板12上，隔介中繼基板13搭載有稱為STF之檢查用配線基板21的構造。
如圖1~圖4所示，本實施形態的檢查用配線基板21具備有：陶瓷多層基板31；和設置於該陶瓷多層基板31的主面32上之有機配線構造部41。
如圖3所示，本實施形態的陶瓷多層基板31具有複數個陶瓷層33和複數個導體層34交替積層而成的構造。各陶瓷層33係例如氧化鋁的燒結體，導體層34係例如由鎢、鉬、或此等的合金所構成的金屬化層。在各陶瓷層33形成有貫通於厚度方向之內徑60μm左右的貫通孔36，在貫通孔36內形成有和導體層34連接的貫通導體37。再者，在此陶瓷多層基板31的主面32上，與具有貫通導體37的位置對應地設有複數個連接端子38。各連接端子38係構成剖面呈圓形，且設定成直徑為1.0mm左右。
如圖2至圖4所示，本實施形態的有機配線構造部41係具有複數個樹脂絕緣層43~49和複數個內層導體層51交替積層而成的構造。本實施形態的各樹脂絕緣層43~49係由聚醯亞胺薄膜所構成的絕緣層。具體而言，此聚醯亞胺薄膜72係由第1層和第2層所構成，該第1層係由聚醯亞胺系熱硬化性樹脂所構成，該第2層係由形成於第1層的兩面之聚醯亞胺系熱可塑性樹脂所構成。本實施形態中，第1層的厚度設定為15μm左右，第2層的厚度設定為5μm左右。因此，各樹脂絕緣層43~49的厚度成為25μm左右。又，本實施形態的內層導體層51係由貼附於上述聚醯亞胺薄膜72的銅箔73所形成之銅層，其厚度設定為5μm左右。
於各樹脂絕緣層43~49貫通形成有通路孔52，在此等通路孔52內形成有連接內層導體層51彼此的通路導體53。各通路孔52係形成剖面呈圓形，內徑設定為30μm左右。
如圖2等所示，在有機配線構造部41的表面42(亦即，最表層的樹脂絕緣層49的表面)上，分別形成有由電容器連接用之複數個連接銲墊(pad)61構成的複數個連接銲墊群63、與由複數個檢查銲墊62構成之半導體元件檢查用的複數個檢查銲墊群64。本實施形態中，4個檢查銲墊群64係集中配置在基板中央部。構成檢查銲墊群64的複數個檢查銲墊62為直徑50μm左右且俯視下呈圓形且配列成陣列狀。連接銲墊群63係以將複數個檢查銲墊群64包圍的方式配置於基板外周部。構成連接銲墊群63的複數個連接銲墊61相較於檢查銲墊62面積更大且俯視下呈矩形，且其等亦配列成陣列狀。然後，如圖3、圖4所示，形成為一對連接銲墊61上搭載有晶片電容器66。且，形成為檢查銲墊62上豎立設置有探針67。
在此，針對有機配線構造部41所具有的內層導體層51進行更為具體地說明。如圖4所示，本實施形態的內層導體層51中包含第1平面(plane)層P11,P12,P13與第2平面層P2。在位於最內層側的第1層之樹脂絕緣層43的表面上設有第1平面層P13。在第2層之樹脂絕緣層44的表面上設有第2平面層P2。在第3層之樹脂絕緣層45的表面上設有第1平面層P12。在第4層之樹脂絕緣層46的表面上設有第2平面層P2。在第5層之樹脂絕緣層47的表面上設有第1平面層P11。在第6層之樹脂絕緣層48的表面上設有第2平面層P2。亦即，本實施形態中，第1平面層P11,P12,P13與第2平面層P2係呈交替配置。
再者，如圖2所示，第1平面層P11,P12,P13配置成以在同一層內被分割成4個區域的狀態。該等第1平面層P11,P12,P13係形成為用以供給電源電流至各DUT的電源(power)用平面層。
如圖4所示，本實施形態中，第1平面層P11,P12,P13形成於有機配線構造部41的複數層內，形成為對該等流通不同電壓值的電源電流。更具體言之，第1平面層P11,P12,P13的3層中，最外層的第1平面層P11被分配為低電壓電源電流用的電源平面層(power plain layer)。換言之，此第1平面層P11係成為用來流通可使各個DUT作動之最低限度的電壓者。位於表面42的連接銲墊61及檢查銲墊62係藉由通路導體53而與第1平面層P11電性連接。且，從連接銲墊61及檢查銲墊62至第1平面層P11為止的距離係形成為相當於大約2層聚醯亞胺薄膜72程度的厚度，亦即約50μm~60μm。又，如圖2所示，複數個連接銲墊群63的每一個的連接銲墊61及複數個檢查銲墊群64的每一個的檢查銲墊62，係藉由最外層的第1平面層P11中彼此不同的區域的部分而電性連接。
第1平面層P12被分配為中電壓電源電流用的電源平面層。位於表面42的連接銲墊61及檢查銲墊62係藉由通路導體53而與第1平面層P12電性連接。且，從連接銲墊61及檢查銲墊62至第1平面層P12為止的距離係形成為相當於大約4層聚醯亞胺薄膜72之程度的厚度，亦即約110μm~120μm。
位於最深層的第1平面層P13被分配為高電壓電源電流用的電源平面層。位於表面42的連接銲墊61及檢查銲墊62係藉由通路導體53而與第1平面層P13電性連接。且，從連接銲墊61及檢查銲墊62至第1平面層P13為止的距離係形成為相當於大約6層聚醯亞胺薄膜72之程度的厚度，亦即約170μm~180μm。也就是說，當在具有3系統之第1平面層P11,P12,P13中作比較時，則隔介著被分配為低電壓電源電流用電源平面層之第1平面層P11的導通路徑係最短。
具有3層的第2平面層P2，係被分配作為接地(ground)用的平面層，其任一者皆被配置在與第1平面層P11,P12,P13不同層。該等第2平面層P2係佔基板面積的幾乎整體即所謂的整面狀圖案，且在各層內的面積係較第1平面層P11,P12,P13還要大。
接下來，說明製造實施形態之檢查用配線基板21的方法。在此，個別製作陶瓷多層基板31以及構成有機配線構造部41的各薄片材。
針對陶瓷多層基板31，以下述的步驟來製作。使用以氧化鋁粉末作為主成分的陶瓷材料，形成複數片生胚(green sheet)。然後，透過雷射加工、衝孔加工、鑽孔加工等，對複數片生胚進行開孔，在既定位置形成多個貫通孔36。之後，使用以往周知的膏劑(paste)印刷裝置，於各貫通孔內填充導電性膏(例如鎢膏)，形成未燒成的貫通導體37。再者，使用膏劑印刷裝置，在各生胚的表面及背面印刷導電性膏，形成未燒成的導體層 34。導電性膏乾燥後，藉由將各生胚重疊並往薄片(sheet)積層方向賦予推壓力，而形成各生胚構成一體化而成之陶瓷積層體。接著，將陶瓷積層體脫脂，再以既定溫度進行既定時間燒成。其結果，生胚的氧化鋁及膏中的鎢係同時燒結，形成陶瓷多層基板31。於這樣製作所得到的陶瓷多層基板31，施以表面研磨加工。
針對構成有機配線構造部41的各薄片材(附有已圖案化之銅箔的聚醯亞胺薄片71)，以下述的步驟來製作。首先，準備在厚度25μm的聚醯亞胺薄膜72的單面貼附了厚度5μm的銅箔73之附有銅箔的聚醯亞胺薄片71(參照圖5)，作為成為樹脂絕緣層43~49的薄片材。如上所述，使用於此附有銅箔的聚醯亞胺薄片71之聚醯亞胺薄膜72係由第1層和第2層所構成，該第1層由聚醯亞胺系的熱硬化性樹脂構成，該第2層由形成於第1層的兩面之聚醯亞胺系的熱可塑性樹脂構成。
接著，藉由將在各個附有銅箔的聚醯亞胺薄片71中的既定位置施以雷射加工，形成將薄片貫通於厚度方向之複數個通路孔52。之後，使用以往公知的膏劑印刷裝置將導電性膏(具體來說，銀膏)填充至通路孔52內。然後，藉由以180℃左右的溫度加熱1小時，形成通路導體53(參照圖6)。接著，利用減去法(subtractive method)將銅箔73圖案化，分別形成既定圖案的內層導體層51。該等附有已圖案化之銅箔的聚醯亞胺薄片71係於之後成為樹脂絕緣層43~48(參照圖7)。又，與複數個連接銲墊群63及複數個檢查銲墊群64對應，於之 後成為最表層的樹脂絕緣層49之附有已圖案化之銅箔的聚醯亞胺薄片71，分別形成有整面狀的中間導體圖案76(同樣參照圖7)。
接著，在陶瓷多層基板31的主面32上，將個別製作之7片附有已圖案化之銅箔的聚醯亞胺薄片71以重疊方式配置。然後，在加熱成200℃~400℃左右的溫度的狀態下以5kgf/cm2~100kgf/cm2左右的壓力進行加壓。其結果，樹脂絕緣層43~49與陶瓷多層基板31被壓接而成一體化(參照圖8)。之後，利用減去法將整面狀的中間導體圖案76作進一步細微蝕刻。透過此工序形成複數個連接銲墊61及複數個檢查銲墊62，而完成檢查用配線基板21。
因此，根據本實施形態，可得到以下的效果。
(1)本實施形態的檢查用配線基板21中，在陶瓷多層基板31的主面32上設有多層構造的有機配線構造部41。且，透過該有機配線構造部41具有的複數層之第1平面層P11,P12,P13中最外層的第1平面層P11，將一部分的連接銲墊61及複數個檢查銲墊群64的每一個的一部分的檢查銲墊62電性連接。故，相較於藉由陶瓷多層基板的內層導體層連接兩銲墊之習知構成，可縮短兩銲墊61,62至內層導體層51為止的距離，且可縮小距離的偏差。因此，能提升使用高頻帶下之微弱電流的試驗的檢查精度。順帶一提的是，由於APU的電氣檢查中使用高頻帶的微弱電流的關係，須將電源阻抗 (Power Impedance)壓低，但上述之構造的檢查用配線基板21係已形成為能充分對應這樣的要求。
(2)又，與僅由有機多層配線基板構成的習知者不同，由於本實施形態是以陶瓷多層基板31為基體且於其上設置有機配線構造部41的構造，所以基板整體的耐熱性、剛性等得以提升。因此，與矽的熱膨脹係數差變小，即使是在施加熱應力的條件下進行電氣檢查時，檢查銲墊62上的探針67也難以從半導體元件側的連接端子偏離位置。因而，可確實地進行在這種條件下的一次性檢查。再者，因剛性的提升，於一次性檢查之際基板也變得不易彎曲，不論會成為試驗對象之半導體元件的位置在何處，都可使檢查銲墊62上的探針67確實地與半導體元件側的連接端子接觸。因此，於此情況亦同樣可確實地進行一次性檢查。而且，相較於上述習知技術的檢查用配線基板，可增加會成為檢查對象之半導體元件的數量。
(3)本實施形態的檢查用配線基板21中，有機配線構造部41為7層的樹脂絕緣層43~49與6層的內層導體層51交替積層而形成者。從而，可確實地實施設置3個電源通道，並分別賦予電壓值不同的驅動電源以使半導體元件作動的試驗。
(4)本實施形態的檢查用配線基板21中，構成有機配線構造部41的複數個樹脂絕緣層43~49，並非以一般周知的增層方式形成，而是以積層複數片絕緣樹脂薄膜的方式形成。因此，可確實地消除樹脂絕緣 層43~49各層的厚度偏差，進而可確實地縮小兩銲墊61,62至內層導體層51為止的距離偏差。
(5)本實施形態之檢查用配線基板21的製造方法中，首先，事先個別製作陶瓷多層基板31、以及構成有機配線構造部41的各薄片材(附有已圖案化之銅箔的聚醯亞胺薄片71)。然後，採用藉由將該等積層而一體化來製造檢查用配線基板21之步驟。因此，根據此方法，相較於採用了增層法(Build-Up Process)的情況，可縮短製造的前置時間，並可謀求檢查用配線基板21的低成本化，及製造效率化。
(6)又，本實施形態之檢查用配線基板21的製造方法中，並非以1階段的圖案化來形成連接銲墊61及檢查銲墊62，而是透過2階段的圖案化形成。換句話說，在積層壓接工序前進行第1階段的蝕刻以形成概略形狀的中間導體圖案76，在積層壓接工序後進行第2階段的蝕刻以形成細微的連接銲墊61及檢查銲墊62。因此，可事先避免積層壓接化工序中之導體的變形或破損，確實地形成細微且形成精度良好的連接銲墊61及檢查銲墊62，亦可提升良率。
另外，本發明之實施形態亦可作如以下的變更。
‧上述實施形態中，在形成構成有機配線構造部41的通路導體53時，雖使用銀膏作為導電性膏，但並非限定於其，亦可使用例如鎢膏或鎳膏等之銅以外的含導電性金屬的膏劑(paste)。另外，亦可使用膏劑印刷法以外的方法，例如使用鍍敷法形成通路導體53。
‧上述實施形態中，雖使用了由氧化鋁燒結體形成的基板來作為陶瓷多層基板31，但並非限定於其，也可使用由其他燒結體形成的基板。且，除此種高溫燒成陶瓷以外，也能使用由如玻璃陶瓷那樣的低溫燒成陶瓷形成的基板。在這種情況，關於導體的形成，可使用銀、銅、或該等的合金。
‧本實施形態中，雖作為第1平面層P11,P12,P13的電源用平面層的數量設為3層，但亦可為2層，或當然亦可為4層以上。又本實施形態中，雖作為第2平面層P2的接地用平面層之間配置了1層電源用平面層，但亦可視需要作2層以上的配置。
‧本實施形態中雖設DUT數量為4個，但當然亦可為超過4個以上的數量，例如10個以上。
‧本實施形態中，第2平面層P2雖為電性接地的接地用平面層，但亦能以未特別與任何導體電性連接的虛擬圖案來取代。
‧本實施形態中，雖內層導體層51係由電源用平面層及接地用平面層構成，但除了電源用平面層及接地用平面層之外，內層導體層51還可包含信號用的配線。
接著，除記載於專利請求範圍之技術思想之外，將藉由前述實施形態所掌握的技術思想列舉於下。
(1)上述手段1中，前述連接銲墊及前述檢查銲墊至前述最外層的電源用平面層為止的距離為70μm以下(較佳為60μm以下)，前述最外層是前述第1平面層。
(2)上述手段1中，在比前述第1平面層更靠外層側配置有至少1層前述第2平面層。
(3)上述手段1中，前述第1平面層係包含：低電壓電源電流用的電源平面層、中電壓電源電流用的電源平面層、及高電壓電源電流用的電源平面層。
(4)上述(3)中，前述低電壓電源電流用的電源平面層係存在2層以上。
(5)上述手段1中，前述樹脂絕緣層為使用樹脂薄膜形成者。
(6)上述手段1中，用於形成前述樹脂絕緣層的樹脂薄膜係厚度為20μm~40μm。
(7)上述手段1中，用於形成前述樹脂絕緣層的樹脂薄膜為聚醯亞胺薄膜，前述內層導體層係由銅箔所形成的銅層。
(8)上述手段1中，前述連接銲墊的面積係較前述檢查銲墊的面積還要大，可在前述檢查銲墊上豎立設置探針。
(9)上述手段1中，前述檢查銲墊配置於基板中央部，前述連接銲墊群配置於基板外周部。
(10)上述手段1中，前述有機配線構造部內的通路(via)間距係小於前述陶瓷多層基板內的通路間距。
21‧‧‧檢查用配線基板
31‧‧‧陶瓷多層基板
32‧‧‧主面
33‧‧‧陶瓷層
34‧‧‧導體層
36‧‧‧貫通孔
37‧‧‧貫通導體
38‧‧‧連接端子
41‧‧‧有機配線構造部
42‧‧‧表面
43、44、45、46、47、48、49‧‧‧樹脂絕緣層
51‧‧‧內層導體層
52‧‧‧通路孔
53‧‧‧通路導體
61‧‧‧連接銲墊
62‧‧‧檢查銲墊
63‧‧‧連接銲墊群
64‧‧‧檢查銲墊群
66‧‧‧晶片電容器
67‧‧‧探針
P11‧‧‧作為最外層的第1平面層之最外層的電源用平面層
P12、P13‧‧‧作為第1平面層之電源用平面層
P2‧‧‧作為第2平面層之接地用平面層

Claims (4)

  1. 一種檢查用配線基板，其係在複數個陶瓷層與複數個導體層交替積層而成的陶瓷多層基板之主面上設有有機配線構造部，在前述有機配線構造部的表面上，分別形成有由電容器連接用的複數個連接銲墊及複數個檢查銲墊所構成的半導體元件檢查用的複數個檢查銲墊群，可使用於複數個半導體元件的一次性檢查之配線基板，其特徵為：前述有機配線構造部，係複數個樹脂絕緣層與複數個內層導體層交替積層而成，且最表層係藉由前述樹脂絕緣層構成，在前述複數個內層導體層包含：以在同一層內被分割成複數個區域之狀態配置之第1平面層、及被配置於和前述第1平面層不同的層且在該層內的面積比第1平面層還大之第2平面層，至少一部分的前述連接銲墊及前述複數個檢查銲墊群的每一個的至少一部分的前述檢查銲墊，係藉由有複數層之前述第1平面層中最外層的第1平面層電性連接。
  2. 如請求項1之檢查用配線基板，其中前述第1平面層為電源用平面層，前述第2平面層為接地用平面層。
  3. 如請求項1或2之檢查用配線基板，其中前述最外層的第1平面層係在有複數層的前述電源用平面層中流通最低電壓的電源電流。
  4. 如請求項1至3中任一項之檢查用配線基板，其中前述連接銲墊及前述複數個檢查銲墊群的每一個的前述檢查銲墊，係藉由前述最外層的第1平面層中彼此不同的區域的部分電性連接。
TW105134917A 2015-11-03 2016-10-28 檢查用配線基板 TWI639835B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-216205 2015-11-03
JP2015216205A JP6691762B2 (ja) 2015-11-03 2015-11-03 検査用配線基板

Publications (2)

Publication Number Publication Date
TW201723493A true TW201723493A (zh) 2017-07-01
TWI639835B TWI639835B (zh) 2018-11-01

Family

ID=57209239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134917A TWI639835B (zh) 2015-11-03 2016-10-28 檢查用配線基板

Country Status (5)

Country Link
US (1) US9903887B2 (zh)
EP (1) EP3165932B1 (zh)
JP (1) JP6691762B2 (zh)
KR (1) KR101926922B1 (zh)
TW (1) TWI639835B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111103445A (zh) * 2018-10-29 2020-05-05 普因特工程有限公司 探针卡用导板及其制造方法、以及具备其的探针卡
TWI719895B (zh) * 2020-05-11 2021-02-21 中華精測科技股份有限公司 陣列式薄膜探針卡及其測試模組
TWI749359B (zh) * 2018-08-29 2021-12-11 日商日本特殊陶業股份有限公司 配線基板
TWI782505B (zh) * 2021-04-27 2022-11-01 旺矽科技股份有限公司 用於探針卡之探針安裝電路板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6847780B2 (ja) * 2017-06-29 2021-03-24 京セラ株式会社 回路基板およびプローブカード
JP7081090B2 (ja) * 2017-07-10 2022-06-07 株式会社村田製作所 配線基板、プローブカード、及び、配線基板の製造方法
JP6863852B2 (ja) * 2017-07-27 2021-04-21 京セラ株式会社 プローブカード用配線基板
JP6889672B2 (ja) * 2018-02-19 2021-06-18 日本特殊陶業株式会社 検査装置用配線基板
JP7198127B2 (ja) * 2019-03-20 2022-12-28 株式会社アドバンテスト インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
EP3734304A1 (en) * 2019-05-03 2020-11-04 Afore Oy Cryogenic probe station
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
US11333683B2 (en) * 2019-12-24 2022-05-17 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment
KR102466911B1 (ko) * 2020-09-28 2022-11-14 주식회사 디아이티 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
TWI798027B (zh) * 2022-03-14 2023-04-01 巨擘科技股份有限公司 探針卡裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180067A (ja) * 1984-09-21 1986-04-23 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション テスト・プロ−ブ装置
GB2279805B (en) * 1993-07-02 1997-09-17 Plessey Semiconductors Ltd Bare die testing
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP2005079144A (ja) * 2003-08-28 2005-03-24 Kyocera Corp 多層配線基板およびプローブカード
JP4439360B2 (ja) * 2004-09-14 2010-03-24 株式会社日本マイクロニクス 電気的接続装置
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP4689461B2 (ja) * 2005-12-26 2011-05-25 富士通株式会社 プリント基板
JP4613828B2 (ja) 2006-01-13 2011-01-19 パナソニック株式会社 立体回路基板およびその製造方法
KR100748393B1 (ko) * 2007-02-27 2007-08-10 주식회사 파이컴 기판 구조물 및 이를 갖는 프로브 카드
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
JP5265183B2 (ja) * 2007-12-14 2013-08-14 新光電気工業株式会社 半導体装置
JP4960854B2 (ja) * 2007-12-27 2012-06-27 日本特殊陶業株式会社 電子部品検査装置用配線基板
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
JP5900616B2 (ja) * 2012-05-28 2016-04-06 株式会社村田製作所 複合モジュール
JP5947647B2 (ja) 2012-07-25 2016-07-06 株式会社日本マイクロニクス プローブカード、及び検査装置
JP2014049578A (ja) 2012-08-30 2014-03-17 Ibiden Co Ltd 配線板、及び、配線板の製造方法
JP2015130391A (ja) 2014-01-07 2015-07-16 キヤノン株式会社 プリント配線板、半導体装置及び積層型半導体装置
JP6304263B2 (ja) * 2014-01-17 2018-04-04 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749359B (zh) * 2018-08-29 2021-12-11 日商日本特殊陶業股份有限公司 配線基板
CN111103445A (zh) * 2018-10-29 2020-05-05 普因特工程有限公司 探针卡用导板及其制造方法、以及具备其的探针卡
TWI719895B (zh) * 2020-05-11 2021-02-21 中華精測科技股份有限公司 陣列式薄膜探針卡及其測試模組
TWI782505B (zh) * 2021-04-27 2022-11-01 旺矽科技股份有限公司 用於探針卡之探針安裝電路板

Also Published As

Publication number Publication date
US20170122981A1 (en) 2017-05-04
JP6691762B2 (ja) 2020-05-13
EP3165932B1 (en) 2019-09-25
TWI639835B (zh) 2018-11-01
KR20170052471A (ko) 2017-05-12
US9903887B2 (en) 2018-02-27
EP3165932A1 (en) 2017-05-10
JP2017090067A (ja) 2017-05-25
KR101926922B1 (ko) 2018-12-07

Similar Documents

Publication Publication Date Title
TWI639835B (zh) 檢查用配線基板
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
JP5005321B2 (ja) 半導体装置
JP5445985B2 (ja) プローブカード及びその製造方法
TW201346269A (zh) 用於探針卡之空間變換器及其製造方法
TWI658754B (zh) 電子零件檢查用之多層配線基板
JP2012021965A (ja) プローブカードのリペア方法及びこれを利用するプローブ基板
JP2013083620A (ja) プローブカード及びその製造方法
US11081436B2 (en) Component carrier with integrated strain gauge
JP6099902B2 (ja) 配線基板の製造方法
KR101568054B1 (ko) 전자부품 검사장치용 배선기판 및 그 제조방법
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JP2012198190A5 (zh)
JP2015002226A (ja) 多層配線基板及びその製造方法
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
KR20230024413A (ko) 회로 기판 및 프로브 카드
KR20220148690A (ko) 공간 변환기 및 이의 제조 방법
JP2019096817A (ja) 配線基板およびプローブ基板
JP2015002263A (ja) 配線基板、多層配線基板の製造方法
JP2008010452A (ja) 部品内蔵基板の検査方法、部品内蔵基板の製造方法、部品内蔵基板検査用治具および部品内蔵基板の検査システム