JP2019029429A - プローブカード用配線基板 - Google Patents
プローブカード用配線基板 Download PDFInfo
- Publication number
- JP2019029429A JP2019029429A JP2017145277A JP2017145277A JP2019029429A JP 2019029429 A JP2019029429 A JP 2019029429A JP 2017145277 A JP2017145277 A JP 2017145277A JP 2017145277 A JP2017145277 A JP 2017145277A JP 2019029429 A JP2019029429 A JP 2019029429A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- layer
- signal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
積層された複数の絶縁層と、
前記絶縁層の層間に設けられた複数の配線層と、
前記絶縁層を貫いて前記複数の配線層同士を電気的に接続する貫通導体と、
を備え、
前記積層された複数の絶縁層のうち最上層の上面には、複数の半導体素子における所定数の入出力端子と各々接続される当該所定数の電極が設けられ、
前記所定数の電極は、前記上面に対して平面視で前記複数の半導体素子の各々に応じた個別接続領域ごとに、電力の供給に係る複数の電源電極の配置領域を信号の伝送に係る複数の信号電極の配置領域が包囲する配列パターンでそれぞれ配置されており、
前記信号電極は、前記複数の配線層に設けられた配線及び前記貫通導体のうち一部による伝送経路を介して、前記積層された複数の絶縁層のうち最下層の下面における再配置位置にそれぞれ接続され、
前記複数の配線層のうち一部は、前記電源電極と接続される所定の電圧面が設けられた電圧接続配線層であり、
当該電圧接続配線層では、平面視で投影される前記再配置位置へ前記伝送経路が移動済みの範囲を介して前記電源電極と前記所定の電圧面とが接続され、
前記電圧接続配線層のうち、少なくとも前記最上層に最も近い配線層では、前記配線は、平面視で投影される前記電源電極の配置領域の外側に設けられている
ことを特徴とするプローブカード用配線基板である。
前記個別接続領域は、方形状であり、
前記電圧接続配線層では、前記信号電極による前記包囲のうち少なくとも一辺で前記伝送経路が前記移動済みである
ことを特徴としている。
複数の前記個別接続領域は、二次元マトリックス状に配列され、
当該二次元マトリックス状の配列の四隅にある前記個別接続領域の前記信号電極に係る前記伝送経路は、前記電圧接続配線層では、前記信号電極による前記包囲のうち少なくとも他の前記個別接続領域と隣り合わない2辺で前記移動済みである
ことを特徴としている。
前記複数の配線層のうち一部には、接地面が設けられ、
前記電源電極の配置領域には、前記接地面に接続される接地電極が併せて設けられ、
前記接地電極は、前記電圧接続配線層とは異なる配線層で前記接地面に接続される
ことを特徴としている。
前記接地電極が前記接地面に接続される配線層のうち、少なくとも前記最上層に最も近い配線層では、前記配線は、平面視で投影される前記電源電極の配置領域の外側に設けられていることを特徴としている。
前記接地面と前記所定の電圧面とは、前記配線層に交互に設けられていることを特徴としている。
前記再配置位置は、前記個別接続領域外に設けられていることを特徴としている。
複数の前記個別接続領域は、各々方形状であり、二次元マトリックス状に配列され、
前記電圧接続配線層では、前記配線は、隣り合う前記個別接続領域間で前記二次元マトリックス状の配列の外周を垂直に横切るように設けられている
ことを特徴としている。
[第1実施形態]
図1は、本発明のプローブカード用配線基板の第1実施形態である配線基板1の断面構造の一部を示す断面図である。また、図2は、配線基板1と検査対象の半導体チップ(DUT)との接続面となる絶縁層(第1層I1)の表面に設けられた電極パッドの配置を示す平面図である。図3は、接続面とは反対側となる絶縁層(第8層I8)の裏面における電極パッドの配置を説明する底面図である。
配線層L2、すなわち、第1層I1と第2層I2との間(図4)及び配線層L3、すなわち、第2層I2と第3層I3との間(図5)では、接続領域100の四隅をなす4つの個別接続エリア110a〜110dで電力供給パッドをそれぞれ包囲するシグナルパッド111aのうち、他の個別接続エリア110a〜110dと隣り合わない側の2辺(少なくとも1辺)に属するものに係る信号の伝送経路は、個別接続エリア110a〜110d外へシグナル線115が引き出されることで、平面視で投影されるシグナルパッド111aの位置117aから異なる位置へ信号の伝送経路が移動する。シグナル線115は、ここでは、平面視正方形の配線基板1(第2層I2)の対角線に近い位置へと優先的に引き出される。
このように、シグナル線115が各配置領域内の複数の電力供給経路117bを分断せず、まとめて電源電圧面113や接地面112と広い接続幅で接続させる配線を行うことで、電源配線の経路をより適切に確保することができる。これにより、電力供給に係る抵抗やインダクタンスの増大が抑えられる。プローブカードにこの配線基板1を用いることで、ウエハー上の半導体チップの検査速度を維持し、かつ検査精度を適切に保ち、より安定して適正な検査を行うことができる。
このように、方形状の個別接続エリア110a〜110dを有する半導体チップを接続する場合に、電源電圧パッド111bを包囲するシグナルパッド111aに係る伝送経路が辺単位で引き出して移動済みとすることで、容易に適切な接続幅を確保することができる。したがって、安定して適切な電源配線の経路を確保することができる。
二次元マトリックス状に個別接続エリア110a〜110dが配置されている場合、個別接続エリア110a〜110dに面しない2辺の側のシグナルパッド111aに係る伝送経路は、まとめて同時に引き出すことが可能となり、少ない配線層L2、L3で一度にまとまった幅で包囲を途切れさせることが可能となるので、可能な限り上層の配線層L4において効率よく確保された接続幅で電源電圧パッド111b(電力供給経路117b)と電源電圧面113とが接続される。すなわち、必要以上に配線基板1を厚くする必要がなく、また、電源電圧面113との接続面を下層とする(配線層L1から離隔させる)ことによって接続面(配線層L1)と電源電圧面113との距離が長くなって電気抵抗やインダクタンスが増大するのを抑えることができる。
このように、電源電圧面113及び接地面112に対して互いに異なる面で電源電圧パッド111bや接地パッド111cが接続されることで、効率よく適切な電気抵抗やインダクタンスで安定した電力供給を行うことができる。
このように、電源電圧パッド111bと電源電圧面113との接続面と同様に接地パッド111c(電力供給経路117c)の接地面112との接続幅を広く確保するようにシグナル線115を設けることで、接地の経路についてもインダクタンスなどを低下させることが可能となり、安定した電力供給につながる。
このようなシグナル線115の引き出し方向とすることで、多くのシグナル線115を効率よくかつ電源電圧パッド111b(電力供給経路117b)と電源電圧面113との接続に係る接続幅を適切に確保して、安定した電力供給を可能とすることができる。
次に、第2実施形態の配線基板1aについて説明する。
第2実施形態の配線基板1aでは、3×3の9個の半導体チップ(DUT)と同時に接続可能とされる。
ここでは、配線層L1の中央に設けられた接続領域100a内には、個別接続エリア110a〜110iが3×3の二次元マトリックス状に配置されている。
このように、一度に検査対象とする半導体チップを4つよりも増やしても対応することが可能となるので、検査精度を適切に保ちつつ検査速度の向上を図ることができる。
例えば、上記実施の形態では、各個別接続エリア110a〜110dにおけるシグナルパッド111aの配置が等方的であるとしたが、個別接続エリア110a〜110dの各辺に沿った配列について配列数が異なっていてもよい。この場合、他の個別接続エリア110a〜110dに面しない2辺に沿った配列数が異なる場合、1辺に沿ったシグナルパッド111aに係る伝送経路を先に移動させてもよいが、2辺に沿ったシグナルパッド111aに係る伝送経路の移動を同一の配線層で終了させるようにしても良い。前者の方がより上層で電源電圧パッド111bや接地パッド111cを電源電圧面や接地面に接続できるが、後者の方がより広い接続幅での接続が可能になる。
また、上記実施の形態では、中線M1、M2からの所定角度範囲±αの起点として、接続領域100と中線M1、M2との交点を挙げて説明したが、接続領域100の内部(境界を含む)の点であれば、例えば、接続領域100の中心点などであってもよい。
その他、上記実施の形態で示した構成、構造や配線パターンなどの具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
100、100a 接続領域
110a〜110i 個別接続エリア
111 電極パッド
111a シグナルパッド
111b 電源電圧パッド
111c 接地パッド
112 接地面
113 電源電圧面
114a シグナル出力パッド
114b 電源電圧出力パッド
114c 接地出力パッド
115 シグナル線
116 スルービア
116b 電源電圧用スルービア
116c 接地用スルービア
117b、117c 電力供給経路
Claims (8)
- 積層された複数の絶縁層と、
前記絶縁層の層間に設けられた複数の配線層と、
前記絶縁層を貫いて前記複数の配線層同士を電気的に接続する貫通導体と、
を備え、
前記積層された複数の絶縁層のうち最上層の上面には、複数の半導体素子における所定数の入出力端子と各々接続される当該所定数の電極が設けられ、
前記所定数の電極は、前記上面に対して平面視で前記複数の半導体素子の各々に応じた個別接続領域ごとに、電力の供給に係る複数の電源電極の配置領域を信号の伝送に係る複数の信号電極の配置領域が包囲する配列パターンでそれぞれ配置されており、
前記信号電極は、前記複数の配線層に設けられた配線及び前記貫通導体のうち一部による伝送経路を介して、前記積層された複数の絶縁層のうち最下層の下面における再配置位置にそれぞれ接続され、
前記複数の配線層のうち一部は、前記電源電極と接続される所定の電圧面が設けられた電圧接続配線層であり、
当該電圧接続配線層では、平面視で投影される前記再配置位置へ前記伝送経路が移動済みの範囲を介して前記電源電極と前記所定の電圧面とが接続され、
前記電圧接続配線層のうち、少なくとも前記最上層に最も近い配線層では、前記配線は、平面視で投影される前記電源電極の配置領域の外側に設けられている
ことを特徴とするプローブカード用配線基板。 - 前記個別接続領域は、方形状であり、
前記電圧接続配線層では、前記信号電極による前記包囲のうち少なくとも一辺で前記伝送経路が前記移動済みである
ことを特徴とする請求項1記載のプローブカード用配線基板。 - 複数の前記個別接続領域は、二次元マトリックス状に配列され、
当該二次元マトリックス状の配列の四隅にある前記個別接続領域の前記信号電極に係る前記伝送経路は、前記電圧接続配線層では、前記信号電極による前記包囲のうち少なくとも他の前記個別接続領域と隣り合わない2辺で前記移動済みである
ことを特徴とする請求項2記載のプローブカード用配線基板。 - 前記複数の配線層のうち一部には、接地面が設けられ、
前記電源電極の配置領域には、前記接地面に接続される接地電極が併せて設けられ、
前記接地電極は、前記電圧接続配線層とは異なる配線層で前記接地面に接続される
ことを特徴とする請求項1〜3のいずれか一項に記載のプローブカード用配線基板。 - 前記接地電極が前記接地面に接続される配線層のうち、少なくとも前記最上層に最も近い配線層では、前記配線は、平面視で投影される前記電源電極の配置領域の外側に設けられていることを特徴とする請求項4記載のプローブカード用配線基板。
- 前記接地面と前記所定の電圧面とは、前記配線層に交互に設けられていることを特徴とする請求項4又は5記載のプローブカード用配線基板。
- 前記再配置位置は、前記個別接続領域外に設けられていることを特徴とする請求項1〜6のいずれか一項に記載のプローブカード用配線基板。
- 複数の前記個別接続領域は、各々方形状であり、二次元マトリックス状に配列され、
前記電圧接続配線層では、前記配線は、隣り合う前記個別接続領域間で前記二次元マトリックス状の配列の外周を垂直に横切るように設けられている
ことを特徴とする請求項7記載のプローブカード用配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145277A JP6863852B2 (ja) | 2017-07-27 | 2017-07-27 | プローブカード用配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145277A JP6863852B2 (ja) | 2017-07-27 | 2017-07-27 | プローブカード用配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019029429A true JP2019029429A (ja) | 2019-02-21 |
JP6863852B2 JP6863852B2 (ja) | 2021-04-21 |
Family
ID=65476414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017145277A Active JP6863852B2 (ja) | 2017-07-27 | 2017-07-27 | プローブカード用配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6863852B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130978A (ja) * | 2012-12-30 | 2014-07-10 | Kyocer Slc Technologies Corp | プローブカード用配線基板 |
JP2017090067A (ja) * | 2015-11-03 | 2017-05-25 | 日本特殊陶業株式会社 | 検査用配線基板 |
-
2017
- 2017-07-27 JP JP2017145277A patent/JP6863852B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130978A (ja) * | 2012-12-30 | 2014-07-10 | Kyocer Slc Technologies Corp | プローブカード用配線基板 |
JP2017090067A (ja) * | 2015-11-03 | 2017-05-25 | 日本特殊陶業株式会社 | 検査用配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP6863852B2 (ja) | 2021-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003007750A (ja) | 半導体装置 | |
US7985927B2 (en) | Ceramic substrate grid structure for the creation of virtual coax arrangement | |
US7741716B1 (en) | Integrated circuit bond pad structures | |
KR101860735B1 (ko) | 배선 기판 | |
WO2018216505A1 (ja) | 配線基板 | |
US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
JP2012234931A (ja) | 半導体装置、半導体装置の設計方法、半導体装置設計装置、及びプログラム | |
JP7232305B2 (ja) | ウェーハテスト用プローブカード | |
CN110740563A (zh) | 布线基板 | |
CN104465567B (zh) | 芯片封装结构及其制备方法 | |
JPH084119B2 (ja) | 電子パッケージのための配線基板 | |
JP2020520559A (ja) | 低クロストークの垂直接続インターフェース | |
TWI432732B (zh) | 用於電子組件檢驗裝置之配線基板 | |
JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
JP6863852B2 (ja) | プローブカード用配線基板 | |
KR20100134229A (ko) | 반도체 패키지 | |
KR20140028209A (ko) | 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법 | |
US6885208B2 (en) | Semiconductor device and test device for same | |
CN106549001A (zh) | 具有再分布焊盘的半导体装置 | |
JP6817906B2 (ja) | 配線基板 | |
JP6938278B2 (ja) | 配線基板 | |
JP5955216B2 (ja) | プローブカード用配線基板 | |
JP6924654B2 (ja) | 配線基板 | |
JP6436738B2 (ja) | プリント配線板、半導体装置及びプリント回路板 | |
KR20240084918A (ko) | 임피던스 캘리브레이터를 가진 레퍼런스 전압층을 포함하는 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6863852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |