JPH084119B2 - 電子パッケージのための配線基板 - Google Patents
電子パッケージのための配線基板Info
- Publication number
- JPH084119B2 JPH084119B2 JP5213807A JP21380793A JPH084119B2 JP H084119 B2 JPH084119 B2 JP H084119B2 JP 5213807 A JP5213807 A JP 5213807A JP 21380793 A JP21380793 A JP 21380793A JP H084119 B2 JPH084119 B2 JP H084119B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- power
- signal
- insulating material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般に電子装置の中で
も特に半導体装置のパッケージのための配線基板に関
し、特に、こうした装置を通じて、複数の電力供給レベ
ルを伝達するパワー導体及び信号導体の配線基板に関す
る。
も特に半導体装置のパッケージのための配線基板に関
し、特に、こうした装置を通じて、複数の電力供給レベ
ルを伝達するパワー導体及び信号導体の配線基板に関す
る。
【０００２】
【従来の技術】電子装置のパッケージングにおいて、能
動信号の変換素子、主に半導体は、アクセス可能性及び
熱伝導を考慮して配置され、全体的な相互接続配線構造
により支持される。すなわち、半導体チップなどの能動
素子が改良される場合、通常、相対配置及び信号伝送特
性を最適化するように配線構造を変更することが必要で
あり、それにより改良の効果が最大化されなければなら
ない。現状の配線構造は、高密度並びに信号処理の複雑
化に直面しており、大規模的に自動化設計された製品、
及び多大の投資にもとづいている。配線構造の変更は困
難且つ高価であり、できるだけ多くの能動素子またはチ
ップの現実的な改良及び再構成を通じて、配線構造を保
持することが望ましい。
動信号の変換素子、主に半導体は、アクセス可能性及び
熱伝導を考慮して配置され、全体的な相互接続配線構造
により支持される。すなわち、半導体チップなどの能動
素子が改良される場合、通常、相対配置及び信号伝送特
性を最適化するように配線構造を変更することが必要で
あり、それにより改良の効果が最大化されなければなら
ない。現状の配線構造は、高密度並びに信号処理の複雑
化に直面しており、大規模的に自動化設計された製品、
及び多大の投資にもとづいている。配線構造の変更は困
難且つ高価であり、できるだけ多くの能動素子またはチ
ップの現実的な改良及び再構成を通じて、配線構造を保
持することが望ましい。
【０００３】従来の高性能な配線構造では、一般的に、
その並列インピーダンスが制御可能な導体から成る直交
するｘ方向及びｙ方向の配線面が重ねられ、各面は配線
面間の接地面に電気的に基準化される。相互接続はバイ
アと称される垂直方向或いはｚ方向に周期的に配置され
る導体により達成される。このタイプの配線構造は、米
国特許第４６８５０３３号に示されている。こうした配
線構造では、大きな配線の再構成を伴わずに、能動素子
に対する追加電力レベルの要求を受入れる改良は困難で
ある。
その並列インピーダンスが制御可能な導体から成る直交
するｘ方向及びｙ方向の配線面が重ねられ、各面は配線
面間の接地面に電気的に基準化される。相互接続はバイ
アと称される垂直方向或いはｚ方向に周期的に配置され
る導体により達成される。このタイプの配線構造は、米
国特許第４６８５０３３号に示されている。こうした配
線構造では、大きな配線の再構成を伴わずに、能動素子
に対する追加電力レベルの要求を受入れる改良は困難で
ある。
【０００４】従来、技術的ないくつかの制限を解決しよ
うとする試みが成されてきた。
うとする試みが成されてきた。
【０００５】中間配線パッケージは、全体的配線構造と
能動素子またはチップのサブセットとの間の局所的な配
線を構成するために使用される。
能動素子またはチップのサブセットとの間の局所的な配
線を構成するために使用される。
【０００６】中間相互接続部材は米国特許第４８５９８
０６号で示されており、ここではｘ方向及びｙ方向の導
体面が接地面の上下に配置され、ｚ方向のバイアを通じ
て相互に接続される。
０６号で示されており、ここではｘ方向及びｙ方向の導
体面が接地面の上下に配置され、ｚ方向のバイアを通じ
て相互に接続される。
【０００７】米国特許第４８５５５３７号に示される薄
膜モジュラ（ＴＦＭ）配線パッケージングは、付着技術
により生成される小領域の超精密導体幅及び薄膜絶縁材
料を含み、これはメッシュまたはグリッド状の接地面を
使用し、メッシュ部材の幅が信号伝搬に都合よく変更さ
れる。
膜モジュラ（ＴＦＭ）配線パッケージングは、付着技術
により生成される小領域の超精密導体幅及び薄膜絶縁材
料を含み、これはメッシュまたはグリッド状の接地面を
使用し、メッシュ部材の幅が信号伝搬に都合よく変更さ
れる。
【０００８】ＤＥ２９０９１６７では、グランド・グリ
ッド或いはメッシュを使用して、信号配線をメッシュの
開口を通過させて信号配線間のクロス・トークが低減さ
れる。
ッド或いはメッシュを使用して、信号配線をメッシュの
開口を通過させて信号配線間のクロス・トークが低減さ
れる。
【０００９】配線技術は半導体タイプのベース基板内に
おいて使用される。
おいて使用される。
【００１０】米国特許第４８６６５０７号では、電力及
び信号ラインが１つの面内に存在する。
び信号ラインが１つの面内に存在する。
【００１１】米国特許第４８４７７３２号では、ライン
が半導体ウエハ基板内に電気的にプログラムされる。
が半導体ウエハ基板内に電気的にプログラムされる。
【００１２】
【発明が解決しようとする課題】しかしながら、性能仕
様がより厳しくなると、電子配線構造における信号伝
搬、クロス・トーク、及び電力配線に対する更に優れた
制御が求められるようになる。
様がより厳しくなると、電子配線構造における信号伝
搬、クロス・トーク、及び電力配線に対する更に優れた
制御が求められるようになる。
【００１３】
【課題を解決するための手段】本発明に従う配線基板
は、第１接地層と、該第１接地層と接する第１表面を有
する第１絶縁材料層と、該第１絶縁材料層の第２表面上
に設けられ、互いに平行にされてＸ方向に配列された第
１パワー導体及び第２パワー導体、上記第１パワー導体
に隣接して且つ平行に配列され該第１パワー導体を基準
とした電位にある第１信号導体、並びに上記第２パワー
導体に隣接して且つ平行に配列され該第２パワー導体を
基準とした電位にある第２信号導体と、上記第１パワー
導体、上記第２パワー導体、上記第１信号導体及び上記
第２信号導体と接する第１表面を有する第２絶縁材料層
と、該第２絶縁材料層の第２表面上に設けられ、互いに
平行にされてＹ方向に配列された第１パワー導体及び第
２パワー導体、上記Ｙ方向に配列された第１パワー導体
に隣接して且つ平行に配列され該第１パワー導体を基準
とした電位にある第１信号導体、並びに上記Ｙ方向に配
列された第２パワー導体に隣接して且つ平行に配列され
該第２パワー導体を基準とした電位にある第２信号導体
と、上記第２絶縁材料の第２表面に設けられた上記第１
パワー導体、第２パワー導体、第１信号導体及び第２信
号導体と接する第１表面を有する第３絶縁材料層と、該
第３絶縁材料層の第２表面上に設けられた第２接地層と
を有する。そして、上記第１絶縁材料層の第２表面上に
設けられた第１パワー導体と上記第２絶縁材料層の第２
表面上に設けられた第１パワー導体とが、上記第２絶縁
材料層を貫通する導電性バイアにより電気的に接続さ
れ、上記第１絶縁材料層の第２表面上に設けられた第２
パワー導体と上記第２絶縁材料層の第２表面上に設けら
れた第２パワー導体とが、上記第２絶縁材料層を貫通す
る導電性バイアにより電気的に接続され、上記第１絶縁
材料層の第２表面上に設けられた第１信号導体と上記第
２絶縁材料層の第２表面上に設けられた第１信号導体と
が、上記第２絶縁材料層を貫通する導電性バイアにより
電気的に接続され、そして上記第１絶縁材料層の第２表
面上に設けられた第２信号導体と上記第２絶縁材料層の
第２表面上に設けられた第２信号導体とが、上記第２絶
縁材料層を貫通する導電性バイアにより電気的に接続さ
れていることを特徴とする。そして、上記配線基板は、
上記第２接地層に接する第１表面を有する第４絶縁材料
層と、該第４絶縁材料層の第２表面に設けられた能動素
子とを有することを特徴とする。そして、上記第１パワ
ー導体及び上記第２パワー導体は、１ミクロン乃至５ミ
クロンの厚さ及び１５ミクロン乃至６５ミクロンの幅を
有し、そして上記第１信号導体及び上記第２信号導体
は、１ミクロン乃至５ミクロンの厚さ及び１０ミクロン
乃至１５ミクロンの幅を有し、そして、上記第１パワー
導体及び上記第１信号導体の間隔と上記第２パワー導体
及び上記第２信号導体の間隔とは５ミクロン乃至２５ミ
クロンであり、そして上記第１絶縁物層、上記第２絶縁
物層、上記第３絶縁物層及び上記第４絶縁物層の厚さは
１５ミクロンであることを特徴とする。本発明によれ
ば、インピーダンス制御が可能な信号及び電力の配線網
が提供される。絶縁体により支持される導体によるｘ方
向及びｙ方向面上に、パワー導体及び信号導体が隣接し
て配置され、各ｘ方向及びｙ方向導体面は、均一な厚み
の絶縁層により分離される同一の広がりを有する接地面
を有する。ｚ方向のバイア接続は、全ての導体面上の特
定の電力レベルの全てのパワー導体を結合し、全ての信
号導体を特定の電力レベルを基準とした電位にするため
に使用される。
は、第１接地層と、該第１接地層と接する第１表面を有
する第１絶縁材料層と、該第１絶縁材料層の第２表面上
に設けられ、互いに平行にされてＸ方向に配列された第
１パワー導体及び第２パワー導体、上記第１パワー導体
に隣接して且つ平行に配列され該第１パワー導体を基準
とした電位にある第１信号導体、並びに上記第２パワー
導体に隣接して且つ平行に配列され該第２パワー導体を
基準とした電位にある第２信号導体と、上記第１パワー
導体、上記第２パワー導体、上記第１信号導体及び上記
第２信号導体と接する第１表面を有する第２絶縁材料層
と、該第２絶縁材料層の第２表面上に設けられ、互いに
平行にされてＹ方向に配列された第１パワー導体及び第
２パワー導体、上記Ｙ方向に配列された第１パワー導体
に隣接して且つ平行に配列され該第１パワー導体を基準
とした電位にある第１信号導体、並びに上記Ｙ方向に配
列された第２パワー導体に隣接して且つ平行に配列され
該第２パワー導体を基準とした電位にある第２信号導体
と、上記第２絶縁材料の第２表面に設けられた上記第１
パワー導体、第２パワー導体、第１信号導体及び第２信
号導体と接する第１表面を有する第３絶縁材料層と、該
第３絶縁材料層の第２表面上に設けられた第２接地層と
を有する。そして、上記第１絶縁材料層の第２表面上に
設けられた第１パワー導体と上記第２絶縁材料層の第２
表面上に設けられた第１パワー導体とが、上記第２絶縁
材料層を貫通する導電性バイアにより電気的に接続さ
れ、上記第１絶縁材料層の第２表面上に設けられた第２
パワー導体と上記第２絶縁材料層の第２表面上に設けら
れた第２パワー導体とが、上記第２絶縁材料層を貫通す
る導電性バイアにより電気的に接続され、上記第１絶縁
材料層の第２表面上に設けられた第１信号導体と上記第
２絶縁材料層の第２表面上に設けられた第１信号導体と
が、上記第２絶縁材料層を貫通する導電性バイアにより
電気的に接続され、そして上記第１絶縁材料層の第２表
面上に設けられた第２信号導体と上記第２絶縁材料層の
第２表面上に設けられた第２信号導体とが、上記第２絶
縁材料層を貫通する導電性バイアにより電気的に接続さ
れていることを特徴とする。そして、上記配線基板は、
上記第２接地層に接する第１表面を有する第４絶縁材料
層と、該第４絶縁材料層の第２表面に設けられた能動素
子とを有することを特徴とする。そして、上記第１パワ
ー導体及び上記第２パワー導体は、１ミクロン乃至５ミ
クロンの厚さ及び１５ミクロン乃至６５ミクロンの幅を
有し、そして上記第１信号導体及び上記第２信号導体
は、１ミクロン乃至５ミクロンの厚さ及び１０ミクロン
乃至１５ミクロンの幅を有し、そして、上記第１パワー
導体及び上記第１信号導体の間隔と上記第２パワー導体
及び上記第２信号導体の間隔とは５ミクロン乃至２５ミ
クロンであり、そして上記第１絶縁物層、上記第２絶縁
物層、上記第３絶縁物層及び上記第４絶縁物層の厚さは
１５ミクロンであることを特徴とする。本発明によれ
ば、インピーダンス制御が可能な信号及び電力の配線網
が提供される。絶縁体により支持される導体によるｘ方
向及びｙ方向面上に、パワー導体及び信号導体が隣接し
て配置され、各ｘ方向及びｙ方向導体面は、均一な厚み
の絶縁層により分離される同一の広がりを有する接地面
を有する。ｚ方向のバイア接続は、全ての導体面上の特
定の電力レベルの全てのパワー導体を結合し、全ての信
号導体を特定の電力レベルを基準とした電位にするため
に使用される。
【００１４】本発明の配線網は導体配線メッシュまたは
グリッドを提供し、各信号導体は、全配線網を通じて、
接地及びそれぞれのパワー導体の両方から均一に配置さ
れる。複数の電力レベルを配線することも可能である。
グリッドを提供し、各信号導体は、全配線網を通じて、
接地及びそれぞれのパワー導体の両方から均一に配置さ
れる。複数の電力レベルを配線することも可能である。
【００１５】本発明は特に、薄膜モジュラ（ＴＦＭ）配
線技術において有利であり、複数の電力レベルが少ない
層内で配線可能となる。
線技術において有利であり、複数の電力レベルが少ない
層内で配線可能となる。
【００１６】
【実施例】本発明によれば、ｘ方向及びｙ方向面内の多
数の相互配線部材が、ｚ方向のプレーナ相互間接続コネ
クタ或いはバイア部材により相互接続され、パッケージ
内の能動素子に対する信号網及び電力網を形成する配線
パッケージでは、各信号導体がその長さに沿って、パワ
ー導体及び接地の両方に電気的に均一に基準化されて、
パワー及び信号の配線網が構成される。本発明の配線網
は、接地から均一の厚みの絶縁層により分離される各ｘ
方向及びｙ方向面上に、パワー導体及び信号導体を隣接
して配置することにより達成され、各電力レベルに対応
する導体はバイア接続により結合され、各面上の各異な
るレベルのパワー導体に隣接する信号導体についても、
バイア接続により結合される。本発明の配線網は、パッ
ケージ全体に亘るメッシュまたはグリッドであり、これ
により信号導体と電力配線ノイズとの間のクロス・トー
クが最小化される一方、信号伝搬を改良する利点を提供
する。
数の相互配線部材が、ｚ方向のプレーナ相互間接続コネ
クタ或いはバイア部材により相互接続され、パッケージ
内の能動素子に対する信号網及び電力網を形成する配線
パッケージでは、各信号導体がその長さに沿って、パワ
ー導体及び接地の両方に電気的に均一に基準化されて、
パワー及び信号の配線網が構成される。本発明の配線網
は、接地から均一の厚みの絶縁層により分離される各ｘ
方向及びｙ方向面上に、パワー導体及び信号導体を隣接
して配置することにより達成され、各電力レベルに対応
する導体はバイア接続により結合され、各面上の各異な
るレベルのパワー導体に隣接する信号導体についても、
バイア接続により結合される。本発明の配線網は、パッ
ケージ全体に亘るメッシュまたはグリッドであり、これ
により信号導体と電力配線ノイズとの間のクロス・トー
クが最小化される一方、信号伝搬を改良する利点を提供
する。
【００１７】図１において、本発明の原理が、実際のパ
ーツの配線構造の一部を模式図的に表わすことにより説
明される。図１を参照すると、半導体チップ１乃至９な
どの複数の能動素子は、接続位置即ちコンタクト・パッ
ド（図示せず）を有する絶縁材料層１０の表面に、アク
セス可能性及び熱放散を考慮して配置され、これらに対
して能動素子１乃至９の下側のコンタクト・パッドが、
フリップ・チップ技術により接着される（図示せず）。
しかしながら、これは従来広く実施された技術である。
ーツの配線構造の一部を模式図的に表わすことにより説
明される。図１を参照すると、半導体チップ１乃至９な
どの複数の能動素子は、接続位置即ちコンタクト・パッ
ド（図示せず）を有する絶縁材料層１０の表面に、アク
セス可能性及び熱放散を考慮して配置され、これらに対
して能動素子１乃至９の下側のコンタクト・パッドが、
フリップ・チップ技術により接着される（図示せず）。
しかしながら、これは従来広く実施された技術である。
【００１８】接地層１１は説明の都合上、絶縁層１０の
下に位置する別の層として示される。実際には、こうし
た接地層は、しばしば、隣接する絶縁層上に金属コーテ
ィングにより形成される。接地層１１は絶縁層１２によ
り、平行導体の面から分離される。
下に位置する別の層として示される。実際には、こうし
た接地層は、しばしば、隣接する絶縁層上に金属コーテ
ィングにより形成される。接地層１１は絶縁層１２によ
り、平行導体の面から分離される。
【００１９】図１に表されるように、能動素子１乃至９
を表す部分と残りの部分との間にスケールの違いが存在
する。残りの部分のスケールは、相対的な導体の支持、
配置、及び相互接続のそれぞれの原理を示すために拡大
される。斜視図では、能動素子のセクションにおいて
は、３個の素子１、２及び３は約５４ミリメータの１次
元寸法を占有し、導体セクションでは、パワー導体は約
５ミクロンの幅を有し、導体間の分離は約２ミクロン乃
至５ミクロンである。ｚ方向相互接続バイアは、直径が
約０．０５ｍｍ（２ミル）で、約０．２５ｍｍ（１０ミ
ル）離れている。表される配線メッシュ及びグリッド
は、能動素子への接触を提供する通常のバイア間に周期
的に適合される。
を表す部分と残りの部分との間にスケールの違いが存在
する。残りの部分のスケールは、相対的な導体の支持、
配置、及び相互接続のそれぞれの原理を示すために拡大
される。斜視図では、能動素子のセクションにおいて
は、３個の素子１、２及び３は約５４ミリメータの１次
元寸法を占有し、導体セクションでは、パワー導体は約
５ミクロンの幅を有し、導体間の分離は約２ミクロン乃
至５ミクロンである。ｚ方向相互接続バイアは、直径が
約０．０５ｍｍ（２ミル）で、約０．２５ｍｍ（１０ミ
ル）離れている。表される配線メッシュ及びグリッド
は、能動素子への接触を提供する通常のバイア間に周期
的に適合される。
【００２０】平行導体の面１３は識別のためにｙ方向に
配置され、これは絶縁層１２とほぼ同じ厚みを有する絶
縁層１４上に支持される。導体のｙ方向面１３におい
て、パワー伝達導体１５、１６及び１７、並びに信号伝
達導体１８、１９、２０及び２１が表されている。信号
導体とパワー導体との関係は、各信号導体が隣接して配
置され、回路部分に電力供給するパワー導体に電気的に
基準化されるように関連付けられる。信号導体１８はパ
ワー導体１５に隣接して配置されそしてパワー導体１５
を基準とした電位にされ、信号導体２１はパワー導体１
７に隣接して配置されそしてパワー導体１７を基準とし
た電位にされ、また信号導体１９及び２０は、パワー導
体１６の反対側にそれぞれ隣接して配置され、パワー導
体１６を基準とした電位にされる。使用可能な空間に
は、できるだけ多くのパワー導体が配置される。パワー
導体間には、２０及び２１などの２本の信号導体が存在
する。一般に、パワー導体は要求される電流が信号導体
の場合よりも広範囲で変化するために、信号導体よりも
広い。
配置され、これは絶縁層１２とほぼ同じ厚みを有する絶
縁層１４上に支持される。導体のｙ方向面１３におい
て、パワー伝達導体１５、１６及び１７、並びに信号伝
達導体１８、１９、２０及び２１が表されている。信号
導体とパワー導体との関係は、各信号導体が隣接して配
置され、回路部分に電力供給するパワー導体に電気的に
基準化されるように関連付けられる。信号導体１８はパ
ワー導体１５に隣接して配置されそしてパワー導体１５
を基準とした電位にされ、信号導体２１はパワー導体１
７に隣接して配置されそしてパワー導体１７を基準とし
た電位にされ、また信号導体１９及び２０は、パワー導
体１６の反対側にそれぞれ隣接して配置され、パワー導
体１６を基準とした電位にされる。使用可能な空間に
は、できるだけ多くのパワー導体が配置される。パワー
導体間には、２０及び２１などの２本の信号導体が存在
する。一般に、パワー導体は要求される電流が信号導体
の場合よりも広範囲で変化するために、信号導体よりも
広い。
【００２１】平行導体の面２２は識別のためにｘ方向に
配置され、絶縁層１２及び１４とほぼ同じ厚みを有する
絶縁層２３上に支持される。導体のｘ方向面２２におい
て、パワー伝達導体２４、２５及び２６、並びに信号伝
達導体２７、２８、２９及び３０が表されている。ｘ方
向面２２における信号導体とパワー導体との関係は、各
信号導体が隣接して配置され、回路部分に電力供給する
パワー導体を基準とした電位にされるｙ方向面１３の場
合と同じである。信号導体２７はパワー導体２４に隣接
して配置され、パワー導体を基準とした電位にされ、信
号導体３０はパワー導体２６に隣接して配置され、パワ
ー導体２６を基準とした電位にされ、また信号導体２８
及び２９は、パワー導体２５の反対側にそれぞれ隣接し
て配置され、パワー導体２５を基準とした電位にされ
る。使用可能な空間には、できるだけ多くのパワー導体
が配置される。パワー導体間には、２７及び２８などの
２本の信号導体が存在する。一般にパワー導体は、信号
導体よりもその幅が物理的に広い。
配置され、絶縁層１２及び１４とほぼ同じ厚みを有する
絶縁層２３上に支持される。導体のｘ方向面２２におい
て、パワー伝達導体２４、２５及び２６、並びに信号伝
達導体２７、２８、２９及び３０が表されている。ｘ方
向面２２における信号導体とパワー導体との関係は、各
信号導体が隣接して配置され、回路部分に電力供給する
パワー導体を基準とした電位にされるｙ方向面１３の場
合と同じである。信号導体２７はパワー導体２４に隣接
して配置され、パワー導体を基準とした電位にされ、信
号導体３０はパワー導体２６に隣接して配置され、パワ
ー導体２６を基準とした電位にされ、また信号導体２８
及び２９は、パワー導体２５の反対側にそれぞれ隣接し
て配置され、パワー導体２５を基準とした電位にされ
る。使用可能な空間には、できるだけ多くのパワー導体
が配置される。パワー導体間には、２７及び２８などの
２本の信号導体が存在する。一般にパワー導体は、信号
導体よりもその幅が物理的に広い。
【００２２】パワー導体及び信号導体のメッシュまたは
グリッドは、配線構造の面を通過するｚ方向の相互接続
或いはバイアを通じて相互に接続される。図１におい
て、本発明のメッシュまたはグリッドを表すためのｚ方
向のバイアは、素子３１乃至３７で示される。説明の都
合上、距離は拡大されており、バイアは長く示されてい
るが、実際にはｘ平面２２からｙ平面１３までの距離
は、絶縁層１４の厚みと同じ程度である。
グリッドは、配線構造の面を通過するｚ方向の相互接続
或いはバイアを通じて相互に接続される。図１におい
て、本発明のメッシュまたはグリッドを表すためのｚ方
向のバイアは、素子３１乃至３７で示される。説明の都
合上、距離は拡大されており、バイアは長く示されてい
るが、実際にはｘ平面２２からｙ平面１３までの距離
は、絶縁層１４の厚みと同じ程度である。
【００２３】図１では、説明の都合上、メッシュまたは
グリッドの電気的相互接続を表すために、１本のバイア
しか示されていない。一般に、バイアは導体が重ねられ
るロケーションに自由に使用され、導体の不完全性に起
因する影響を最小化し、回路の並列性を容易にする。グ
リッドまたはメッシュ内の各電力レベルに対応するｘ及
びｙ導体が接続される。導体１５及び２４は第１の電力
レベルであり、バイア３１により接続される。導体１６
及び２５は第２の電力レベルであり、バイア３２により
接続される。また、導体１７及び２６は第３の電力レベ
ルであり、バイア３３により接続される。同様にして、
対応する信号導体についても、バイアにより相互に接続
される。信号導体２７はパワー導体２４を基準とした電
位にされ、バイア３４により信号導体１８に接続され
る。信号導体２８は、バイア３５により信号導体１９に
接続される。信号導体２９は、バイア３６により信号導
体２０に接続される。信号導体３０は、バイア３７によ
り信号導体２１に接続される。
グリッドの電気的相互接続を表すために、１本のバイア
しか示されていない。一般に、バイアは導体が重ねられ
るロケーションに自由に使用され、導体の不完全性に起
因する影響を最小化し、回路の並列性を容易にする。グ
リッドまたはメッシュ内の各電力レベルに対応するｘ及
びｙ導体が接続される。導体１５及び２４は第１の電力
レベルであり、バイア３１により接続される。導体１６
及び２５は第２の電力レベルであり、バイア３２により
接続される。また、導体１７及び２６は第３の電力レベ
ルであり、バイア３３により接続される。同様にして、
対応する信号導体についても、バイアにより相互に接続
される。信号導体２７はパワー導体２４を基準とした電
位にされ、バイア３４により信号導体１８に接続され
る。信号導体２８は、バイア３５により信号導体１９に
接続される。信号導体２９は、バイア３６により信号導
体２０に接続される。信号導体３０は、バイア３７によ
り信号導体２１に接続される。
【００２４】接地層３８は、絶縁層２３の導体のｘ平面
２２を支持する側の反対側に接触する。
２２を支持する側の反対側に接触する。
【００２５】絶縁層３９は、このアセンブリをこれ以外
のパッケージングから分離するために設けられる。
のパッケージングから分離するために設けられる。
【００２６】製造において、絶縁層は通常、非硬化材料
またはグリーン・シート材料の層またはラミネーション
であるか、或いはそれ上に導体が付着される付着材料に
よる層で構成される。層は積み重ねられて構成され、単
一構造に硬化されたりする。こうした状況では、層はそ
れぞれの特質を失うが、層の厚みが導体面と接地層を分
離し、完全な構造にする。用語"層"はまた、絶縁材料の
ラミネーションとしても使用される。
またはグリーン・シート材料の層またはラミネーション
であるか、或いはそれ上に導体が付着される付着材料に
よる層で構成される。層は積み重ねられて構成され、単
一構造に硬化されたりする。こうした状況では、層はそ
れぞれの特質を失うが、層の厚みが導体面と接地層を分
離し、完全な構造にする。用語"層"はまた、絶縁材料の
ラミネーションとしても使用される。
【００２７】説明の都合上、それぞれが接地層３８及び
１１を有する単一ペアのｘ導体面２２及びｙ導体面１３
を含むアセンブリだけが示されているが、本発明による
電力及び信号配線メッシュまたはグリッドが、水平方向
には配線構造を巡らして、また垂直方向には上下の接地
層間に、目的の数のｘ方向及びｙ方向アセンブリを設け
るように拡張可能なことは明らかであろう。各アセンブ
リは電力及び信号配線メッシュまたはグリッドを含み、
全長に渡り接地に基準化される複数の電力レベルが、各
方向面上で使用可能であり、全ての信号導体がその長さ
に沿って、接地層を基準とした電位にされしかもパワー
導体を基準とした電位にされる。
１１を有する単一ペアのｘ導体面２２及びｙ導体面１３
を含むアセンブリだけが示されているが、本発明による
電力及び信号配線メッシュまたはグリッドが、水平方向
には配線構造を巡らして、また垂直方向には上下の接地
層間に、目的の数のｘ方向及びｙ方向アセンブリを設け
るように拡張可能なことは明らかであろう。各アセンブ
リは電力及び信号配線メッシュまたはグリッドを含み、
全長に渡り接地に基準化される複数の電力レベルが、各
方向面上で使用可能であり、全ての信号導体がその長さ
に沿って、接地層を基準とした電位にされしかもパワー
導体を基準とした電位にされる。
【００２８】本発明は特に、層の数が処理に固有の制約
条件により制限される薄膜モジュラ（ＴＦＭ）タイプの
配線において有効である。なぜなら、この場合、チップ
性能の改良が要求される時に発生する可能性がある電力
及び信号配線の複雑化が、他の技術に比較して困難だか
らである。
条件により制限される薄膜モジュラ（ＴＦＭ）タイプの
配線において有効である。なぜなら、この場合、チップ
性能の改良が要求される時に発生する可能性がある電力
及び信号配線の複雑化が、他の技術に比較して困難だか
らである。
【００２９】薄膜モジュラ（ＴＦＭ）配線構造は、局所
的配線を構成するために、配線構造とチップ或いはチッ
プのサブセットとの間に配置される中間配線部材であ
る。これらは柔軟であり、配線構造上に置かれて、チッ
プを支持する。
的配線を構成するために、配線構造とチップ或いはチッ
プのサブセットとの間に配置される中間配線部材であ
る。これらは柔軟であり、配線構造上に置かれて、チッ
プを支持する。
【００３０】ＴＦＭ配線構造は付着及びコーティング技
術により生成されて、約１５ミクロン厚の絶縁層の薄層
構造となり、信号導体の幅及び厚みは約５ミクロンであ
る。こうした付着及びコーティング製造技術は、柔軟性
に富みそれほど高価ではないが、提供される信号及び電
力層の数を制限する。典型的には、ＴＭＦには２つの信
号と２つの電力レベルが存在して、いくつかのチップに
供給される。精密導体サイズは非常に厳しい信号要求を
収容するが、複数の電圧レベルがＴＦＭ上にマウントさ
れるチップにより要求される場合に、層の数の制限が電
力及び基準電位の配線問題を引起こす。
術により生成されて、約１５ミクロン厚の絶縁層の薄層
構造となり、信号導体の幅及び厚みは約５ミクロンであ
る。こうした付着及びコーティング製造技術は、柔軟性
に富みそれほど高価ではないが、提供される信号及び電
力層の数を制限する。典型的には、ＴＭＦには２つの信
号と２つの電力レベルが存在して、いくつかのチップに
供給される。精密導体サイズは非常に厳しい信号要求を
収容するが、複数の電圧レベルがＴＦＭ上にマウントさ
れるチップにより要求される場合に、層の数の制限が電
力及び基準電位の配線問題を引起こす。
【００３１】電力及び接地の配線を追加拡張することが
困難であるＴＦＭの制限は、例えば電力供給ノイズを切
り離すために、１個以上のチップ或いは処理グループ
に、同一の供給源から別々に電力供給する必要のあるケ
ースでは、更に克服することが困難となる。
困難であるＴＦＭの制限は、例えば電力供給ノイズを切
り離すために、１個以上のチップ或いは処理グループ
に、同一の供給源から別々に電力供給する必要のあるケ
ースでは、更に克服することが困難となる。
【００３２】付着タイプのＴＦＭ技術を使用する際に遭
遇する別の制限に、電力線の断線があり、これは電力供
給網のインダクタンスを増加させ、こうした断線を横断
する信号ラインのインピーダンスの不連続性を導出す
る。
遇する別の制限に、電力線の断線があり、これは電力供
給網のインダクタンスを増加させ、こうした断線を横断
する信号ラインのインピーダンスの不連続性を導出す
る。
【００３３】本発明によれば、パワー導体及び信号導体
の両方が、ＴＦＭ内の各ｘ方向及びｙ方向層上に相互に
配置され、別々のパワー層が使用されないために、必要
となる層数が少なくて済む。図１から分かるように、上
下の接地層１１及び３８による垂直方向に積み重ねられ
るアセンブリは、それぞれ絶縁層２３及び１４上のｘ２
２及びｙ１３方向導体面と一緒に、ＴＦＭの場合とほぼ
同じ層数でアセンブリされる。ＴＦＭは、信号導体用の
ｘ及びｙの２つの層と、パワー導体用の２つの層を有す
る。
の両方が、ＴＦＭ内の各ｘ方向及びｙ方向層上に相互に
配置され、別々のパワー層が使用されないために、必要
となる層数が少なくて済む。図１から分かるように、上
下の接地層１１及び３８による垂直方向に積み重ねられ
るアセンブリは、それぞれ絶縁層２３及び１４上のｘ２
２及びｙ１３方向導体面と一緒に、ＴＦＭの場合とほぼ
同じ層数でアセンブリされる。ＴＦＭは、信号導体用の
ｘ及びｙの２つの層と、パワー導体用の２つの層を有す
る。
【００３４】配線の柔軟性と容量を追加する他に、本発
明はまた、配線網全体に渡り厳格なインピーダンス制御
を提供する。これは各電力及び信号ラインがその全長に
渡り、均一な厚みの絶縁層を通じて、電気的に接地電位
を基準とした電位にされること、及び各信号ラインがそ
の全長に渡り、接地電位に対しては均一の厚さの絶縁材
料層を介して接地電位を基準とした電位にされ、またそ
れぞれの電力レベルに対しては均一な間隔によりこの電
力レベルを基準とした電位にされ事実による。
明はまた、配線網全体に渡り厳格なインピーダンス制御
を提供する。これは各電力及び信号ラインがその全長に
渡り、均一な厚みの絶縁層を通じて、電気的に接地電位
を基準とした電位にされること、及び各信号ラインがそ
の全長に渡り、接地電位に対しては均一の厚さの絶縁材
料層を介して接地電位を基準とした電位にされ、またそ
れぞれの電力レベルに対しては均一な間隔によりこの電
力レベルを基準とした電位にされ事実による。
【００３５】本発明によれば、配線がどこに配置される
かに無関係に配線基板全体に渡り、接地層及びそれぞれ
のパワー導体の両方に対する均一な近接度が保証され、
それにより信号ラインのセルフ・キャパシタンスが増加
し、従って、信号ライン間の結合キャパシタンス対セル
フ・キャパシタンスの比率を下げることができる。この
比率は信号ライン間のクロス・トークに比例する。
かに無関係に配線基板全体に渡り、接地層及びそれぞれ
のパワー導体の両方に対する均一な近接度が保証され、
それにより信号ラインのセルフ・キャパシタンスが増加
し、従って、信号ライン間の結合キャパシタンス対セル
フ・キャパシタンスの比率を下げることができる。この
比率は信号ライン間のクロス・トークに比例する。
【００３６】本発明の好適な実施例では、パワー導体は
約１５ミクロン乃至６５ミクロン幅であり、信号導体は
約１０ミクロン乃至１５ミクロン幅であり、両者とも約
１ミクロン乃至５ミクロンの厚みを有する。パワー導体
と信号導体間の間隔は５ミクロン乃至２５ミクロンであ
り、絶縁層の厚みは約１５ミクロンである。
約１５ミクロン乃至６５ミクロン幅であり、信号導体は
約１０ミクロン乃至１５ミクロン幅であり、両者とも約
１ミクロン乃至５ミクロンの厚みを有する。パワー導体
と信号導体間の間隔は５ミクロン乃至２５ミクロンであ
り、絶縁層の厚みは約１５ミクロンである。
【００３７】図２を参照すると、ＴＦＭの一部の層の関
係を表す側面図が示され、図１の場合と同じ参照番号が
使用される。外部絶縁層１０及び３９は、垂直方向に積
み重ねられるアセンブリでは共通である。ＴＦＭ製造に
おいて使用される付着技術が、一般に、導体面が付着さ
れた後に、上面の平坦化を含まない事実を考慮すると、
絶縁層の均一化が積み重ねられる層アセンブリの数を制
限する傾向がある。平坦化はこの制限を緩和するが、追
加工程を必要とする。
係を表す側面図が示され、図１の場合と同じ参照番号が
使用される。外部絶縁層１０及び３９は、垂直方向に積
み重ねられるアセンブリでは共通である。ＴＦＭ製造に
おいて使用される付着技術が、一般に、導体面が付着さ
れた後に、上面の平坦化を含まない事実を考慮すると、
絶縁層の均一化が積み重ねられる層アセンブリの数を制
限する傾向がある。平坦化はこの制限を緩和するが、追
加工程を必要とする。
【００３８】図３を参照すると、配線構造上に配置され
ているＴＦＭの様子が表されている。図３において、配
線構造４０は、通常、総合的な要素であり、その内部に
おいて、絶縁層により分離される複数の導体面が、周期
的なパターンで形成されるバイアにより相互接続され
る。このバイアは表面４１に、通常、ほぼフラッシュ・
パッドの構成で到達し、チップまたは他の回路への相互
接続を形成する。本発明のＴＦＭ４２は配線構造４０の
表面４１上に配置され、３個のチップ４３として表され
るサブセットがその上に配置される。配線構造４０内で
使用されるバイアの周期的パターン（図示せず）は、Ｔ
ＦＭ４２を通じて垂直方向に走り、チップ４３の下面の
コンタクト（図示せず）に達する。本発明のＴＦＭ４２
は、追加チップの要求が発生する度に、配線構造４０を
変更する必要なく、新たなチップ４３に対する追加の電
圧及び信号の要求を吸収することができる。
ているＴＦＭの様子が表されている。図３において、配
線構造４０は、通常、総合的な要素であり、その内部に
おいて、絶縁層により分離される複数の導体面が、周期
的なパターンで形成されるバイアにより相互接続され
る。このバイアは表面４１に、通常、ほぼフラッシュ・
パッドの構成で到達し、チップまたは他の回路への相互
接続を形成する。本発明のＴＦＭ４２は配線構造４０の
表面４１上に配置され、３個のチップ４３として表され
るサブセットがその上に配置される。配線構造４０内で
使用されるバイアの周期的パターン（図示せず）は、Ｔ
ＦＭ４２を通じて垂直方向に走り、チップ４３の下面の
コンタクト（図示せず）に達する。本発明のＴＦＭ４２
は、追加チップの要求が発生する度に、配線構造４０を
変更する必要なく、新たなチップ４３に対する追加の電
圧及び信号の要求を吸収することができる。
【００３９】本発明の電力及び信号配線網は、相互接続
に対する柔軟性を維持したまま、且つ過度な抵抗値の増
大を伴わないで、高密度配線を可能とする。導体はその
全長に渡り、全て接地電位を基準とした電位にされ、ク
ロス・トーク、すなわち、あるライン上の信号が他のラ
インにノイズを誘導する状況が最小化される。
に対する柔軟性を維持したまま、且つ過度な抵抗値の増
大を伴わないで、高密度配線を可能とする。導体はその
全長に渡り、全て接地電位を基準とした電位にされ、ク
ロス・トーク、すなわち、あるライン上の信号が他のラ
インにノイズを誘導する状況が最小化される。
【００４０】図４を参照すると、間隔に対する配線率と
ＤＣ電圧降下とのトレードオフを示す複合グラフが示さ
れ、具体的には、パワー導体が約５ミクロン厚で２５ミ
クロン幅であり、信号導体が約５ミクロン厚で１３ミク
ロン幅で、間隔が６ミクロン乃至２４ミクロンの範囲で
変化する配線網の例を示している。相対的サイズと間隔
が、グラフの中央に示されている。異なる距離間隔を示
すカーブ上のポイントに対応するシンボルが、グラフの
最上部に示されている。配線率に対応する有効度は、任
意の領域がどの程度の密度で配線可能かを示す測定値で
ある。これは基板の１平方インチ当たりの配線可能イン
チ数の実測である。カーブはパワー導体がより広くなっ
た時の低下を示す。
ＤＣ電圧降下とのトレードオフを示す複合グラフが示さ
れ、具体的には、パワー導体が約５ミクロン厚で２５ミ
クロン幅であり、信号導体が約５ミクロン厚で１３ミク
ロン幅で、間隔が６ミクロン乃至２４ミクロンの範囲で
変化する配線網の例を示している。相対的サイズと間隔
が、グラフの中央に示されている。異なる距離間隔を示
すカーブ上のポイントに対応するシンボルが、グラフの
最上部に示されている。配線率に対応する有効度は、任
意の領域がどの程度の密度で配線可能かを示す測定値で
ある。これは基板の１平方インチ当たりの配線可能イン
チ数の実測である。カーブはパワー導体がより広くなっ
た時の低下を示す。
【００４１】抵抗有効度は次元を有さない量であり、こ
れはメッシュの直流電流運搬容量の測定である。パワー
導体がより広くなると、電流運搬容量は増加する。
れはメッシュの直流電流運搬容量の測定である。パワー
導体がより広くなると、電流運搬容量は増加する。
【００４２】任意のセット状態における最適なメッシュ
設計は、この両者のトレードオフとなる。
設計は、この両者のトレードオフとなる。
【００４３】これまでに説明されたことは、インピーダ
ンス制御可能なパッケージング網に関し、そこではアセ
ンブリが、パワー導体及び信号導体が相互に配置される
ｘ方向面及びｙ方向面により構成され、面間には絶縁層
が配置され、各面を接地層から分離する。配線網は多数
の電力レベルを、その全長に渡り接地電位を基準とした
電位にされる全てのパワー導体及び信号導体により配線
することが可能であり、各信号導体もまたその長さに沿
って、その電力導体を基準とした電位にされる。
ンス制御可能なパッケージング網に関し、そこではアセ
ンブリが、パワー導体及び信号導体が相互に配置される
ｘ方向面及びｙ方向面により構成され、面間には絶縁層
が配置され、各面を接地層から分離する。配線網は多数
の電力レベルを、その全長に渡り接地電位を基準とした
電位にされる全てのパワー導体及び信号導体により配線
することが可能であり、各信号導体もまたその長さに沿
って、その電力導体を基準とした電位にされる。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
インピーダンス制御が可能な高密度配線を可能とするパ
ワー及び信号の配線網が提供される。
インピーダンス制御が可能な高密度配線を可能とするパ
ワー及び信号の配線網が提供される。
【図１】本発明の原理を表す配線モジュールの模式図で
ある。
ある。
【図２】薄膜タイプの配線モジュールの側面図である。
【図３】配線構造上に実装される薄膜タイプの配線モジ
ュールを表す図である。
ュールを表す図である。
【図４】サイズ及び間隔に対する配線率とＤＣ電圧降下
とのトレードオフを示す図である。
とのトレードオフを示す図である。
１１、３８ 接地層 １２、１４、２３ 絶縁層 １３ 導体のｙ方向面 １５、１６、１７、２４、２５、２６ パワー伝達導体 １８、１９、２０、２１、２７、２８、２９、３０ 信
号伝達導体 ２２ 導体のｘ方向面 ４０ 配線構造 ４１ 表面 ４２ ＴＦＭ ４３ チップ
号伝達導体 ２２ 導体のｘ方向面 ４０ 配線構造 ４１ 表面 ４２ ＴＦＭ ４３ チップ
Claims (4)
- 【請求項１】第１接地層と、 該第１接地層と接する第１表面を有する第１絶縁材料層
と、 該第１絶縁材料層の第２表面上に設けられ、互いに平行
にされてＸ方向に配列された第１パワー導体及び第２パ
ワー導体、上記第１パワー導体に隣接して且つ平行に配
列され該第１パワー導体を基準とした電位にある第１信
号導体、並びに上記第２パワー導体に隣接して且つ平行
に配列され該第２パワー導体を基準とした電位にある第
２信号導体と、 上記第１パワー導体、上記第２パワー導体、上記第１信
号導体及び上記第２信号導体と接する第１表面を有する
第２絶縁材料層と、 該第２絶縁材料層の第２表面上に設けられ、互いに平行
にされてＹ方向に配列された第１パワー導体及び第２パ
ワー導体、上記Ｙ方向に配列された第１パワー導体に隣
接して且つ平行に配列され該第１パワー導体を基準とし
た電位にある第１信号導体、並びに上記Ｙ方向に配列さ
れた第２パワー導体に隣接して且つ平行に配列され該第
２パワー導体を基準とした電位にある第２信号導体と、 上記第２絶縁材料の第２表面に設けられた上記第１パワ
ー導体、第２パワー導体、第１信号導体及び第２信号導
体と接する第１表面を有する第３絶縁材料層と、 該第３絶縁材料層の第２表面上に設けられた第２接地層
とを有する配線基板。 - 【請求項２】上記第１絶縁材料層の第２表面上に設けら
れた第１パワー導体と上記第２絶縁材料層の第２表面上
に設けられた第１パワー導体とが、上記第２絶縁材料層
を貫通する導電性バイアにより電気的に接続され、 上記第１絶縁材料層の第２表面上に設けられた第２パワ
ー導体と上記第２絶縁材料層の第２表面上に設けられた
第２パワー導体とが、上記第２絶縁材料層を貫通する導
電性バイアにより電気的に接続され、 上記第１絶縁材料層の第２表面上に設けられた第１信号
導体と上記第２絶縁材料層の第２表面上に設けられた第
１信号導体とが、上記第２絶縁材料層を貫通する導電性
バイアにより電気的に接続され、そして 上記第１絶縁材料層の第２表面上に設けられた第２信号
導体と上記第２絶縁材料層の第２表面上に設けられた第
２信号導体とが、上記第２絶縁材料層を貫通する導電性
バイアにより電気的に接続されていることを特徴とする
請求項１記載の配線基板。 - 【請求項３】上記第２接地層に接する第１表面を有する
第４絶縁材料層と、 該第４絶縁材料層の第２表面に設けられた能動素子とを
有することを特徴とする請求項２記載の配線基板。 - 【請求項４】上記第１パワー導体及び上記第２パワー導
体は、１ミクロン乃至５ミクロンの厚さ及び１５ミクロ
ン乃至６５ミクロンの幅を有し、そして上記第１信号導
体及び上記第２信号導体は、１ミクロン乃至５ミクロン
の厚さ及び１０ミクロン乃至１５ミクロンの幅を有し、
そして、上記第１パワー導体及び上記第１信号導体の間
隔と上記第２パワー導体及び上記第２信号導体の間隔と
は５ミクロン乃至２５ミクロンであり、そして上記第１
絶縁物層、上記第２絶縁物層、上記第３絶縁物層及び上
記第４絶縁物層の厚さは１５ミクロンであることを特徴
とする請求項３記載の配線基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/955,950 US5285018A (en) | 1992-10-02 | 1992-10-02 | Power and signal distribution in electronic packaging |
| US955950 | 1992-10-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295977A JPH06295977A (ja) | 1994-10-21 |
| JPH084119B2 true JPH084119B2 (ja) | 1996-01-17 |
Family
ID=25497590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213807A Expired - Lifetime JPH084119B2 (ja) | 1992-10-02 | 1993-08-30 | 電子パッケージのための配線基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5285018A (ja) |
| EP (1) | EP0590324A1 (ja) |
| JP (1) | JPH084119B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410107A (en) * | 1993-03-01 | 1995-04-25 | The Board Of Trustees Of The University Of Arkansas | Multichip module |
| JPH0781182A (ja) * | 1993-09-20 | 1995-03-28 | Seiko Epson Corp | シリアルプリンタのキャリッジ駆動装置 |
| US5912597A (en) * | 1994-03-31 | 1999-06-15 | Canon Kabushiki Kaisha | Printed circuit board |
| JP2681156B2 (ja) * | 1994-12-05 | 1997-11-26 | 株式会社エムジーエンジニアリング | 盗難監視用ケース及び盗難監視用ケース用治具 |
| JP2734447B2 (ja) * | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
| US5789807A (en) * | 1996-10-15 | 1998-08-04 | International Business Machines Corporation | On-chip power distribution for improved decoupling |
| CH690806A5 (de) * | 1997-03-27 | 2001-01-15 | Ppc Electronic Ag | Mehrlagiger Leiterplattenkörper für hohe Spannungen und hohe Ströme sowie Verfahren zur Herstellung eines solchen Leiterplattenkörpers. |
| US6178311B1 (en) | 1998-03-02 | 2001-01-23 | Western Multiplex Corporation | Method and apparatus for isolating high frequency signals in a printed circuit board |
| US6483714B1 (en) | 1999-02-24 | 2002-11-19 | Kyocera Corporation | Multilayered wiring board |
| CN1225719C (zh) * | 1999-09-08 | 2005-11-02 | 松下电器产业株式会社 | 电路基板、使用该基板的tft阵列基板及液晶显示装置 |
| JP2001217348A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 多層配線基板 |
| JP2001217345A (ja) * | 2000-01-31 | 2001-08-10 | Kyocera Corp | 多層配線基板 |
| JP4748867B2 (ja) * | 2001-03-05 | 2011-08-17 | パナソニック株式会社 | 集積回路装置 |
| JP4063533B2 (ja) * | 2001-12-10 | 2008-03-19 | 日本碍子株式会社 | フレキシブル配線板 |
| US7476813B2 (en) * | 2003-05-14 | 2009-01-13 | Rambus Inc. | Multilayer flip-chip substrate interconnect layout |
| US7994871B2 (en) * | 2008-06-30 | 2011-08-09 | Himax Technologies Limited | Chip on film trace routing method for electrical magnetic interference reduction |
| CN101902874A (zh) * | 2009-05-27 | 2010-12-01 | 鸿富锦精密工业（深圳）有限公司 | 多层印刷电路板 |
| US10588236B2 (en) * | 2015-07-24 | 2020-03-10 | Transtector Systems, Inc. | Modular protection cabinet with flexible backplane |
| DE102017202329A1 (de) * | 2017-02-14 | 2018-08-16 | Zf Friedrichshafen Ag | Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen |
| KR102601866B1 (ko) * | 2019-01-16 | 2023-11-15 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178759A (ja) * | 1983-03-29 | 1984-10-11 | Nec Corp | マルチチツプパツケ−ジ |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2909167A1 (de) * | 1979-03-08 | 1980-09-11 | Siemens Ag | Verdrahtungsfeld zum elektrischen verbinden von baugruppen |
| DE2940593A1 (de) * | 1979-10-06 | 1981-04-16 | Ibm Deutschland Gmbh, 7000 Stuttgart | Mehrlagen-modul mit konstantem wellenwiderstand |
| US4490690A (en) * | 1982-04-22 | 1984-12-25 | Junkosha Company, Ltd. | Strip line cable |
| US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
| DE3412290A1 (de) * | 1984-04-03 | 1985-10-03 | System Kontakt Gesellschaft für elektronische Bauelemente mbH, 7107 Bad Friedrichshall | Mehrlagige leiterplatte in multilayer- oder stapeltechnik |
| US4754371A (en) * | 1984-04-27 | 1988-06-28 | Nec Corporation | Large scale integrated circuit package |
| JPS6156493A (ja) * | 1984-08-28 | 1986-03-22 | 日本電気株式会社 | 多層回路基板の電源配線構造 |
| JPS61220499A (ja) * | 1985-03-27 | 1986-09-30 | 株式会社日立製作所 | 混成多層配線基板 |
| US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
| US4811082A (en) * | 1986-11-12 | 1989-03-07 | International Business Machines Corporation | High performance integrated circuit packaging structure |
| US4855537A (en) * | 1987-09-25 | 1989-08-08 | Kabushiki Kaisha Toshiba | Wiring substrate having mesh-shaped earth line |
| US4859806A (en) * | 1988-05-17 | 1989-08-22 | Microelectronics And Computer Technology Corporation | Discretionary interconnect |
| US5028983A (en) * | 1988-10-28 | 1991-07-02 | International Business Machines Corporation | Multilevel integrated circuit packaging structures |
| US5003273A (en) * | 1989-12-04 | 1991-03-26 | Itt Corporation | Multilayer printed circuit board with pseudo-coaxial transmission lines |
| DE9201082U1 (ja) * | 1992-01-30 | 1992-03-26 | Schroff Gmbh, 7541 Straubenhardt, De |
-
1992
- 1992-10-02 US US07/955,950 patent/US5285018A/en not_active Expired - Fee Related
-
1993
- 1993-08-30 EP EP93113804A patent/EP0590324A1/en not_active Withdrawn
- 1993-08-30 JP JP5213807A patent/JPH084119B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178759A (ja) * | 1983-03-29 | 1984-10-11 | Nec Corp | マルチチツプパツケ−ジ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5285018A (en) | 1994-02-08 |
| EP0590324A1 (en) | 1994-04-06 |
| JPH06295977A (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084119B2 (ja) | 電子パッケージのための配線基板 | |
| JP3138383B2 (ja) | マルチチップモジュール | |
| US4560962A (en) | Multilayered printed circuit board with controlled 100 ohm impedance | |
| US5283107A (en) | Modular multilayer interwiring structure | |
| US4328530A (en) | Multiple layer, ceramic carrier for high switching speed VLSI chips | |
| US4991000A (en) | Vertically interconnected integrated circuit chip system | |
| KR100295933B1 (ko) | 비아형성방법및이에의한비아구조체 | |
| CA1143862A (en) | High performance semiconductor package assembly | |
| US4553111A (en) | Printed circuit board maximizing areas for component utilization | |
| JP3419348B2 (ja) | 集積回路素子接続用ケーブルおよびその製造方法 | |
| US5093708A (en) | Multilayer integrated circuit module | |
| US4237522A (en) | Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate | |
| CA1139009A (en) | Thin film metal package for lsi chips | |
| EP0622847A2 (en) | Three dimensional package and architecture for high performance computer | |
| JPH0226393B2 (ja) | ||
| JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
| US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
| JPH0391973A (ja) | 超伝導体相互接続装置 | |
| CN111211111A (zh) | 一种互连器及封装结构 | |
| JPS5961192A (ja) | ３次元的実装構造体 | |
| US6803649B1 (en) | Electronic assembly | |
| US7683483B2 (en) | Electronic device with connection bumps | |
| JPH07297359A (ja) | マルチチップモジュールとマルチチップモジュール用コネクタ | |
| JPH03215995A (ja) | 多層配線モジュール | |
| JPH07123150B2 (ja) | ハイブリッド半導体モジュール |