JPH07297359A

JPH07297359A - マルチチップモジュールとマルチチップモジュール用コネクタ

Info

Publication number: JPH07297359A
Application number: JP5194363A
Authority: JP
Inventors: Eru Moresuko Rarii; エルモレスコラリー; Ei Hoorin Deibitsuto; エイホーリンデイビット; Binsento Wangu Uenchiyou; ビンセントワングウェンチョウ
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-08-05
Filing date: 1993-08-05
Publication date: 1995-11-10

Abstract

(57)【要約】【目的】マルチチップモジュールに関し、特に３次元
マルチチップモジュールの高密度・高性能化を目的とす
る。【構成】ＩＣチップ110 は複数の基板100 上に列をな
してマウントされる。その列に平行に連結バー150 が配
備され、連結バー150 には隣接する基板100 上のチップ
110 間に信号伝送を行うための信号伝達経路を具備す
る。また、連結バー150 は隣接する基板100 間のスペー
サともなり、これによって、冷却チャネル160 が形成さ
れる。ＩＣチップ110 は冷却流体が貫流する冷却チャネ
ル160 中に配置されて、冷却流体がＩＣチップ110 に直
接に接触する。ＩＣチップ110 に電源供給する電源スト
ラップ170 は、雑音を最小とするため、基板100 のＩＣ
チップ列の下の反対面にマウントされる。また、電源フ
ィードストラップに接続されて、ＩＣチップ110 への非
常に低インピーダンスの電源供給経路が確保される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチチップモジュー
ル、特に、複数のＩＣ（集積回路）チップを３次元アレ
イとして封入し組み立てる３次元マルチチップモジュー
ルと、マルチチップモジュール用コネクタの構造に関す
る。

【０００２】

【従来の技術】多数の回路素子からなるＩＣチップは、
今や現代社会の到る所で使われている。すなわち、あら
ゆるレベルの演算に用いられる中央処理装置から、いろ
いろな種類の装置や機器を制御するのに用いられ極めて
高度に専用化されたコントローラに至るまで、あらゆる
種類の回路素子および回路部品が集積回路として普通に
利用されるようになった。

【０００３】ＩＣチップが最初に使用されてから今日に
至るまでに、１つのチップに集積される素子数は著しい
増大を示し、またそれと同時に、チップに形成される個
々の電子部品要素のサイズは劇的に減少し、線幅が１ミ
クロンであるような素子の幾何学的構造は普通のことと
なった。そして、１個のＩＣチップが１００万を越える
素子を有していることもごく普通のこととなっており、
素子の集積密度はさらに増大していくものと予想され
る。

【０００４】いろいろな多くの種類のＩＣチップの素子
集積度が増大し、また素子の大きさが減少するに従っ
て、チップ間および外部デバイスとの配線接続が急激に
複雑なものとなってきた。

【０００５】これらの要因に加えてさらに次の要因、す
なわち、多くのディジタル素子がより高速度で動作する
ようになっているという現象と関連する要因によって、
ＩＣチップの単位体積当たりに発生する熱が増大し、熱
的損傷を避けるためにはアクティブな冷却方法が必要と
なっている。

【０００６】コンピュータ等の多くの装置では、多数の
独立したＩＣチップが用いられており、例えば、コンピ
ュータでは、１つ以上の中央処理装置（ＣＰＵ）チッ
プ，多くのメモリチップ，制御チップ，入出力（Ｉ／
Ｏ）装置チップ等が使われる。

【０００７】従来は、各ＩＣチップがそれぞれ別々に個
々のパッケージに封入され、これらのパッケージをプリ
ント基板、例えばコンピュータのマザーボードに実装す
ることにより、チップへの電源供給や、基板上のチップ
間あるいはいろいろなＩ／Ｏ装置への信号伝達を実現し
ていた。

【０００８】しかしながら、多数のＩＣチップを用いる
電子装置では、チップをそれぞれ別個にパッケージした
のでは、これらのチップをすべて配線接続するのに必要
なプリント基板の面積が非常に大きなものとなってしま
う。

【０００９】さらに、デバイスの速度が増大するにつれ
て、個々の部品間の距離がますます重要な要因となって
きているため、多くの応用において、システムのチップ
間の信号経路をいかにして最小化するかが重要な事柄に
なっている。

【００１０】上記の問題を克服するために、多くのデバ
イス製造業者は“マルチチップモジュール”すなわち独
立したＩＣチップを複数封入したパッケージを使用し始
めた。

【００１１】典型的なマルチチップモジュールは、ＩＣ
チップを外部のデバイスと接続するための手段を有する
だけでなく、モジュールの中のＩＣチップ間を配線接続
するための手段をも具えている。

【００１２】マルチチップモジュールの開発の歴史を含
む一般的な紹介が「マルチチップモジュール：システム
の利点と主要な構成技術と材料技術」と題されたＲ．
Ｗ．ジョンソン他の編によるテキスト（ＩＥＥＥ出版、
１９９１年）に記述されており、マルチチップモジュー
ルを用いると、ＩＣチップをケースに封入するのに必要
な全体のスペースを非常に低減できると共に、モジュー
ルの中のチップ間距離を低減することができるため、高
速デバイスの動作が容易となる。

【００１３】最初のマルチチップモジュールは２次元、
すなわちパッケージに封入されるＩＣチップがすべて１
枚の平板基板上にマウントされたものであった。続い
て、３次元マルチチップモジュールが開発され、これに
よって１つのパッケージ内に封入することができるＩＣ
チップ密度をさらに増大することが可能となった。

【００１４】しかしながら、比較的小さな面積により多
くのＩＣチップを実装することによって、チップアレイ
が発生する単位体積当たりの熱量が全体として増大し、
従って、チップをアクティブに冷却するための複雑な技
術が必要となった。

【００１５】また、多数のＩＣチップを高密度に互いに
近接させて配置したことによって、チップへの電源供給
およびチップへの信号の入出力が複雑になった。３次元
マルチチップに関する多くの問題点については、本発明
の発明者の１人による「サブナノ秒で信号を伝送する際
のシステム配線における問題」と題された論文（Ｌ．モ
レスコ、配線およびパッケージングの進展に関する国際
学会論文集、第２分冊、マイクロエレクトロニクスの配
線とパッケージング：システムとプロセスの集積化、
Ｓ．Ｋ．テュークスベリー他編、光技術国際学会論文
集、ＳＰＩＥ、１３９０巻、１９９０年）に記述されて
いる。

【００１６】３次元アレイに関しては、このように複雑
な要因が存在するため、今日のところ一般的には依然と
して２次元マルチチップアレイが使用されている。マル
チチップモジュールにおける電源および信号供給のため
の主要な基板技術として以下の２つのものが開発され
た。

【００１７】最初のものは、共焼成セラミック基板技術
を用いるものであるが、次に開発された薄膜基板技術の
方が次第に用いられるようになりつつある。これらの何
れの場合においても、電源を供給するのに必要な電源ラ
イン、およびチップ間を接続したり外部デバイスとの接
続に必要な信号ラインをすべて備えている多層化基板
に、複数のＩＣチップがマウントされる。

【００１８】必要な数の配線接続を実現するために、基
板の多層化が行われるが、その際の層数は時には数十層
にもなることがある。例えば、初期のセラミック基板技
術においてさえも、マルチチップ基板として３５層もの
多くの層を有するものが用いられた。

【００１９】しかしながら、このような多層化基板にお
いては、信号ラインを互いに近接して、あるいは電源ラ
インに対して近接して配置することによる問題が生じ
る。このような問題を解決するには（あるいは問題を生
じる原因として）基板材料の誘電率が重要な役割を担っ
ている。

【００２０】基板材料として用いられる典型的なセラミ
ックは大きな誘電率を有している。そのためセラミック
を利用する技術はあまり用いられなくなりつつあり、こ
れに代わって、ポリイミドなどの低誘電率材料による薄
膜基板がより普通に用いられるようになってきた。

【００２１】既知のマルチチップモジュールにおいて
は、個々のＩＣチップは容器に埋め込まれるか、あるい
は封入される。その際、チップと外部との間で熱的に良
好な接触が維持され、チップ内部が発熱しないようにな
されていることが重要である。

【００２２】いろいろな種類のアクティブな冷却技術が
マルチチップモジュールに対して適用されているが、そ
の中のあるものは非常に手の込んだものであり、しばし
ば、基板中あるいは全体構造の他の部分に冷却経路を形
成し、ここに冷却流体を強制的に流すようなる。

【００２３】しかしながら、既知のデバイスにおけるチ
ップの冷却は、どの場合においても、チップが発生した
熱を、チップから離れアクティブに冷却されている１つ
以上の表面まで固体中の熱伝導によって移送することに
なる。

【００２４】この方法は、たとえ大きな熱伝導度を有す
る固体をチップと冷却表面との間に用いた場合でさえ
も、効率が非常に良いとはいえない。その結果、パワー
が大きく、高密度な３次元チップモジュールにおいて
は、依然として熱の除去が深刻な問題となっている。

【００２５】ＩＣチップをマルチチップアレイにパッケ
ージする従来の方法における他の問題は、チップへ如何
にして電源を供給するかに関するものである。上述した
ように、この問題の１つの側面は、チップに信号を伝達
するために用いるのと同一の基板を介して電源ラインを
供給することによって生じている。

【００２６】同様に重要なこととして、従来のマルチチ
ップモジュールに用いられる基板の厚さが薄いため、Ｉ
Ｃチップへの電源供給ラインのインピーダンスが比較的
大きくなってしまうという事実がある。このようにイン
ピーダンスが大きくなることによって、雑音や電力損失
および過剰な熱エネルギーの発生など望ましくない現象
が起こる。

【００２７】また、製造歩留まりは複雑なマルチチップ
モジュールを設計、作成するにあたっての非常に重要な
問題であり、多くの設計では、モジュールの中のどれか
１つの素子が不良であると、モジュール全体が役立たな
くなってしまう。

【００２８】

【発明が解決しようとする課題】前記従来技術に鑑みて
なされた本発明の目的は、個々のＩＣチップをより良く
冷却することが可能な、マルチチップモジュールのため
の新規な構造を供給することである。

【００２９】本発明の他の目的は、マルチチップモジュ
ールにおける集積回路への信号ラインおよび電源ライン
の供給を改良することである。本発明のさらに他の目的
は、マルチチップモジュールのチップへ電源を供給する
ための低インピーダンス手段を供給することである。

【００３０】本発明のさらに他の目的は、モジュールを
最終的に組み立てる前に、個々の構成要素ごとにあらか
じめテストを行うことができ、また少なくとも上記の構
成要素を交換することが可能なように、高度にモジュー
ル化された３次元マルチチップモジュールを供給するこ
とである。

【００３１】

【課題を解決するための手段】本発明の１つの実施例に
おいては、複数のＩＣチップ１１０が主基板１００の一
部を用いて形成された冷却チャネル１６０内にマウント
され、個々のＩＣチップ１１０が直接に冷却チャネル１
６０中を流れる冷却流体と接触するように冷却チャネル
１６０中に配置させる。

【００３２】本発明の他の実施例においては、異なる主
基板１００にマウントされたＩＣチップ１１０間を互い
に配線接続するのに用いる連結バー１５０が、各基板１
００上にマウントされ、複数の該基板１００を積み重ね
て３次元アレイを形成する際に、この連結バー１５０が
冷却チャネル１６０の壁を形成するようになされる。ま
た、好ましくは、主基板１００とチップ１１０との間に
配備された中間基板１４０にＩＣチップ１１０が“フリ
ップチップ”ボンドされる。これらの中間基板１４０
に、いろいろなキャパシターや抵抗を具備させて、チッ
プ１１０のごく近傍にこれらを配置するようにできる。

【００３３】本発明の他の態様においては、ＩＣチップ
１１０は好適には列をなしてマウントされ、上記の基板
１００とは別個に作成された低インピーダンス電源スト
ラップ１７０が、チップ１１０の各列の下の部分の基板
１００の反対側にマウントされる。これらの電源ストラ
ップ１７０は基板１００の端を越えて延伸させ、電源フ
ィードストラップ１８０と接続させる。

【００３４】この独特の電源ストラップ構造を用いるこ
とによって、低インピーダンスで、低雑音な電源供給
を、マルチチップモジュール全体の機械的な歪みを緩和
させることができるような構造で実現することが可能で
ある。

【００３５】そして、信号ラインは、電源が供給される
側の基板の端と直交する基板の端に配備されたエッジコ
ネクタ７００を用いて３次元モジュールに接続される。
このようにすることによって、チップ１１０への電源供
給と信号結線とが互いに可能な限り分離される。

【００３６】好適な実施例においては、マルチチップモ
ジュールの主要な構成要素、すなわち、チップ１１０，
主基板１００，中間基板１４０，連結バー１５０，電源
ストラップ１７０，電源フィードストラップ１８０，お
よびエッジコネクタ７００は、それぞれ別個に作成され
て、最終的に組み立てる前に、あらかじめこれらのテス
トが行われる。

【００３７】同様に、構成要素を結合して副構成要素を
形成し、すなわち、チップ１１０を中間基板１４０にマ
ウントして、これらをさらに組み立てる前に、再度テス
トが行われる。多くの構成要素は不良が生じた場合には
交換可能なように設計されている。

【００３８】また、本発明には、３次元モジュールの各
層にマウントするＩＣチップ１１０の数を最適化する方
法と、この方法によって作成されたマルチチップモジュ
ールも含まれるものである。

【００３９】

【作用】以上説明したように本発明の第１の目的は、Ｉ
Ｃチップを冷却チャネル内にマウントし、そのＩＣチッ
プは冷却チャネル中を流れる冷却流体により直接的に冷
却させることによって、きわめて効果的に達成されるよ
うになり、高密度・高性能な３次元マルチチップモジュ
ールを可能にする。

【００４０】従来の既知のマルチチップモジュール技術
においては、熱が冷却流体によって運び去られる前に、
まず最初に熱が固体中を流れなければならないような構
造に個々のＩＣチップが容器に封入あるいは封止されて
おり、このような技術は効率が悪く、そのためマルチチ
ップモジュールが安全に取り扱えるパワーが制約されて
いた。

【００４１】しかるに、本発明によりＩＣチップが直接
に冷却流体で冷却されるマルチチップモジュールは、１
平方センチメートル当たり１００アンペア以上の電流密
度と１平方センチ当たり１２５ワットの発生パワーを取
り扱えるようになる。（パワー密度は一般には面積に関
して表されるが、３次元構造においては、意味のあるパ
ワー密度は体積に関連した表示である。本発明は、１立
方センチ当たり１３５ワット以上のパワー密度を取り扱
えることを企図したものである。）本発明の第２の目的
と第３の目的、すなわち、マルチチップモジュールにお
けるＩＣチップの信号ラインおよび電源ラインの改良
と、チップへ電源を供給する経路の低インピーダンス化
は、冷却チャネル１６０の壁を形成し基板１００間のス
ペーサとしても働く連結バー１５０に、基板１００上の
チップ１１０が他の基板１００上のチップ１１０と信号
伝送を行うことを可能とする信号伝達経路を設け、ＩＣ
チップ１１０をマウントした基板１００の他の側（上面
にチップ１１０をマウントしたときの下面）かつチップ
列の下に電源ストラップ１７０をマウントすることであ
り、そのことによってチップ１１０の高集積化に伴う複
雑なチップ間配線を簡素化し、一層の高集積化が可能に
なると共に、ストラップ１７０からチップ１１０への電
源供給経路を最小化することによって、雑音や電力消費
を低減可能にする。

【００４２】モジュールの構成要素ごとにテストおよび
交換することが可能にする本発明の第４の目的は、マル
チチップモジュールの主要な構成要素、すなわち、チッ
プ１１０，主基板１００，中間基板１４０，連結バー１
５０，電源ストラップ１７０，電源フィードストラップ
１８０，およびエッジコネクタ７００は、それぞれ別個
に作成させることにより達成され、最終的組み立て前の
テストで発見された不良構成要素を排除することで、組
立て後の要素交換がなくなり生産性が向上すると共に、
各要素の個別性能が把握されるため完成品の性能も向上
可能にする。

【００４３】

【実施例】本発明には、多数のＩＣチップを高密度アレ
イにパッケージングするのに用いるため、高度にモジュ
ール化された３次元マルチチップモジュールが含まれて
いる。

【００４４】現代のディジタルＩＣ技術の傾向として、
信号速度がますます高速になっていく傾向、すなわち、
非常に高周波数で動作するようになっていく傾向があ
り、今や、多くのデバイスがマイクロ波の領域で動作し
ており、構成要素間の物理的な距離が構成要素の特性に
重大な影響を与え得る状況となっている。

【００４５】そのため、多数のチップを互いに近接して
封入するための新しいＩＣチップパッケージ技術が開発
された。そして、３次元チップアレイを用いることが、
チップ密度を最も高密度にする方法である。

【００４６】３次元マルチチップモジュールでは、複数
の個々のＩＣチップを通常は平面基板上にまず平面アレ
イ状にマウントし、ついで、これらの平面基板を積層す
るが、便宜上、Ｘ方向およびＹ方向に平面軸を定義し、
平面基板の積層方向に対応するＺ軸を、Ｘ軸とＹ軸を含
む平面と直交する方向に定める。

【００４７】チップからチップへの信号速度が制約要因
となっている場合において、３次元アレイ状にチップを
配列する際の最適な配列を決定するにあたっては、モジ
ュールの機能ユニット当たりのチップ数（Ｎ_F）、Ｘお
よびＹ方向のチップ間ピッチ（Ｐ_X、Ｐ_Y）、Ｚ方向の
基板間のピッチ（Ｐ_Z）、および他の機能ユニットと連
結させることが必要な機能ユニット数（Ｎ_S) について
考慮する必要がある。

【００４８】ここで機能ユニットは、１つ以上のチップ
を集合させて、例えばＣＰＵ，コントローラなどのユニ
ットとして働くようにしたものとして定義され、すべて
の信号配線経路がシステムの軸に沿った方向となるよう
に行うものと仮定すると、基板当たりのチップ最適数
（Ｎ_b）は次の方程式により算出することができる。

【００４９】Ｎ_b＝［２Ｎ_SＮ_FＰ_ZＶ_XY／（Ｐ_X＋Ｐ_Y）Ｖ_Z］^2/3 ただし、Ｖ_XYおよびＶ_Zはそれぞれ電磁波のＸＹ方向お
よびＺ方向への伝搬速度であり、これらの値はそれぞれ
の方向の電気的接続にどのような材料を用いるかに依存
する。

【００５０】この計算は、モジュール当たりのチップ数
が与えられたとき、任意の２つのチップ間の距離（即ち
信号経路長さ）を最小化するとの仮定の下に行われる。
一般的に、チップ間距離を最小化するためには、各平面
基板は一般に正方形である必要があり、Ｖ_XY＝Ｖ_Zであ
るときにはモジュール全体としては立方体となっていな
ければならないことが明らかであろう。

【００５１】もし、Ｐ_X＝Ｐ_Yであるときには、基板の
ＸおよびＹ軸に沿って配置されるチップ数は、最適には
同じでなければならないが、マウントするチップ数が少
数の場合でさえ、上記方程式は驚くべき結果を与える。

【００５２】例えば、チップの数がたった４であるよう
な場合を考えると、典型的な環境条件においては、基板
当たりの最適チップ数はただの１である。すなわち、チ
ップを単に積み重ねるのが最適であるという結論が得ら
れる。しかし、上記の方程式は、チップ数が大きい場
合、例えば１０以上であるような場合において非常に重
要である。

【００５３】複数のチップを３次元アレイに詰め込むこ
とによって、熱の除去の問題が一層重要なものとなる。
また、密度をより高密度にすると、チップへの信号ライ
ンの供給および電源の供給が複雑な課題となってくる。

【００５４】これらの問題について以下に、図面を用い
て説明する。図１は本発明の１実施例による３次元マル
チチップモジュールの側面図、図２は本発明のマルチチ
ップモジュールの１つの主基板についての部分断面斜視
図、図３は本発明によるマルチチップモジュールの平面
図、図４は本発明によるマルチチップモジュールの下面
図、図５は本発明に用いるための電源供給ストラップお
よび電源フィードストラップの１実施例について示した
部分斜視図、図６は本発明に用いるための電源供給スト
ラップおよび電源フィードストラップの他の実施例につ
いて示した部分等角図、図７は本発明によるマルチチッ
プモジュールの接続に用いられるエッジコネクタの斜視
図、図８は図７のエッジコネクタの１実施例において製
造の途中の段階をさらに詳細に示した拡大側面図、図９
は図７のエッジコネクタの１実施例において図８のエッ
ジコネクタの完成した状態についての１実施例を示した
側面図、図１０は図７のエッジコネクタの１実施例にお
いて図８のエッジコネクタの完成した状態についての他
の実施例を示した側面図、図１１は図７のエッジコネク
タの矢印線９−９における断面図、図１２は図６に示し
たタイプの複数の柔軟なウェッブについて製造途中段階
を示した斜視図である。

【００５５】本発明の好適な実施例について示す図１に
おいて、マルチチップモジュール１０は、実質的に同様
な複数の基板（主基板）１００などからなっており、こ
れらの基板１００には、複数のＩＣチップ１１０がマウ
ントされている。

【００５６】図１では３枚の基板１００を積み重ねもの
であるが、その好適な積層数は、上記の最適数Ｎ_bの方
程式を考慮すると、個々の特定の設計ごとにその必要性
に応じて変わり、各基板１００のＩＣチップ１１０は、
好ましくは列をなしてマウントされる。

【００５７】各基板１００は、アクティブな配線基板１
３０がその上に形成されている、あるいは、図示するよ
うに堅固な支持基板１２０にアクティブな配線基板１３
０がマウントされている。

【００５８】支持基板１２０は、主に、基板１００に対
して構造的な堅固さを与えるために用いられるものであ
り、セラミック，窒化アルミニュウム，銅・タングステ
ン粉末焼結材料、あるいは、銅などの任意の適当な材料
を用いて作成することができる。

【００５９】ただし、そりが発生したり、基板１２０と
配線基板１３０との間ではがれが生じたりするのを防ぐ
ために、基板１２０の熱膨張係数が配線基板１３０の熱
膨張係数とあまり異なったものであってはならない。

【００６０】好適な本実施例において、配線基板１３０
はマルチチップモジュールの中のいろいろなチップを接
続するための信号線路を有する複数の銅／ポリイミド
（Ｃｕ／ＰＩ）層からなっている。

【００６１】銅／ポリイミドの配線基板１３０は、マル
チチップモジュールに普通に用いられており、これらの
設計・製造方法は当業者にはよく知られていることがら
である。

【００６２】しかしながら、以下に述べるように、本発
明の銅／ポリイミド基板１３０には従来とは異なる新し
い側面がある。本発明による好適な実施例の配線基板１
３０は、９層以上の金属層を有することができる。その
ような層の数は、必要なすべての配線を行う際の位相幾
何学的な困難さによって定まる。

【００６３】しかし、以下に説明するように配線基板面
上には電源ラインの配線が施されない、さらにまた、中
間基板を用いて高周波キャパシタおよび終端抵抗を供給
することができるので、アクティブ配線基板１３０にお
ける銅／ポリイミド層の構成層数は、多くの従来技術の
場合と比較して少なくて済む。

【００６４】なお、好適な実施例において配線基板１３
０は、銅／ポリイミドによって構成されるものとして説
明したが、当業者には、他の方法あるいは材料を用いて
本発明の範囲に属するアクティブ配線基板を作成するこ
とが可能であることは明らかであろう。

【００６５】支持基板１２０と配線基板１３０とから構
成される基板１００をここでは一般に主基板と呼ぶこと
にし、本発明の好適な実施例においてＩＣチップ１１０
は、主基板１００に直接にマウントするのではなく、挿
入基板あるいは挿入板と呼ぶこともできる中間基板１４
０上にマウントする。

【００６６】中間基板１４０は、好適には、いろいろな
信号ライン終端抵抗と高周波バイパスキャパシタとを具
備しており、これによって、ＩＣチップに供給される信
号に対する終端が正しく行われるようになし、また電源
をクリーンな状態で、すなわち、雑音なしに供給するこ
とができるようになされている。

【００６７】高周波での動作においては、寄生効果を最
小にするため、これらの構成部品がＩＣチップのごく近
傍に配置されていることが重要である。また、これらの
構成部品を主基板１００にではなく中間基板１４０上に
配備することによって、主基板１００の構成を簡略にで
きるという利点が得られ、これによって主基板１００の
作成は簡易に行うことができるようになり、またさら
に、システム全体に対するモジュール化が可能となる。

【００６８】中間基板１４０は標準的な銅／ポリイミド
技術、あるいは適当な配線密度を実現でき、かつ必要な
終端抵抗とバイパスキャパシタとを構成することが可能
な他の既知の技術を用いて作成することができる。

【００６９】好適には、ＩＣチップ１１０は中間基板１
４０にフリップチップボンディングされる。即ち、チッ
プ１１０はアクティブな表面が中間基板１４０に接する
ようにしてマウントされ、こうようにすることによって
配線密度を増加させることができる。

【００７０】フリップチップボンディングは非常によく
知られている技術であるから、ここでさらに詳細に説明
する必要はないであろう。なお、フリップチップボンデ
ィングが本発明にとって必須というわけではなく、本発
明の精神と範囲から逸脱することなしに他のボンディン
グ方法を用いることが可能であることは、当業者にとっ
て明らかであろう。

【００７１】同様に、本発明を最も広い観点からみたと
きには、中間基板１４０を使用することは、本発明にと
って本質的なことがらではない。以上説明したように本
発明では、モジュール１０にマウントされる各チップ１
１０ごとに１つの中間基板１４０を用いるように説明し
たが、これに限られることなく他の実施例として、複数
のチップ１１０を１つの中間基板１４０にマウントする
こともできる。

【００７２】同様に、中間基板１４０と同数のチップ１
１０がある場合に、これらの大きさを互いに同じとする
ことが望ましいが、そのようにすることが必須であると
いうわけではない。

【００７３】“Ｚ軸コネクター”とも呼ばれる複数の連
結バー１５０が、主基板１００上のＩＣチップ１１０の
各列のそれぞれの側に１つずつ配備されており、図２に
さらに明瞭に示されているように、連結バー１５０によ
ってマルチチップモジュール１０の異なる主基板１００
のチップ１１０を結線するための信号経路が構成され、
さらに、連結バー１５０は上下方向に隣接する主基板１
００の間のスペーサの役割も果たす。

【００７４】連結バー１５０は、その上面および下面に
複数の接合点２１０を有しており（上面接合点２１０は
図２に示されており、下面接合点は図４に示されてい
る）、単に、分かり易くするためだけの理由で図２には
接続点を数個しか示していないが、本発明の応用によっ
ては、数千個の接続点を各連結バー１５０に設けること
が可能である。

【００７５】好適な実施例においては、連結バー１５０
はそれぞれ別個に作成され、その接合点２１０は単純な
直通コネクタあるいは直通通路となるように構成し、こ
の接合点２１０に対応する接続点３１０が主基板１００
の両側に図３に示されているように配備される。

【００７６】各連絡バー１５０は、まず最初にその一方
の側の接合点２１０を主基板１００の接続点３１０と位
置合わせをしたのち、主基板１００の一方の側に恒久的
に半田付け（あるいは接合）される。

【００７７】図２においては、わかりやすくするため
に、連結バー１５０は、まず最初に主基板１００の上面
（すなわち、アクティブ配線基板１３０を有する側の表
面）にマウントされるものとしているが、図４に示した
ように、連結バー１５０を主基板１００の下面に先に恒
久的にマウントしてもよい。

【００７８】主基板１００が堅固な支持基板１２０と配
線基板１３０にて構成されたとき連結バー１５０は、ま
ず最初に基板１２０にマウントすることが望ましいが、
どのような方法によって、連結バー１５０を最初に（恒
久的に）マウントするにしろ、次にこれらの連結バー１
５０は、隣接する主基板１００の他方の側の対応する接
続点に対して、まず位置合わせを行った上で、取り外し
可能に取り付ける。取り外し可能に取り付けるためのよ
く知られた方法の１つは、半田付けによる方法である。
取り外し可能なように連結バー１５０を取り付けること
によって、各基板１００の間の連結バー１５０および各
種構成要素の修理や交換が可能となる。

【００７９】このような方法に代わる実施例として、連
結バー１５０の両側を主基板１００に取り付けるのでは
なく、図示しないエラストマーコネクタを、取り外し可
能なように取り付けを行おうとしている場所に対して、
連結バー１５０と主基板１００との間に介在させるよう
にしてもよい。なお、エラストマーコネクタとしては、
いろいろなものが市販されており、それらが利用可能で
ある。

【００８０】連結バー１５０は既知のいろいろな方法お
よび材料で作ることができる。例えば、共焼成セラミッ
クを用いることができる。即ち、本発明を実施するのに
適した連結バー１５０を、典型的な共焼成セラミック技
術である以下のステップを用いて形成することが可能で
あり、その方法はまず最初に、適当なセラミック材料に
よって大きな平板状のグリーンシートを形成する。この
グリーンシートの厚さは、一般には、可能な限り厚いほ
うがよいが、シートに穴を形成するのに用いる技術によ
って制約される。

【００８１】例えば、厚さが約２００μm のセラミック
シートに、レーザあるいは機械的な穴開け方法、あるい
は単純な機械的な打ち抜きなどの多くの既知の手段のな
かの任意のものを用いて、所望の直径（例えば１５０μ
m)の穴をシートに形成する。その穴の大きさと間隔は、
所望接合数および連結バー１５０の所望幅とによって定
まる。

【００８２】このようにして、穴と穴との間のピッチ
が、例えば約３８０μm に定めあけられると、次に、こ
れらの穴を例えばガラスとタングステン粉末あるいはそ
の他の耐熱性金属粉末によるペーストなどの導電性材料
によって満たす。

【００８３】しかるのち、セラミックシートを単片に切
断するが、その際、その大きさは以下に説明する焼成工
程を行った後、各単片の大きさが、所望の幅と奥行きと
を有する連結バー１５０が得られるような大きさとなる
ように定められる。

【００８４】次に、これらの単片を所望の高さに積層す
る。単片を積層する際に、導電経路が連結バー１５０の
上部から底部まで連続して形成されるように、充填され
た穴が正しく位置合わせされていることが必要であり、
現在利用可能な技術を用いて、数十層をこのように積層
させることが可能である。

【００８５】次に、この集成体全体を高温度で焼成し
て、連結バー１５０を形成する。その後、半田バンプあ
るいはその他のコネクタを導電経路の両方の端に取り付
けるようにしてもよい。

【００８６】以上に、本発明の連結バー１５０を形成す
る１つの方法を示したが、これに限らず、必要な数の接
続を確実に形成できるものであれば任意の構造を用いる
ことができる。そして、連結バー１５０の熱膨張係数は
基板１００の熱膨張係数と近いものとなっていることが
望ましい。

【００８７】複数（図は３枚）の基板１００を積層した
とき、図１に示されているように、断面形状が一般に長
方形である複数のチャネル１６０が、隣接した主基板１
００の間に形成される。このチャネル１６０の壁は連結
バー１５０と主基板１００から構成されている。

【００８８】そこで、信号供給経路を形成する必要がな
い不活性な蓋基板（図示せず）を、最上層の主基板１０
０の連結バー１５０の上に配置して、そこにもチャネル
１６０を形成し、各チャネル１６０には、非腐食性で非
導電性の冷却流体（例えばフロリナート；商標名，３Ｍ
社）を、図示しない通常の手段によってチャネル１６０
中に強制的に流す。

【００８９】ただし、最上層の主基板１００の連結バー
１５０に信号供給経路が不必要であれば、その連結バー
１５０を不活性にすることもできる。本発明の重要な特
徴は、ＩＣチップ１１０がチャネル１６０中に配置さ
れ、冷却流体がこれらのＩＣチップ１１０の各々と直接
に接触するようになされているという点であり、そのこ
とによって、１平方センチメートル当たり１００アンペ
ア以上の電流密度と１平方センチ当たり１２５ワットの
発生パワーを取り扱い可能にする。

【００９０】以上説明したように本発明の冷却チャネル
は、基板１００を積層して本発明による３次元モジュー
ルを形成する工程中に形成される。言い換えれば、特別
な構造も特別な工程も必要なしにチャネルを形成するこ
とができる。

【００９１】また、本発明のマルチチップモジュール１
０は、各主基板１００にマウントされたＩＣチップ１１
０に電源を供給するための新規な手段も有しており、そ
の電源ストラップ１７０は各チップ列の下の主基板１０
０の反対側の面の、チップ列の直下にマウントされる。

【００９２】好適な電源ストラップ１７０は、さらに以
下に詳細に説明するように、比較的厚い銅片で構成され
る。即ち、図２に示されているように電源は、電源スト
ラップ１７０から主基板１００および中間基板１４０を
直通してＩＣチップ１１０に直接に接続し、そのことに
よって、電源ストラップ１７０からＩＣチップ１１０へ
の供給経路が最小化される。

【００９３】このように構成することによって、電源を
チップ１１０に供給するための全体構造を非常に低イン
ピーダンスに構成することができる。かかる低インピー
ダンス電源供給構造は、電流密度が上記のような高密度
である場合に非常に有用であり、本発明の１実施例にお
けるチップ１１０までの電源供給経路を見積もってみる
と、主基板１００の最も遠い角から中央位置のチップ１
１０の表面までの電源供給経路の抵抗、すなわち、この
構造中の最も長い電源供給経路の抵抗は１００ミリオー
ムである。

【００９４】電源ストラップ１７０は、図３および図４
に示されているように、電源フィードストラップ１８０
に接続されている。電源フィードストラップ１８０は、
主基板１００の端に平行し、電源ストラップ１７０と直
交する方向に走っている。

【００９５】電源フィードストラップ１８０は電源スト
ラップ１７０と同様にして、以下にさらに詳細に説明す
るように作成することが可能であり、電源ストラップ１
７０および電源フィードストラップ１８０は複数の動作
電圧をチップ１１０に供給することができるように多数
の供給経路を有している。

【００９６】また、本発明のマルチチップモジュールの
ＩＣチップ１１０に電源を供給するための手段において
は、一般に電源供給ラインをチップ１１０からのあるい
はチップ１１０への信号ラインから十分に分離している
という点にも注意すべきである。

【００９７】電源供給ラインと信号ラインとが互いに接
近するのは、電源供給ストラップとＩＣチップ１１０と
の間の領域だけである。先に述べたように、ストラップ
１７０とチップ１１０との間の経路は、上記のような近
接領域が最小となるように、比較的短くまた直線上に形
成されている。

【００９８】これと対比して、従来技術によるマルチチ
ップモジュールでは、一般に、同一のアクティブ配線基
板が、信号ラインと電源ラインとの両方の供給に用いら
れている。このようになされている場合には、電源ライ
ンの雑音が信号ラインと結合する場合があって問題であ
り、さらには、アクティブ配線基板中に電源供給ライン
を形成すると、比較的厚いラインを用いることができな
いためにインピーダンスが増大してしまい、雑音と発熱
の問題をさらに悪化させてしまう。

【００９９】本発明の１実施例による電源ストラップ１
７０および電源フィードストラップ１８０を示す図５に
おいて、各電源ストラップ１７０は、複数の絶縁スペー
サ５２０によって互いに分離された複数の銅のバー５１
０からなっている。同様に、各電源フィードストラップ
１８０は、複数の絶縁スペーサ５４０によって互いに分
離された複数の銅のバー５３０からなっている。

【０１００】電源ストラップ１７０を構成している各バ
ー５１０は電気的に電源フィードストラップ１８０の対
応するバー５３０に図示のように接点５５０によって接
続されている。バー５３０は延伸接点５６０を有してお
り、この接点５６０はバー５１０との接触を果たすのに
用いられる。

【０１０１】電源ストラップ１７０のバー５１０と電源
フィードストラップ１８０のバー５３０との間の電気的
な接続は、例えばバー５１０と接点５６０との接触位置
５５０においてろう付けを行うなど、任意の既知の手段
によって実現可能である。

【０１０２】なお、等価的に、延伸接点５６０に替え接
点５６０に相当する接点をバー５１０の上に形成するよ
うにすることもできる。バー５１０を主基板１００に接
合する方法について、次に以下に説明する。

【０１０３】図５の場合には、電源ストラップ１７０お
よび電源フィードストラップ１８０は３つのバー５１０
または５３０を有するが、バー５１０，５３０の数を必
要に応じて変えることができることは、当業者にとって
明らかであろう。

【０１０４】同様に、銅以外の導電性材料をバー５１
０，５３０の材料として用いることも可能である。図５
の例では、各銅のバー５１０，５３０はそれぞれがチッ
プに供給される別々の電圧に関するものであり、そのう
ちの少なくとも１つのバー５１０，５３０はアース帰還
経路（アースライン）として用いられ、場合によっては
複数のアースラインを用いるようにするのが望ましく、
他の実施例においては、少なくとも５つの独立した電圧
と、複数のアース経路とを用いた。

【０１０５】図５に示すバー５１０，５３０は、既知の
いろいろな技術を用いて作ることができる。その一つ
は、１枚の銅シートから複数のバー５１０，５３０をエ
ッチングによって形成することであり、その実施例にお
いて用いられるバー５１０，５３０の底部幅は０．１５
ｍｍであり、厚さは０．５ｍｍである。

【０１０６】このようなバー５１０，５３０は０．１５
ｍｍの厚さの銅シート上にまずパターンが形成されてい
るマスク層を配置してからウェットエッチングを行うこ
とによって得ることができる。エッチングマスクとして
適当な絶縁特性を有しているものを用いれば、エッチン
グプロセスの後にマスクを残存したままにしておき、絶
縁物５２０、あるいは５４０として用いるようにするこ
とができる。

【０１０７】さもなければ、各バー５１０，５３０を電
気的に接続させる部分を除いて、ペアレーンなどの誘電
体全面等方コートを行うようにしてもよい。銅のバー５
１０，５３０を形成したら、バー５１０としての主基板
１００と、バー５３０とを、ろう付けあるいはその他の
既知の技術で電気的に接合させることになる。

【０１０８】ストラップ要素を形成する各銅のバー５１
０あるいは５３０は、同一のストラップの他のバー５１
０あるいは５３０に対してろう付けや物理的接着を行う
必要がない。即ち、ストラップ１７０または１８０を形
成するバー５１０，５３０は、それぞれを独立に動かせ
ることができるようしたままでよい。このように、スト
ラップ１７０または１８０は一体に形成する必要がな
い。

【０１０９】バー５１０と５３０を接合しないで、互い
に独立に自由に動くことができるようにしておくことに
より、熱サイクルにおいて構造全体に発生する歪みを緩
和することができるという利点が得られる。

【０１１０】図３および図４に示したように、電源スト
ラップ１７０の数は電源フィードストラップ１８０の数
よりも多いため、電源フィードストラップ１８０によっ
て運ばれる電流は電源ストラップ１７０の電流より大き
くなる。従って、図５に示されるように、電源フィード
ストラップ１８０を構成しているバー５３０の厚さは、
電源ストラップ１７０に用いられるバー５１０の厚さよ
りも厚くすることが望ましい。

【０１１１】別の実施例による電源ストラップ１７０’
および電源フィードストラップ１８０’を示す図６にお
いて、電源ストラップ１７０’および電源フィードスト
ラップ１８０’は、従来のプリント回路基板技術を用い
て形成される。

【０１１２】各電源フィードストラップ１８０’は複数
のプリント回路基板層から構成され、これらの各層はマ
ウントされた複数の銅箔ストリップ６１０を有してお
り、それらの銅箔ストリップ６１０は絶縁材料６２０に
よって分離されている。

【０１１３】絶縁材料６２０は、プリント回路基板材料
によって構成させることができる。貫通柱６３０によっ
て、積層されている多数の銅箔ストリップ６１０が相互
接続され、各銅電導層の実効的な厚さがプリント回路基
板の層の数によって決まるようになる。

【０１１４】さらに、電源フィードストラップ１８０’
の底のプリント回路基板層を突き抜けて貫通柱６３０を
下側に伸張させて、電源供給ストラップ１７０’の上部
銅箔層と接続させるようにすることができる。

【０１１５】電源供給ストラップ１７０’は、電源フィ
ードストラップ１８０’を形成したのと同様の方法で形
成することが可能であり、絶縁材料６５０によって分離
された銅箔ストリップ６４５で構成するようにできる。

【０１１６】図６では、電源供給ストラップ１７０’が
１層のみからなっている場合について示したが、供給す
べき電流の大きさに応じて多数の層を用いるようにする
ことも可能である。図６の実施例を構成するのに用いら
れるプリント回路基板技術では本質的に厚さに限界があ
るため、多数の層を使用することが必要である。

【０１１７】各プリント回路基板層は、少なくともＩＣ
チップ１１０に供給すべき電圧の数と同じ数の銅ストリ
ップ６１０または６４５を有している必要があり、これ
に、アース面として働くストリップをさらに付加させる
ことができる。図６に示した実施例では、このようなス
トリップ６１０または６４５が３つ用いられているが、
さらに多くのストリップを用いるようにすることも可能
である。

【０１１８】図５および図６のどちらの実施例において
も、銅バー５１０あるいは銅箔ストリップ６４５の上面
は、堅固な基板１２０の下側の接続点３１０に直接に接
続することが可能である。堅固な基板１２０は一般には
信号あるいは電源の供給経路のために用いることは意図
されておらず、電源は電源ストラップ１７０から基板１
２０および１３０を貫通して中間基板１４０およびＩＣ
チップ１１０に直接に供給され、その様子は、図２を見
ると最もよくわかる。

【０１１９】主基板１００の１つの側が他方の側へ直通
貫通接続を形成するための技術は当業者にはよく知られ
ていることなので、ここでさらに詳細に議論する必要は
ないであろう。そして、どの技術を用いるかは他にもい
ろいろな要因があるが、主基板を形成する材料の性質に
依存する。

【０１２０】本発明者によって発明された１実施例にお
いては、堅固な基板１２０上の基板を貫通する貫通路の
位置に複数の半田バンプを形成する。次に、これらの半
田バンプを銅バー５１０あるいはストリップ６４５の表
面に既知の技術を用いて直接に結合する。あるいは、図
６に示されているように、各上部電源ストラップストリ
ップ６４５の上に曲げることが可能な複数のウェブ６４
０をマウントして具備するようにしてもよい。

【０１２１】曲げることが可能なウェブ６４０は、半田
付け，溶接，ろう付け，あるいはその他の既知の技術に
よって、銅箔ストリップに電気的に接続することが可能
であり、曲げることが可能なウェブ６４０は堅固な基板
１２０の下側の貫通路に対して位置合わせされて配置さ
れる。

【０１２２】曲げることが可能なウェブ６４０をストリ
ップ６４５に取り付けた後に、まず、これらのウェブ６
４０を貫通路に対して位置合わせしてから構造全体を主
基板１００に対して取り付ける。この場合においても、
半田バンプ，ろう付けパッドなどのよく知られた技術を
用いることができる。

【０１２３】図６に示されている曲げることが可能（柔
軟）なウェブ６４０の作成とそのマウントについて、図
１２を参照に説明する。まず、所望の大きさの伸張され
た銅のバー１０００あるいはその他の適当な導電性材料
をロール成形、機械加工、化学的切削加工などの既知の
技術を用いて作成する。

【０１２４】バー１０００の下側の部分の前面１０２０
および裏面１０３０が図示のように凹面となるように加
工し、さらに複数の溝１０１０を切り込む。これらの溝
１０１０は、バー１０００の全体にわたって切り込まな
いように形成し、複数の個々のウェブ要素の上端が連続
した銅片に連結されているようにする。

【０１２５】溝１０１０の間隔は取り付けようとしてい
るストリップ６４５の間隔と同じか大きくなるように設
定し、個々のウェブ要素の中心間距離は取り付けようと
しているストリップ６４５の中心間距離と同じに設定す
る。

【０１２６】次に、バー１０００をストリップ６４５に
先に説明したようにして取り付けたのち、バー１０００
をプラスチックまたはワックスあるいはその他の適当な
材料中に埋め込み、バー１０００の上部の連続部分を研
削またはその他の機械的加工処理によって去する。

【０１２７】次いで、プラスチック等の埋め込み用材料
を除去し、曲げることが可能なウェブ６４０がストリッ
プ６４５に個々に取り付けられた状態とする。図５に示
した銅バー構造の接続のために、曲げることが可能なウ
ェブ６４０を同様に用いることもできる。あるいは、バ
ー５１０が図５の延伸接点５６０と類似の一体型コネク
タを有するように構成することも可能である。どちらの
構造においても、曲げることが可能なウェブ６４０ある
いは延伸接点５６０を用いることの利点は、これによっ
て構造の柔軟性を大きくすることができ、熱サイクルに
よって発生する材料の応力、および構造全体に用いられ
ているいろいろな材料間の膨張係数の不一致によって発
生する材料の応力を緩和することができることである。

【０１２８】３次元マルチチップモジュール１０へのま
たはからの信号供給経路は、図７に示したような１つ以
上のエッジコネクタ７００によって行われる。エッジコ
ネクタ７００は、その両側に複数の接続用ストリップ７
３０を有している、あるいは、ストリップ７３０に替わ
る接続端子を用いる。

【０１２９】ストリップ７３０は図２あるいは図３に示
されているような１つ以上の主基板１００上の対応スト
リップ３２０に整合するように構成される。必要なエッ
ジコネクタ７００の数はマルチチップモジュール１０と
外部デバイスとを接続させるのに必要となる全接続数
と、エッジコネクタ７００当たりのストリップ７３０の
総合密度とに依存する。

【０１３０】なお、図７にはいくつかのストリップ７３
０について図示してあるが、実際のストリップ７３０の
数は、応用によって変わるが、エッジコネクタ７００当
たり数千個もの多くを設けることができる。

【０１３１】エッジコネクタ７００は、一般には柔軟性
を有するように構成され、本発明によるエッジコネクタ
７００は新規なものではあるが、作成は既知の技術を用
いて行うことが可能である。

【０１３２】その１つの作成方法として、一般に、シリ
コンなどの長方形の半導体基板を用い、その上に銅とポ
リイミドの層を形成する工程を含む方法がある。銅の層
は必要な信号ラインが得られるようにパターン形成され
る。

【０１３３】非常に高速なデバイスに対して使用する場
合には、銅信号ラインは銅の帰還ラインの間に配置する
ようにし、実質的に同軸ケーブルと類似の制御されたイ
ンピーダンスが得られるようにする。

【０１３４】このような構造においては、少なくとも３
つの銅の層と少なくとも２つのポリイミド層とを半導体
基板上に形成することが必要である。単に、エッジコネ
クタ７００の１端から他端へ直線状の経路を形成しさせ
すればよいので、信号ラインを作成することは、それほ
ど面倒なことではない。

【０１３５】エッジコネクタ７００の他端は、マルチチ
ップモジュール中に組み込まれているチップ１１０のす
ぐ近くに配置させておく必要がない第２のデバイスと接
続される。例えば、マルチチップモジュールのＩＣチッ
プ１１０がすべてＣＰＵチップであり、第２のデバイス
がメモリチップであるような場合である。

【０１３６】このような構造を作成した後に、一般に、
半導体基板の長方形の中央部分７２０をエッチングなど
で除去し、その後に、比較的薄く、従って非常に柔軟、
かつ、本発明のエッジコネクタ７００として用いるのに
十分な強度を有する銅／ポリイミド膜のみを残存させ
る。

【０１３７】エッジコネクタ７００の端部７１０に対し
ては、半導体基板のエッチング除去を行わずに、これら
の部分がずっと大きな堅固さを維持できるようにし、接
続ストリップ７３０を主基板１００上の対応する接続点
３２０に対して適当に整合するのに必要な、あるいは、
外部デバイスや回路の接続点と適当に整合させるのに必
要な堅固さが得られるようにする。

【０１３８】本発明によるエッジコネクタの２つの実施
例について詳細に示す図８，図９および図１０におい
て、図８は上記説明のプロセスでエッジコネクタ７００
を作成する途中段階を示したものである。図８〜図１０
において、わかりやすくするため層の描き方は縮尺通り
とはなっておらず、金属層とポリイミド層の厚さを他に
比較して特に誇張して描いてある。

【０１３９】エッジコネクタ７００は半導体基板８００
を具備しており、その上にポリイミド層８１０と銅の層
８２０，８３０とが形成されている。ポリイミド層８１
０は、銅層８２０および８３０とを分離するように、ま
たこれらの層の上に重なるように配備されており、最上
部および最下部のポリイミド層８１０は主として保護膜
の役割をする。

【０１４０】銅層８２０，８３０は、上部および下部の
アース平面層８２０と、これらの間に配備された信号ス
トリップ８３０とから構成される。アース平面層８２０
と信号ストリップ８３０との間を分離するポリイミド層
８１０の厚さを制御することによって、同軸ケーブルを
形成するときと非常に似たやり方で、所望のインピーダ
ンスを得ることが可能である。

【０１４１】アース平面層８２０はエッジコネクタ７０
０全体に延伸するシートとして形成することができる
が、幅が狭い信号ストリップ８３０は図１１に示されて
いるように、ポリイミドなどの絶縁材料９１０によって
互いに分離される。

【０１４２】柔軟性を有するエッジコネクタ７００の中
央部の拡大断面図である図１１において、アース平面層
８２０は、信号ライン８３０を取り囲んでおり、また信
号ライン８３０とは絶縁されている。

【０１４３】さらに、信号ライン８３０は絶縁材料９１
０によって互いに分離されており、多数の個別の信号経
路がエッジコネクタ７００の幅方向に設けられている。
図８のエッジコネクタ７００の完成品の１実施例につい
て示した図９において、基板８００の中央部をエッチン
グなどによって除去することにより、比較的厚く堅固な
２つの端部７１０の間に柔軟な中央部を有する構造を得
ており、ビアコネクタ８４０を形成し、これによってエ
ッジコネクタ７００の上面およびいろいろな金属層８２
０および８３０との間の電気的な接続を達成する。

【０１４４】ビアコネクタ８４０は、各信号経路に対し
て別個に必要であることが明白であり、単なる例示とし
て、すべてのビアコネクタ８４０を同一の断面上に示し
てある。ただし、実際には、異なる平面内に形成するの
が好ましく、さらに、図９には示されていないストリッ
プ７３０を、ビアコネクタ８４０の上部に形成すること
も可能であり、ビアコネクタ８４０は絶縁材料で取り囲
み、貫通するいろいろな金属層と短絡しないようする。

【０１４５】図１０の実施例では、信号ストリップ８３
０の上部に配備された層を除去して信号ストリップ７３
０の端部を露出させ、これによって、信号ストリップ８
３０が３次元モジュール１０の上部に位置する整合接続
ストリップ３２０へ容易に接続できるようになされてい
る。

【０１４６】かかるエッジコネクタ７００は、さらに、
図示しないビアを用いてアース平面層８２０を表面上の
信号ストリップ７３０に接続することもできる。なお、
他の方法を用いてストリップ７３０を形成することがで
きることは、当業者にとって明らかであろう。

【０１４７】半導体基板を用いる場合について以上に説
明したが、他の基板材料も好適に用いることが可能であ
ることは当業者にとって明らかであろう。同様に、信号
供給経路構造を形成するのに銅／ポリイミド材料を用い
ることも必須条件ではない。

【０１４８】以上、本発明をその好適な実施例について
説明したが、ここに記載した細部構造と等価な、また、
これに代わり得るものが数多く存在することは当業者に
とって明らかであろう。従って、本発明は上記の詳細な
説明によって制限されるものではなく、特許請求範囲に
記載された内容によって定義されるものである。

【０１４９】

【発明の効果】以上説明したように本発明によれば、Ｉ
Ｃチップの冷却を極めて効率化し、高集積化され高性能
な３次元マルチチップモジュールを実現可能とし、具体
的には、１平方センチメートル当たり１００アンペア以
上の電流密度と１平方センチ当たり１２５ワットの発生
パワーを取り扱えるようなる。

【０１５０】さらに、マルチチップモジュールにおける
信号ラインおよび電源ラインを改良し、チップの高集積
化に伴う複雑なチップ間配線を簡素化し、一層の高集積
化を可能にすると共に、チップへの電源経路の低インピ
ーダンス化を実現した。

【０１５１】さらに、モジュールの構成要素ごとにテス
トおよび交換することを可能としたことによって、マル
チチップモジュールの生産性および性能が向上した。

【図面の簡単な説明】

【図１】本発明の１実施例による３次元マルチチップ
モジュールの側面図

【図２】本発明のマルチチップモジュールの１つの主
基板についての部分断面斜視図

【図３】本発明によるマルチチップモジュールの平面
図

【図４】本発明によるマルチチップモジュールの下面
図

【図５】本発明に用いるための電源供給ストラップお
よび電源フィードストラップの１実施例について示した
部分斜視図

【図６】本発明に用いるための電源供給ストラップお
よび電源フィードストラップの他の実施例について示し
た部分等角図

【図７】本発明によるマルチチップモジュールの接続
に用いられるエッジコネクタの斜視図

【図８】図７のエッジコネクタの１実施例において製
造の途中の段階をさらに詳細に示した拡大側面図

【図９】図７のエッジコネクタの１実施例において図
８のエッジコネクタの完成した状態についての１実施例
を示した側面図

【図１０】図７のエッジコネクタの１実施例において
図８のエッジコネクタの完成した状態についての他の実
施例を示した側面図

【図１１】図７のエッジコネクタの矢印線９−９にお
ける断面図

【図１２】図６に示したタイプの複数の柔軟なウェッ
ブについて製造途中段階を示した斜視図

【符号の説明】

１０は３次元マルチチップモジュール１００は主基板１１０はＩＣチップ１２０は支持基板１３０は配線基板１４０は中間基板１５０は連結バー１６０は冷却チャネル１７０，１７０´は電源ストラップ１８０，１８０´は電源フィードストラップ２１０は接合点３１０は接続点３２０はストリップ５１０は銅のバー５２０は絶縁スペーサ５３０は銅のバー５４０は絶縁スペーサ５５０は接触位置５６０は接点６１０は銅のストリップ６２０は絶縁材料６３０は貫通柱６４０はウエブ６４５は銅のストリップ６５０は絶縁材料７００はエッジコネクタ７１０はエッジコネクタの端部７２０は半導体基板中央部７３０はストリップ８００は半導体基板８１０はポリイミド層８２０，８３０は銅の層８４０はビアコネクタ９１０は絶縁材料１０００は銅のバー

Claims

【特許請求の範囲】

【請求項１】複数のＩＣチップをマウントしたマルチ
チップモジュールにおいて、主基板(100) の上には該主基板の一部を利用して周囲が
取り囲まれた冷却チャネル手段(160) が形成され、該冷却チャネル手段には該冷却チャネル手段中に冷却流
体を貫流させるための入力端と出力端とを具え、該冷却流体が該冷却チャネル手段を貫流するとき、該冷
却流体が直接に接触するように複数のＩＣチップ(110)
が該冷却チャネル手段の内部に列状にマウントされてい
ること、を特徴とするマルチチップモジュール。
【請求項２】請求項１に記載のマルチチップモジュー
ルにおいて、複数のＩＣチップ(110) を各々に搭載した複数の前記主
基板(100) がほぼ平行な間隔をもって積み重ねられてい
ること、を特徴とするマルチチップモジュール。
【請求項３】請求項２に記載のマルチチップモジュー
ルにおいて、前記主基板(100) がほぼ平坦であり、前記冷却チャネル
手段(160) が、独立に作成されそれぞれの該主基板の表
面にマウントされた複数の平行な垂直方向連結バー(15
0) を含み構成されていること、を特徴とするマルチチップモジュール。
【請求項４】請求項３に記載のマルチチップモジュー
ルにおいて、前記垂直方向連結バー(150) が、異なる前記主基板(10
0) 上にマウントされたＩＣチップ(110) を配線接続す
るための手段を具備していること、を特徴とするマルチチップモジュール。
【請求項５】請求項１に記載のマルチチップモジュー
ルにおいて、少なくとも１つの前記主基板(100) が、外部電源から前
記ＩＣチップ(110) へ電力を伝達するための電源接続手
段と、該ＩＣチップと外部デバイスとの間で入出力信号
を伝達するための信号接続手段(700) とを具備している
こと、を特徴とするマルチチップモジュール。
【請求項６】請求項５に記載のマルチチップモジュー
ルにおいて、前記電源接続手段が、電力を前記ＩＣチップ(110) に供
給するための少なくとも１つの電源ストラップ(170) を
具備しており、該電源ストラップが前記主基板(100) の
ＩＣチップと反対の側にマウントされていること、を特徴とするマルチチップモジュール。
【請求項７】請求項６に記載のマルチチップモジュー
ルにおいて、前記少なくとも１つの電源ストラップ(170) が前記主基
板(100) の端を越えて延伸している端部を具備してお
り、該端部に接続され電力を該少なくとも１つの電源ス
トラップに伝達するための少なくとも１つの電源フィー
ドストラップ(180) をさらに具備しており、該電源フィ
ードストラップが該電源ストラップと直交する方向に走
っていること、を特徴とするマルチチップモジュール。
【請求項８】複数のＩＣチップを封入した３次元マル
チチップモジュールにおいて、第１および第２の表面を具備してほぼ長方形であり積み
重ねられた複数の主基板(100) と、マルチチップモジュ
ール内のＩＣチップ(110) 間での信号伝達を行うための
配線接続手段とを具備しており、それぞれの該主基板の表面に互いに平行にマウントされ
た複数の連結バー(150) をさらに有し、実質的に同じ高さである該連結バーが任意の与えられた
該主基板にマウントされており、該主基板を積み重ねる
とき、隣接する該主基板と隣接する該連結バーの間に複
数の冷却チャネル(160) が形成され、そのとき、該連結
バーがそれぞれの該冷却チャネルの２つの壁を形成する
ようになされており、かつ、少なくともいくつかの該連
結バーが異なる該主基板上のＩＣチップを電気的に配線
接続するための手段を具備しており、さらに、それぞれの該主基板の第１の表面には複数の該
ＩＣチップがマウントされ、該ＩＣチップが該冷却チャ
ネル内にマウントされており、冷却流体が該冷却チャネ
ル中を流れるとき該冷却流体が該ＩＣチップに直接に接
触するようになされていること、を特徴とするマルチチップモジュール。
【請求項９】請求項８に記載のマルチチップモジュー
ルにおいて、それぞれの前記主基板(100) の第２の表面
上には実質的に互いに平行にマウントされた複数の電源
ストラップ(170) をさらに具備し、それぞれの該電源ス
トラップが、該ストラップがマウントされている該主基
板の端を越えて延伸している端を有すること、を特徴とするマルチチップモジュール。
【請求項１０】請求項９に記載のマルチチップモジュ
ールにおいて、それぞれの前記電源ストラップ(170) が、前記冷却チャ
ネル(160) の下にこれと平行してマウントされているこ
と、を特徴とするマルチチップモジュール。
【請求項１１】請求項９に記載のマルチチップモジュ
ールにおいて、前記複数の電源ストラップ(170) の端に接続された電源
フィードストラップ(180) をさらに具備し、該電源フィ
ードストラップが前記主基板の外部を該電源ストラップ
と直交方向に走っていること、を特徴とするマルチチップモジュール。
【請求項１２】複数のＩＣチップを封入したマルチチ
ップモジュールにおいて、第１および第２の表面を具備してほぼ長方形である少な
くとも１つの主基板(100) を具備し、かつ、それぞれの
該第１の表面上には少なくとも１列に複数のＩＣチップ
(110) がマウントされており、それぞれの該主基板の第２の表面には、少なくとも１つ
の独立する電源ストラップ(170) が、該ＩＣチップ列の
ほぼ下かつ平行に形成されていること、を特徴とするマルチチップモジュール。
【請求項１３】請求項１２記載のマルチチップモジュ
ールにおいて、複数の主基板(100) と、異なるＩＣチップ(110) 間に信
号を伝達するための複数の連結バー(150) とを具備し、
該連結バーが該ＩＣチップ列の片側に沿って平行に該複
数の主基板上にマウントされていること、を特徴とするマルチチップモジュール。
【請求項１４】請求項１３記載のマルチチップモジュ
ールにおいて、前記複数の主基板(100) が積み重ねられ、隣接する該主
基板の間にチャネル(160) が形成され、該チャネルの壁
が隣接する該主基板と隣接する前記連結バーとによって
構成され、前記ＩＣチップ(110) 列が１つの該チャネル
内に配置されていること、を特徴とするマルチチップモジュール。
【請求項１５】請求項１２記載のマルチチップモジュ
ールにおいて、前記電源ストラップ(170) の端が前記主基板(100) の端
を越えて延伸し、該電源ストラップ端が、該主基板の外
部に配置され該電源ストラップとほぼ直交する方向に走
っている電源フィードストラップ(180) に接続されてい
ること、を特徴とするマルチチップモジュール。
【請求項１６】複数のＩＣチップを封入したマルチチ
ップモジュールにおいて、第１および第２の表面を有しほぼ長方形の複数の主基板
(100) と、該主基板のそれぞれの第１の表面にマウント
された少なくとも１列のＩＣチップ(110) と、該複数の
主基板のそれぞれの表面上にマウントされた複数の連結
バー(150) とを具備し、該複数の連結バーが該ＩＣチップ列と平行にマウントさ
れ、少なくとも１つの該連結バーが該ＩＣチップ列のそ
れぞれの端に隣接して配置され、隣接の該主基板の間に
チャネルが形成されるようになされると共に、該連結バ
ーが、異なる該主基板上に配置された該ＩＣチップを配
線接続するための信号経路を具備しており、１つの該主基板の端に配置された少なくとも１つのエッ
ジコネクタ(700) をさらに具備し、該エッジコネクタ
が、該ＩＣチップと外部デバイスとを配線接続するため
の信号経路を具備しており、それぞれの該主基板のＩＣチップに電力を供給するため
の複数の電源分配手段がそれぞれの該主基板上にマウン
トされ、該電源分配手段が、該連結バーおよび該エッジ
コネクタから分離されていること、を特徴とするマルチチップモジュール。
【請求項１７】請求項１６記載のマルチチップモジュ
ールにおいて、前記電源分配手段が、それぞれの前記主基板(100) の第
２の表面に前記ＩＣチップ(110) 列と一般に反対側かつ
平行にマウントされた複数の電源ストラップ(170) を有
していること、を特徴とするマルチチップモジュール。
【請求項１８】請求項１７記載のマルチチップモジュ
ールにおいて、前記主基板(100) の外部において前記電源ストラップ(1
70) の端に接続されている、複数の電源フィードストラ
ップ(180) をさらに有していること、を特徴とするマルチチップモジュール。
【請求項１９】ほぼ平坦なＸ−Ｙ平面を定める複数の
主基板と、該主基板上にマウントされた複数のほぼ長方
形のＩＣチップと、該ＩＣチップを相互接続するための
信号伝送手段とを具備し、該信号伝送手段がＸ，Ｙ，Ｚ
軸の一つにほぼ平行に設けられた３次元マルチチップモ
ジュールにおいて、該モジュール内の機能ユニット当たりのチップ(110) 数
をＮ_Fとし、Ｘ軸およびＹ軸方向の該ＩＣチップの配設
ピッチをそれぞれＰ_XおよびＰ_Yとし、Ｚ軸方向に隣接
する主基板(100) 間の中心距離をＰ_Zとし、他の機能ユ
ニットとの伝送を必要とする機能ユニットの数をＮ_Sと
し、ＸＹ方向およびＺ軸方向への電磁波の該信号伝送手
段を通しての伝搬速度をそれぞれＶ_XYおよびＶ_Zとし、
それぞれの該主基板にマウントされるＩＣチップの数を
Ｎ_bとしたとき、チップ数Ｎ_bが、Ｎ_b＝［２Ｎ_SＮ_FＰ_ZＶ_XY／（Ｐ_X＋Ｐ_Y）Ｖ_Z］^2/3 の方程式に従って定められること、を特徴とするマルチチップモジュール。
【請求項２０】マルチチップモジュールを外部デバイ
スに電気的に接続し、かつ、インピーダンスが制御され
た柔軟なコネクタにおいて、第１の柔軟な導電層、該第１の柔軟な導電層上に配備さ
れ所望の厚さを有する第１の柔軟な絶縁層、複数の絶縁
性ストリップによって分離された複数の導電性ストリッ
プから構成され、実質的に均等に離れて平行である該複数の導電性ストリ
ップは、該第１の柔軟な絶縁層上に配備された複数の信
号伝送層と、該複数の信号伝送層上に配備され所望厚さ
の第２の柔軟な絶縁層と、該第２の柔軟な絶縁層上に配
備され実質的に同じ広さをもち信号線としてのインピー
ダンス値が実質的に均一値に設定されたた第２の柔軟な
導電層を有すること、を特徴とするマルチチップモジュール用コネクタ。
【請求項２１】３次元マルチチップモジュールにおい
て、独立に作成された複数の主基板(100) と、上端および下
端を具備し独立に作成された複数の連結バー(150) とを
有し、該複数の連結バーが１つの該主基板の少なくとも
１端に取り外し可能にマウントされ、かつ、隣接する該
主基板の間のスペーサとして働くようになされており、独立に作成されて該複数の主基板に取外し可能にマウン
トされた少なくとも１つの電源ストラップ(170) をさら
に有すること、を特徴とするマルチチップモジュール。