CN113535636A - 一种计算装置 - Google Patents
一种计算装置 Download PDFInfo
- Publication number
- CN113535636A CN113535636A CN202110740893.3A CN202110740893A CN113535636A CN 113535636 A CN113535636 A CN 113535636A CN 202110740893 A CN202110740893 A CN 202110740893A CN 113535636 A CN113535636 A CN 113535636A
- Authority
- CN
- China
- Prior art keywords
- chip
- board card
- board
- power supply
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000004806 packaging method and process Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000011105 stabilization Methods 0.000 description 8
- 230000006641 stabilisation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 102100029368 Cytochrome P450 2C18 Human genes 0.000 description 2
- 101000919360 Homo sapiens Cytochrome P450 2C18 Proteins 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- HJVCHYDYCYBBQX-HLTLHRPFSA-N (2s,3s,4e,6e,8s,9s)-3-amino-9-methoxy-2,6,8-trimethyl-10-phenyldeca-4,6-dienoic acid Chemical compound OC(=O)[C@@H](C)[C@@H](N)/C=C/C(/C)=C/[C@H](C)[C@@H](OC)CC1=CC=CC=C1 HJVCHYDYCYBBQX-HLTLHRPFSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- PBLZLIFKVPJDCO-UHFFFAOYSA-N omega-Aminododecanoic acid Natural products NCCCCCCCCCCCC(O)=O PBLZLIFKVPJDCO-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7896—Modular architectures, e.g. assembled from a number of identical packages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供了一种计算装置，包括：第一芯片，和围绕设置在所述第一芯片周围的若干个第二芯片，其中，所述第一芯片和所述第二芯片均设置在所述第一板卡上；第三芯片，和围绕设置在所述第三芯片周围的若干个第四芯片，其中，所述第三芯片和所述第四芯片均设置在所述第一板卡上；所述第一板卡与所述第二板卡连接；这样，本发明实施例能在保持小体积的情况下具备高性能，通过紧凑的布局和双板的结构设计，实现了放置更多芯片的功能。
Description
技术领域
本发明涉及一种计算装置，尤其涉及一种计算装置。
背景技术
计算装置的架构有很多种，例如以CPU为核心的，以ARM为核心的、以GPU 为核心的、以FPGA为核心的，不同的应用场合有各自的优势和限制。
对于通信和雷达应用场合，信号频率高、实时性要求强，因此需要具有并行计算能力的FPGA，以及外围的高带宽数据接口。但高计算能力的FPGA意味着需要更大尺寸的芯片，以容纳更多的计算单元，这也会带来更大的功耗。同时高带宽意味着更多的信号连接，这会导致走线尺寸变大，挤占芯片的放置空间，降低装置的性能密度。
发明内容
为解决以上技术问题，本发明实施例提供一种计算装置，用于解决计算装置的小型化和实现高性能密度的问题。
为达上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供一种计算装置，包括：
第一芯片，和围绕设置在所述第一芯片周围的若干个第二芯片，其中，所述第一芯片和所述第二芯片均设置在所述第一板卡上；
第三芯片，和围绕设置在所述第三芯片周围的若干个第四芯片，其中，所述第三芯片和所述第四芯片均设置在所述第一板卡上；
所述第一板卡与所述第二板卡连接。
在本发明实施例中，所述第一板卡和所述第二板卡之间通过柔性板连接。
在本发明实施例中，所述第一板卡上设置第一电源模块，所述第一电源模块与所述第二芯片围绕所述第一芯片设置；
所述第二板卡上设置第二电源模块，所述第二电源模块与所述第四芯片围绕所述第三芯片设置。
在本发明实施例中，所述第一板卡上和所述第二板卡上均设置高速信号区域，其中，
所述第一板卡上的第一电源模块区域与所述第一板卡上的高速信号区域相互分开设置；
所述第二板卡上的第二电源模块区域与所述第二板卡上的高速信号区域相互分开设置。
在本发明实施例中，所述第一板卡上的高速信号区域设置在所述第一电源模块区域与所述第一芯片之间；
所述第二板卡上的第二电源模块区域设置在所述第二电源模块区域与所述第二芯片之间。
在本发明实施例中，所述第一板卡和所述第二板卡均为叠层结构，所述第一板卡上和所述第二板卡上均设置电源层。
在本发明实施例中，所述第一电源模块的电源拓扑或所述第二电源模块均设置相互串联的转换器模块和稳压模块。
在本发明实施例中，所述转换器模块的VDD端口和/或所述稳压模块的VDD 端口均通过电容组接地，其中，所述电容组包括并联设置第一电容和第二电容，其中，所述第一电容的容值大于所述第二电容的容值。
本发明实施例提供了一种计算装置，包括：第一芯片，和围绕设置在所述第一芯片周围的若干个第二芯片，其中，所述第一芯片和所述第二芯片均设置在所述第一板卡上；第三芯片，和围绕设置在所述第三芯片周围的若干个第四芯片，其中，所述第三芯片和所述第四芯片均设置在所述第一板卡上；所述第一板卡与所述第二板卡连接；这样，本发明实施例能在保持小体积的情况下具备高性能，通过紧凑的布局和双板的结构设计，实现了放置更多芯片的功能。
附图说明
图1为本发明实施例提供的一种计算装置的结构示意图；
图2为本发明实施例提供的第一电源模块或第二电源模块的叠层设计图；
图3为本发明实施例提供的第一电源模块或第二电源模块的电源拓扑图；
图4为本发明实施例提供的第一电源模块或第二电源模块的去耦方案图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
目前，现有技术中常规FPGA芯片加AD/DA芯片的方案是基于VPX、CPCI 等机箱架构进行设计，而使用此类产品的场合往往是通信和雷达场合，对于地面应用场景，体积不是关键影响因素。但是对于便携式设备、机载场合，体积将会受限，传统VPX和CPCI的体积将不再可接受；同时由于装置的体积较大，进而使得计算装置重量较重，对于便携式和机载等对重量要求严格的场合，劣势显著。而为了减小尺寸采用小尺寸架构设计则会使的芯片的数量减少，从而使得整个计算装置的性能密度降低，无法满足高性能所需的计算资源、高带宽、高速度等要求。
对于带有FPGA芯片加AD/DA芯片的计算装置来说，计算资源、带宽、通道数、工作频率都是高性能的体现。直观来讲，就是芯片越多、速度越高，性能越好。为了实现高性能，本发明采用了合理的布局、优化的电源网络设计、优化的信号网络设计等方法实现。
本发明实施例提供了一种计算装置，如图1所示，包括第一板卡3和第二板卡 6，所述第一板卡3和所述第二板卡6之间通过柔性板7连接，所述第一板卡3和所述第二板卡6采用背靠背的安装方式。具体地，所述第一板卡3上和所述第二板卡 6的散热面朝向两侧，这种散热方式芯片发热面和壳体表面的接触面积最大，路径最小，根据传热公式，热传递的效率最高。其中，所述第一板卡3和所述第二卡板可以相同，也可以不同，所述第一板卡3和所述第二卡板可以为电路板。
具体地，所述第一板卡3上设置第一芯片1、第二芯片2和第一电源模块8，其中，所述第一芯片1设置在所述第一板卡3的中心位置，所述第一芯片1包括但不限于是FPGA芯片，所述第二芯片2有多个，具体地，所述第二芯片2包括但不限于数模转换芯片和数字信号处理模块，更具体地，所述第二芯片2包括DA芯片1 (数模转换芯片)、DA芯片2(数模转换芯片)和DSP芯片(数字信号处理模块)，所述DA芯片1和所述DA芯片2设置在所述第一芯片1的上方，所述DSP芯片靠近所述柔性板7设置在所述第一芯片1的右上方，所述第一电源模块8设置在所述第一芯片1的左侧，所述第一板卡3的左侧通过所述柔性板7与所述第二板卡6连接。
所述第二板卡6的右侧连接所述柔性板7，所述第二板卡6上设置第三芯片4、第四芯片5和第二电源模块9，所述第三芯片4设置在所述第二板卡6的中心处，所述第三芯片4包括但不限于是FPGA芯片，所述第四芯片5有两个以上，具体地，所述第四芯片5包括但不限于模数转换芯片，更具体地，所述第四芯片5包括AD芯片1(模数转换芯片)、AD芯片2(模数转换芯片)、AD芯片3(模数转换芯片)、 AD芯片4(模数转换芯片)、AD芯片5(模数转换芯片)、AD芯片6(模数转换芯片)、AD芯片7(模数转换芯片)和AD芯片8(模数转换芯片)，其中，AD 芯片1、AD芯片2、AD芯片3和AD芯片4设置在所述第三芯片4的上方，AD 芯片5、AD芯片6、AD芯片7和AD芯片8设置在所述第三芯片4的下方，所述第二电源模块9与若干个所述第四芯片5围绕设置在所述第三芯片4的周围，具体地，所述第二电源模块9设置在所述第三芯片4的右侧。
这样，受限于尺寸面积，按照连接关系将芯片分为两个板卡，采用背靠背的安装方式，散热面朝向两侧，这种散热方式芯片发热面和壳体表面的接触面积最大，路径最小，根据传热公式，热传递的效率最高。FPGA(即所述第一芯片1或所述第二芯片2)作为计算中心，放置于板卡的正中央，所有外围资源围绕FPGA四周紧密排放，这种布局方式有助于信号走线分区、以及高速线走线最短的原则，可以降低信号间的干扰，以及降低信号损耗，进而提高信号的传输带宽。电源作为干扰源，放置在板卡外侧，在电源和用电芯片之间，放置了大量组合电容，兼顾高频、中频、低频噪声滤除的功能。
这里需要注意的是所述第一芯片1、所述第二芯片2、所述第三芯片4和第四芯片5可以为任意的芯片。本发明实施例通过第一板卡3或第二板卡6上通过调整芯片的设置位置，进而产生合理的布局，使得芯片之间的干扰降低，信号损耗的程度降低，从而提高了信号的传输带宽。
进一步地，在本发明实施例中，由于所述板卡上各个芯片的密度很高，留给所述电源模块走线的空间较少，受尺寸所限，无法为众多芯片或模块提供足够的电源轨进行供电，因此只能对不同的电源进行合并，但合并后会导致不同电源轨噪声相互串扰，进而影响芯片性能。
因此，在一方面，本发明实施例通过对电源采用叠层设计进而充分利用电源平面和地平面之间的寄生电容，滤除掉电源轨上的高频噪声，同时由于地平面的隔离电源上的噪声无法从线路路径上串入信号线，保护了信号线的安全。
具体地，所述第一板卡3和所述第二板卡6均为叠层结构，所述第一板卡3上和所述第二板卡6上均包括电源层，即如图2所示，所述板卡结构有17层，其中所述电源层在第9层、第10层，这里，需要注意的是叠层的数量是由信号数量决定的，计算装置的芯片数量多，信号数量也多，因此信号叠层数量也就越多。
在另一方面，地平面虽然保护了线路免受干扰，但是电源平面上的噪声最终还是会传递到用电芯片，虽然用电芯片的电源抑制比一定程度上能够衰减来自电源的噪声，但是对于高性能芯片(例如转换器芯片)来说，往往要求信噪比很高，在此要求下，仅靠芯片自身的电源抑制能力无法达到预定的要求。
因此本发明实施例提供一种电源拓扑，如图3所示，包括转换器模块和稳压模块，具体地，所述转换器模块的VDD端口和EN端口均与电源正极(Vbatt)连接，且所述电源正极还通过电容接地，所述转换器模块的switch端口和FB端口均连接第一稳压后电压输出端，所述第一稳压后电压输出端连接稳压前电压输入端，所述稳压前电压输入端与所述稳压模块的VDD端口和EN端口连接，所述稳压模块的 OUT端口和FB端口与第二稳压后电压输出端连接。
较优地，所述转换器模块为DC/DC芯片，这样对于非敏感型用电芯片，采用 DC/DC芯片直接供电，效率高，空间小。所述转换器模块为LDO芯片，对于ADDA 芯片类敏感用电芯片，使用LDO芯片供电，能够有效的衰减敏感电路上的噪声。
另外，本发明实施例通过电阻组使得系统在整个频段范围内都拥有较低的阻抗值，其中大电容负载低频段，小电容负载高频段，进而覆盖整个频段。提供更好的滤波性能，具体地，如图4所示，图中所示的VDD端口可以为所述转换器模块上的VDD端口，也可以为稳压模块上的VDD端口，所述VDD端口通过电容组接地，所述电容组包括并联设置的第一电容和第二电容，其中，所述第一电容和所述第二电容的数量均可以有多个，所述第一电容的容值大于第二电容的容值。
进一步地，在本发明实施例中，如图1所示，所述第一板卡3上的高速信号区域10设置在所述第一电源模块8区域与所述第一芯片1之间；所述第二板卡6上的第二电源模块9区域设置在所述第二电源模块9区域与所述第二芯片2之间。
这样，在使用时，采用了关键信号和电源分区的设计方案，该设计方案避免了关键信号穿越高噪声的电源区域，保证了信号传输质量，信号线严格按照可控阻抗设计，并且保证整个链路的信号完整性，确保信号能在高传速下稳定的运行。
以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种计算装置，其特征在于，包括：
第一芯片(1)，和围绕设置在所述第一芯片(1)周围的若干个第二芯片(2)，其中，所述第一芯片(1)和所述第二芯片(2)均设置在所述第一板卡(3)上；
第三芯片(4)，和围绕设置在所述第三芯片(4)周围的若干个第四芯片(5)，其中，所述第三芯片(4)和所述第四芯片(5)均设置在所述第一板卡(3)上；
所述第一板卡(3)与所述第二板卡(6)连接。
2.根据权利要求1所述的一种计算装置，其特征在于，所述第一板卡(3)和所述第二板卡(6)之间通过柔性板(7)连接。
3.根据权利要求1所述的一种计算装置，其特征在于，所述第一板卡(3)上设置第一电源模块(8)，所述第一电源模块(8)与所述第二芯片(2)围绕所述第一芯片(1)设置；
所述第二板卡(6)上设置第二电源模块(9)，所述第二电源模块(9)与所述第四芯片(5)围绕所述第三芯片(4)设置。
4.根据权利要求1所述的一种计算装置，其特征在于，所述第一板卡(3)上和所述第二板卡(6)上均设置高速信号区域(10)，其中，
所述第一板卡(3)上的第一电源模块(8)区域与所述第一板卡(3)上的高速信号区域(10)相互分开设置；
所述第二板卡(6)上的第二电源模块(9)区域与所述第二板卡(6)上的高速信号区域(10)相互分开设置。
5.根据权利要求4所述的一种计算装置，其特征在于，所述第一板卡(3)上的高速信号区域(10)设置在所述第一电源模块(8)区域与所述第一芯片(1)之间；
所述第二板卡(6)上的第二电源模块(9)区域设置在所述第二电源模块(9)区域与所述第二芯片(2)之间。
6.根据权利要求1所述的一种计算装置，其特征在于，所述第一板卡(3)和所述第二板卡(6)均为叠层结构，所述第一板卡(3)上和所述第二板卡(6)上均设置电源层。
7.根据权利要求1所述的一种计算装置，其特征在于，所述第一电源模块(8)的电源拓扑或所述第二电源模块(9)均设置相互串联的转换器模块和稳压模块。
8.根据权利要求6所述的一种计算装置，其特征在于，所述转换器模块的VDD端口和/或所述稳压模块的VDD端口均通过电容组接地，其中，所述电容组包括并联设置第一电容和第二电容，其中，所述第一电容的容值大于所述第二电容的容值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110740893.3A CN113535636A (zh) | 2021-06-30 | 2021-06-30 | 一种计算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110740893.3A CN113535636A (zh) | 2021-06-30 | 2021-06-30 | 一种计算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113535636A true CN113535636A (zh) | 2021-10-22 |
Family
ID=78097428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110740893.3A Pending CN113535636A (zh) | 2021-06-30 | 2021-06-30 | 一种计算装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113535636A (zh) |
Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297359A (ja) * | 1993-08-05 | 1995-11-10 | Fujitsu Ltd | マルチチップモジュールとマルチチップモジュール用コネクタ |
| US6445475B1 (en) * | 1998-06-02 | 2002-09-03 | Sony Corporation | Method for practically loading transmission or receiving module for optical link and its rigid flexible board |
| CN101082824A (zh) * | 2006-06-01 | 2007-12-05 | 罗姆股份有限公司 | 电源设备和具有该电源设备的电器 |
| US20090031062A1 (en) * | 2007-07-25 | 2009-01-29 | Asustek Computer Inc. | Modularized motherboard |
| CN201540505U (zh) * | 2009-09-22 | 2010-08-04 | 中国人民解放军总后勤部军需装备研究所 | 组合式计算机主板 |
| JP2012178519A (ja) * | 2011-02-28 | 2012-09-13 | Ngk Spark Plug Co Ltd | キャパシタ内蔵光電気混載パッケージ |
| CN103096519A (zh) * | 2011-10-31 | 2013-05-08 | 深圳光启高等理工研究院 | 一种基于柔性电路板的rru设备 |
| CN103747662A (zh) * | 2014-01-22 | 2014-04-23 | 苏州工业园区驿力机车科技有限公司 | 风机控制器 |
| CN105657962A (zh) * | 2016-03-28 | 2016-06-08 | 莆田市涵江区依吨多层电路有限公司 | 一种多层pcb电路板 |
| CN108415684A (zh) * | 2018-05-08 | 2018-08-17 | 上海彭创教育科技有限公司 | 一种智能黑板单驱动板卡 |
| CN108984452A (zh) * | 2018-07-06 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种gpu服务器及其扩展系统 |
| US20190123023A1 (en) * | 2016-10-07 | 2019-04-25 | Xcelsis Corporation | 3D Compute Circuit with High Density Z-Axis Interconnects |
| CN209000014U (zh) * | 2018-11-21 | 2019-06-18 | 紫光同芯微电子有限公司 | Usb key芯片版图结构 |
| CN109917897A (zh) * | 2019-03-20 | 2019-06-21 | 浪潮商用机器有限公司 | 冗余板卡电源管理系统及方法 |
| CN110134206A (zh) * | 2019-06-06 | 2019-08-16 | 深圳云朵数据科技有限公司 | 一种计算板卡 |
| CN209312003U (zh) * | 2019-02-25 | 2019-08-27 | 福建宸为电子科技有限公司 | 一种触摸屏组件 |
| CN111615254A (zh) * | 2020-06-19 | 2020-09-01 | 苏州浪潮智能科技有限公司 | 印制电路板及印制电路板的电源设计方法 |
| CN111709212A (zh) * | 2020-06-17 | 2020-09-25 | 京东方科技集团股份有限公司 | 电路板及其布局方法、终端设备 |
| CN111880585A (zh) * | 2020-07-23 | 2020-11-03 | 昆山迈致治具科技有限公司 | 一种温度控制板 |
| CN212990051U (zh) * | 2020-10-28 | 2021-04-16 | 山西百信信息技术有限公司 | 一种主板内存条布局结构 |
| CN112994443A (zh) * | 2019-12-16 | 2021-06-18 | 上海交通大学 | 应用于低功耗全集成系统级芯片的电源管理系统 |
-
2021
- 2021-06-30 CN CN202110740893.3A patent/CN113535636A/zh active Pending
Patent Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297359A (ja) * | 1993-08-05 | 1995-11-10 | Fujitsu Ltd | マルチチップモジュールとマルチチップモジュール用コネクタ |
| US6445475B1 (en) * | 1998-06-02 | 2002-09-03 | Sony Corporation | Method for practically loading transmission or receiving module for optical link and its rigid flexible board |
| CN101082824A (zh) * | 2006-06-01 | 2007-12-05 | 罗姆股份有限公司 | 电源设备和具有该电源设备的电器 |
| US20090031062A1 (en) * | 2007-07-25 | 2009-01-29 | Asustek Computer Inc. | Modularized motherboard |
| CN201540505U (zh) * | 2009-09-22 | 2010-08-04 | 中国人民解放军总后勤部军需装备研究所 | 组合式计算机主板 |
| JP2012178519A (ja) * | 2011-02-28 | 2012-09-13 | Ngk Spark Plug Co Ltd | キャパシタ内蔵光電気混載パッケージ |
| CN103096519A (zh) * | 2011-10-31 | 2013-05-08 | 深圳光启高等理工研究院 | 一种基于柔性电路板的rru设备 |
| CN103747662A (zh) * | 2014-01-22 | 2014-04-23 | 苏州工业园区驿力机车科技有限公司 | 风机控制器 |
| CN105657962A (zh) * | 2016-03-28 | 2016-06-08 | 莆田市涵江区依吨多层电路有限公司 | 一种多层pcb电路板 |
| US20190123023A1 (en) * | 2016-10-07 | 2019-04-25 | Xcelsis Corporation | 3D Compute Circuit with High Density Z-Axis Interconnects |
| CN108415684A (zh) * | 2018-05-08 | 2018-08-17 | 上海彭创教育科技有限公司 | 一种智能黑板单驱动板卡 |
| CN108984452A (zh) * | 2018-07-06 | 2018-12-11 | 郑州云海信息技术有限公司 | 一种gpu服务器及其扩展系统 |
| CN209000014U (zh) * | 2018-11-21 | 2019-06-18 | 紫光同芯微电子有限公司 | Usb key芯片版图结构 |
| CN209312003U (zh) * | 2019-02-25 | 2019-08-27 | 福建宸为电子科技有限公司 | 一种触摸屏组件 |
| CN109917897A (zh) * | 2019-03-20 | 2019-06-21 | 浪潮商用机器有限公司 | 冗余板卡电源管理系统及方法 |
| CN110134206A (zh) * | 2019-06-06 | 2019-08-16 | 深圳云朵数据科技有限公司 | 一种计算板卡 |
| CN112994443A (zh) * | 2019-12-16 | 2021-06-18 | 上海交通大学 | 应用于低功耗全集成系统级芯片的电源管理系统 |
| CN111709212A (zh) * | 2020-06-17 | 2020-09-25 | 京东方科技集团股份有限公司 | 电路板及其布局方法、终端设备 |
| CN111615254A (zh) * | 2020-06-19 | 2020-09-01 | 苏州浪潮智能科技有限公司 | 印制电路板及印制电路板的电源设计方法 |
| CN111880585A (zh) * | 2020-07-23 | 2020-11-03 | 昆山迈致治具科技有限公司 | 一种温度控制板 |
| CN212990051U (zh) * | 2020-10-28 | 2021-04-16 | 山西百信信息技术有限公司 | 一种主板内存条布局结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9866265B2 (en) | High frequency circuit module in which high frequency circuits are embedded in a multilayer circuit substrate | |
| CN104051425B (zh) | 用于减少通道串扰的耦合通孔 | |
| US9543645B2 (en) | Reflective beamforming for performing chip-to-chip and other communications | |
| US5689600A (en) | Electronic circuit structure | |
| CN103930989B (zh) | 射频层叠封装电路 | |
| US20100184307A1 (en) | Reducing far-end crosstalk in electrical connectors | |
| US9515027B2 (en) | Printed circuit board | |
| US10468752B2 (en) | Wireless communication module and portable terminal including the same | |
| US20140051369A1 (en) | High-frequency circuit module | |
| US20130201616A1 (en) | Three dimensional passive multi-component structures | |
| CN101365293A (zh) | 电磁带隙结构及印刷电路板 | |
| US9484608B2 (en) | Switch module | |
| US8467740B2 (en) | High-frequency module | |
| US10700431B2 (en) | Wiring board, coupler module, and communication device | |
| DE112012000657T5 (de) | Hochfrequenzmodul | |
| CN103270645A (zh) | 微带布线的串扰降低 | |
| CN113535636A (zh) | 一种计算装置 | |
| US11190161B2 (en) | Filter device | |
| US5812384A (en) | Matrix filters for low-noise power distribution systems | |
| CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
| WO2023082513A1 (zh) | 有源天线系统、基站、无线通信系统 | |
| WO2014159172A1 (en) | Passive radio frequency signal handler | |
| TWI415404B (zh) | 超高速數位用戶迴路之混合電路 | |
| CN217825534U (zh) | 一种兼容多层端口的电路板 | |
| US20240128947A1 (en) | In-phase noise suppression device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |