TWI415404B - 超高速數位用戶迴路之混合電路 - Google Patents

Description

超高速數位用戶迴路之混合電路

本發明係關於一種混合電路，特別是關於一種超高速數位用戶迴路(Very High Data Rate DSL)中用於阻隔晶片介面電路所傳送與接收的上行訊號與下行訊號之雜訊的混合電路。

習知技術中，隨著網路的普及與使用者對頻寬的需求，一種更為先進的DSL規格VDSL(Very-High-Speed Digital Subscriber Lines)將使傳輸的速度大幅提升。VDSL系統的傳輸速度超過ADSL相當多，可達到50Mb/s。此外，該VDSL係由混合單元、數位訊號處理單元、數位類比前端單元、線性驅動單元與混合電路等所組成。其中，該混合單元又具有雙向傳送單元與變壓單元，該雙向傳送單元與該變壓單元的數目係關係到VDSL傳輸時所需的通道數。

然而，對於大型的VDSL設備而言，不可能僅只利用單通道用於上行/下行訊號的傳輸，其往往具有複數組的通道以進行該上行/下行訊號的傳輸，但於有限的電路板佈局空間下，雙向傳送單元能簡化電路佈局以縮小電路於電路板上占用的面積，甚至進而供更多雙向傳送單元的佈局即係顯得十分重要。

如第4圖所示，其係習知技術之超高速數位用戶迴路之混合電路的佈局示意圖。第4圖係以4通道CH1-CH4的超高速數位用戶迴路為例，於印刷電路板18’上包含：四個混合電路2’與晶片介面電路6。該等混合電路2’則各包含雙向傳送單元8、變壓模組10、直流隔離電容12’、接收單元14與傳送單元16。傳統的設計中，由於混合電路中的雙向傳送單元需要串接二個電容12’以連接對應的雙向傳送單元8’，而該等電容12’的數量即會影響到印刷電路板18’上所需的電路佈局面積大小。

故有需要改善習知技術無法有效地降低電路佈局空間的缺失。

本發明之一目的係提供一種高速數位用戶迴路之混合電路，係可達到降低製造成本與縮小電路佈局占用面積的功效。

為達上述目的，本發明之混合電路係用於阻隔來自超高速數位用戶迴路中之晶片介面電路於傳送與接收上行訊號與下行訊號時的雜訊，該混合電路包含：雙向傳送單元，係具有二傳輸端用於分別傳輸該上行(upstream)訊號與該下行(downstream)訊號；變壓模組，係具有第一變壓單元與第二變壓單元，且該第一變壓單元與該第二變壓單元各具有初級線圈與次級線圈，而每一該等初級線圈與每一該等次級線圈又分別地具有二連接端子，又每一該等初級線圈之其一連接端子係分別與該雙向傳送單元之傳輸端對應連接；直流隔離電容，係串接於該第一變壓單元之該初級線圈之另一連接端子與該第二變壓單元之該初級線圈之另一連接端子之間；接收單元，係與該第一變壓單元及該第二變壓單元之次級線圈的該等連接端子各別地連接，用以傳輸該上行訊號；以及傳送單元，係與該第一變壓單元及該第二變壓單元之次級線圈的該等連接端子各別地連接，用以傳輸該下行訊號。

於一實施例中，該直流隔離電容係可為雙排標準封裝(Dual in-line package)型態，此外，該直流隔離電容的電容值更可為27奈法拉(nf)。

本發明之超高速數位用戶迴路之混合電路係提供直流隔離電容以串接變壓模組中的複數初級線圈。

與習知技術相較，本發明所提供的超高速數位用戶迴路之混合電路係提供更為簡化的電路佈局設計，使得透過本發明係可解決習知技術中因複雜電路的設計，所造成使用者在進行電路佈局設計時的困難度與複雜度。此外，本發明亦能避免習知電路因複雜度的提高而增加電路製作成本，以及本發明更能減少印刷電路板上所需占用的面積。

為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：

參考第1圖，係本發明超高速數位用戶迴路之混合電路於第一實施例中的方塊示意圖。於第1圖中，該超高速數位用戶迴路4中的混合電路2係用於阻隔來自晶片介面電路6(例如數位/類比轉換介面與類比前端等電路)的雜訊以使該上行訊號US及該下行訊號DS可不受雜訊干擾地被正確傳輸。

該混合電路2係包含雙向傳送單元8、變壓模組10、直流隔離電容12、接收單元14與傳送單元16。其中，該雙向傳送單元8係具有二傳輸端82、84，且該雙向傳送單元8係供該上行訊號US與該下行訊號DS傳輸用，以及該雙向傳送單元8係接收類比的該上行訊號US與該下行訊號DS。其中，如第1圖所示，於實施例中該傳輸端82係可用來接收傳輸自變壓模組10的上行訊號US；而該傳輸端84係可用來接收外部輸入的下行訊號DS。

混合電路2係分離接收單元14的上行訊號US與傳送單元16的下行訊號DS，以使超高速數位用戶迴路4之混合電路2實現全雙工網路傳輸，例如：接收單元14係接收來自於該晶片介面電路6的該上行訊號US，並透過該混合電路2之該傳輸單元8傳送至該超高速數位用戶迴路4的外部；以及，該傳輸單元8係接收外部的該下行訊號DS，並透過該混合電路2之該傳送單元16傳送至該晶片介面電路6。其中，該混合電路2係抑制該上行訊號US進入該傳送單元16，以及抑制該下行訊號DS進入該接收單元14。

該變壓模組10係具有第一變壓單元102與第二變壓單元104，且該第一變壓單元102與該第二變壓單元104係分別地具有初級線圈1022、1042與次級線圈1024、1044，而該初級線圈1022、1042與該次級線圈1024、1044又分別地具有二連接端子a-h。

如第1圖所示，該初級線圈1022的連接端子a係與該傳輸端82連接，初級線圈1042的連接端子d係與該傳輸端84連接。於此，該初級線圈1022的該連接端子a係與該傳輸端82連接；以及該初級線圈1042的該連接端子d係與該傳輸端84連接。

該直流隔離電容12係連接該第一變壓單元102之該初級線圈1022的連接端子b，以及連接該第二變壓單元104之該初級線圈1024的連接端子c。其中，該直流隔離電容12係可為雙排標準封裝(Dual in-line package)型態。再者，於本發明實施例中的架構下，該直流隔離電容12的電容值較佳係可為27奈法拉(nf)，舉例來說，27(nf)的直流隔離電容12可與型號為VINAX-M V2之8通道超高速數位用戶迴路(VDSL)的晶片組來搭配使用。

該接收單元14係分別地連接該第一變壓單元102之該次級線圈1024的連接端子e-f，以及連接該第二變壓單元104之該次級線圈1044的連接端子g-h，該接收單元14係提供晶片介面電路6與變壓模組10間之上行訊號US的傳輸路徑。

傳送單元16係分別地連接該第一變壓單元102之該次級線圈1024的連接端子e-f與該第二變壓單元104之該次級線圈1044的連接端子g-h，該傳送單元16係提供晶片介面電路6與變壓模組10間之下行訊號DS的傳輸路徑。

參考第2圖，係說明超高速數位用戶迴路之混合電路於第一實施例中的佈局示意圖。於第2圖中，係以4通道CH1-CH4的超高速數位用戶迴路為例來做說明。其中，該4通道係分別地對應一混合電路，每一該混合電路2係佈局在印刷電路板18上，該等混合電路2各包含雙向傳送單元8、變壓模組10、直流隔離電容12、接收單元14與傳送單元16。相較於第4圖之習知技術下的混合電路2’，本實施例係可減少電路佈局所需的面積。

參考第3圖，係本發明超高速數位用戶迴路之混合電路於第二實施例中的方塊示意圖。第二實施例相較於前述第一實施例之不同處在於：該混合電路2”更可包含線性驅動(line driver)單元20與高通濾波(high pass filter)單元22。其中，該線性驅動單元20係串接於該接收單元14與該變壓模組10之間，用於避免該上行訊號US產生失真，以及維持該上行訊號US的可靠度；以及，高通濾波單元22係串接於該傳送單元16與該變壓模組10之間，用於濾除該下行訊號DS中低頻的雜訊。

各實施例下之超高速數位用戶迴路的混合電路係提供直流隔離電容以同時連接變壓模組中的複數初級線圈。其中，該直流隔離電容除係可阻隔在該超高速數位用戶迴路中的直流電，以避免該直流電透過該雙向傳送單元影響上行訊號或下行訊號。

與習知技術相較，本發明實施例中所提供的超高速數位用戶迴路之混合電路係提供更為簡化的電路佈局設計，使得透過本發明係可解決習知技術中因複雜電路的設計，所造成使用者在進行電路佈局設計時的困難度與複雜度。此外，本發明實施例更可縮小電路板上所需的占用面積。

本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以下文之申請專利範圍所界定者為準。

2、2’、2”．．．混合電路

4．．．超高速數位用戶迴路

6．．．晶片介面電路

8．．．雙向傳送單元

82、84．．．傳輸端

10．．．變壓模組

102．．．第一變壓單元

1022、1042．．．初級線圈

1024、1044．．．次級線圈

104．．．第二變壓單元

12、12’．．．直流隔離電容

14．．．接收單元

16．．．傳送單元

18．．．印刷電路板

20．．．線性驅動單元

22．．．高通濾波單元

US．．．上行訊號

DS．．．下行訊號

a-h．．．連接端子

CH1-CH4．．．通道

第1圖係本發明超高速數位用戶迴路之混合電路於第一實施例中的方塊示意圖；

第2圖係說明超高速數位用戶迴路之混合電路於第一實施例中的佈局示意圖；

第3圖係本發明超高速數位用戶迴路之混合電路於第二實施例中的方塊示意圖；以及

第4圖係習知技術之超高速數位用戶迴路之混合電路的佈局示意圖。

2．．．混合電路

4．．．超高速數位用戶迴路

6．．．晶片介面電路

8．．．雙向傳送單元

82、84．．．傳輸端

10．．．變壓模組

102．．．第一變壓單元

1022、1042．．．初級線圈

1024、1044．．．次級線圈

104．．．第二變壓單元

12．．．直流隔離電容

14．．．接收單元

16．．．傳送單元

US．．．上行訊號

DS．．．下行訊號

a-h．．．連接端子

Claims (4)

1. 一種超高速數位用戶迴路之混合電路，係用於阻隔超高速數位用戶迴路之晶片介面電路於傳送與接收上行訊號與下行訊號時的雜訊，該混合電路包含：雙向傳送單元，係具有二傳輸端用於分別傳輸該上行訊號與該下行訊號；變壓模組，係具有第一變壓單元與第二變壓單元，且該第一變壓單元與該第二變壓單元各具有初級線圈與次級線圈，而每一該等初級線圈與每一該等次級線圈又分別地具有二連接端子，又每一該等初級線圈之其一連接端子係分別與該雙向傳送單元之傳輸端對應連接；直流隔離電容，係串接於該第一變壓單元之該初級線圈之另一連接端子與該第二變壓單元之該初級線圈之另一連接端子之間；接收單元，係與該第一變壓單元及該第二變壓單元之次級線圈的該等連接端子各別地連接，用以傳輸該上行訊號；以及傳送單元，係與該第一變壓單元及該第二變壓單元之次級線圈的該等連接端子各別地連接，用以傳輸該下行訊號。
2. 如申請專利範圍第1項所述之混合電路，其中該直流隔離電容係為雙排標準封裝(Dual in-line package)型態。
3. 如申請專利範圍第2項所述之混合電路，其中該直流隔離電容的電容值係為27奈法拉(nf)。
4. 如申請專利範圍第1項所述之混合電路，更包含：線性驅動單元，係串接於該接收單元與該變壓模組之間；以及高通濾波單元，係串接於該傳送單元與該變壓模組之間。