CN115101497B - 一种集成电路封装体、印制电路板、板卡和电子设备 - Google Patents

Abstract

本申请提供一种集成电路封装体、印制电路板、板卡和电子设备，涉及半导体技术领域，该集成电路封装体包括基板以及位于基板上的焊球阵列，焊球阵列中的相邻两排焊球错位排布；焊球阵列包括多个地焊球和差分信号焊球组，差分信号焊球组包括多个差分信号单元，多个差分信号单元沿第一方向依次相邻且呈锯齿形排布，每个差分信号单元包括两个相邻的信号焊球；在相邻的两个差分信号单元中，存在一个差分信号单元的其中一个信号焊球与另一个差分信号单元中的所有信号焊球的节距均相等；间隔的两个差分信号单元相互平行，且在间隔的两个差分信号单元之间设置有一个地焊球。以此，在可在满足性能要求的前提下，降低所需焊球的数量，减小封装尺寸。

Description

一种集成电路封装体、印制电路板、板卡和电子设备

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种集成电路封装体、印制电路板、板卡和电子设备。

背景技术

随着半导体技术的快速发展，产品功能越来越丰富，信号越来越多，封装尺寸也越来越大，但是从产品的角度，需要封装越小越好，引出的信号越少越好。

如基于高速串行计算机扩展总线标准（PCIe，Peripheral ComponentInterconnect Express）与外部连接时，是一一对应的，在考虑信号完整性的情况下，需要采用地将信号包裹起来。

例如，设计PCIe 3.0焊球图案以及相应封装结构时，会在PCIe信号中的接收端（TX）与发送端（RX）都设置大量地焊球，使得不论是在接收端（RX）还是发送端（TX），每一对用于传输差分信号的焊球都被很多（至少6个）地焊球紧挨着包围，以此降低TX信号和TX信号之间、RX信号和RX信号之间的串扰。但现有的封装设置方式会占据较多焊球，从而导致产品的封装尺寸难以缩小，仅适合在焊球数量充裕的封装场景下采用。

发明内容

本申请的目的在于，针对上述现有技术中的不足，提供一种集成电路封装体、印制电路板、板卡和电子设备，通过改进焊球图案的封装设计，从而在满足性能要求的同时，降低所需封装焊球的数量，以便于缩小产品的封装尺寸。

为实现上述目的，本申请实施例采用的技术方案如下：

本申请实施例的一方面，提供一种集成电路封装体，包括基板以及位于所述基板上的焊球阵列，所述焊球阵列中的相邻两排焊球错位排布；所述焊球阵列包括多个地焊球和差分信号焊球组，所述差分信号焊球组包括多个差分信号单元，多个所述差分信号单元沿第一方向依次相邻且呈锯齿形排布，每个所述差分信号单元包括两个相邻的信号焊球；在相邻的两个所述差分信号单元中，存在一个差分信号单元的其中一个信号焊球与另一个差分信号单元中的所有信号焊球的节距均相等；间隔的两个所述差分信号单元相互平行，且在间隔的两个所述差分信号单元之间设置有一个所述地焊球。

可选的，多个地焊球分布于差分信号焊球组的周侧。

可选的，焊球阵列包括两组差分信号焊球组，在两组差分信号焊球组之间设置有至少一排地焊球。

可选的，两组差分信号焊球组为第一差分信号焊球组和第二差分信号焊球组，第一差分信号焊球组和第二差分信号焊球组沿第二方向排布，且所述第一差分信号焊球组位于所述基板的边缘。

本申请实施例的又一方面，提供一种芯片，包括上述任一种的集成电路封装体。

本申请实施例的另一方面，提供一种印制电路板，用于与前述的任一种集成电路封装体连接，所述印制电路板包括板体以及设置于所述板体上的多个焊盘和多条扇出线路，所述多条扇出线路与所述多个焊盘连接；所述多个焊盘用于与所述集成电路封装体上的焊球阵列对应连接。

可选的，所述多个焊盘包括多个第一焊盘和多个第二焊盘，所述焊球阵列包括第一差分信号焊球组和第二差分信号焊球组；所述多个第一焊盘用于与所述第一差分信号焊球组中的信号焊球一一对应连接，所述多个第二焊盘用于与所述第二差分信号焊球组中的信号焊球一一对应连接。可选的，所述板体包括多层子板，所述多层子板包括上表层、下表层以及位于所述上表层和所述下表层之间的至少一个内层，所述多个第一焊盘和所述多个第二焊盘均位于所述上表层，所述第一焊盘和所述第二焊盘的扇出线路于所述多层子板的不同层扇出。

可选的，第一焊盘的扇出线路由上表层或内层扇出。

可选的，第二焊盘的扇出线路由下表层或内层扇出。

可选的，所述多个焊盘包括多个第一焊盘和多个第二焊盘，所述焊球阵列包括第一差分信号焊球组和第二差分信号焊球组；所述多个第一焊盘用于与所述第一差分信号焊球组中的信号焊球一一对应连接，所述多个第二焊盘用于与所述第二差分信号焊球组中的信号焊球一一对应连接；所述板体包括多层子板，多层子板包括上表层和下表层，多个第一焊盘和多个第二焊盘均位于上表层，第一焊盘的扇出线路由上表层扇出，第二焊盘的扇出线路由下表层扇出。

本申请实施例的又一方面，提供一种板卡，包括上述任一种的集成电路封装体和印制电路板；所述印制电路板为多层结构，所述印制电路板上设置有多个焊盘，所述多个焊盘与所述集成电路封装体上的焊球阵列连接；在所述多层结构的不同层，设置有与所述多个焊盘对应的多条扇出线路，所述集成电路封装体用于经所述印制电路板进行信号扇出。

本申请实施例的另一方面，提供一种电子设备，包括上述任一种的集成电路封装体或上述的板卡。

本申请的有益效果包括：

本申请提供了一种集成电路封装体、印制电路板、板卡和电子设备，其中，该集成电路封装体包括基板以及位于基板上的焊球阵列，焊球阵列中的相邻两排焊球错位排布；焊球阵列包括多个地焊球和差分信号焊球组，差分信号焊球组包括多个差分信号单元，多个差分信号单元沿第一方向依次相邻且呈锯齿形排布，每个差分信号单元包括两个相邻的信号焊球；在相邻的两个差分信号单元中，存在一个差分信号单元的一个信号焊球与另一个差分信号单元中的所有信号焊球的节距相等；间隔的两个差分信号单元相互平行，且在间隔的两个差分信号单元之间设置一个地焊球。在此基础上，结合差分信号的传输特性，使得两个差分信号单元在相邻的情况下依然可以避免串扰影响，从而减少在相邻两个差分信号单元之间以及间隔的两个差分信号单元之间用作隔离的地焊球数量，以此，在满足信号传输性能要求的情况下，降低所需焊球的数量，由此，能够便于缩小集成电路封装体的封装尺寸。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种集成电路封装体的示意图；

图2为本申请实施例提供的另一种集成电路封装体的示意图；

图3为本申请实施例提供的另一种集成电路封装体的局部示意图；

图4为本申请实施例提供的一种板卡的结构示意图；

图5为本申请实施例提供的一种印制电路板的局部示意图之一；

图6为本申请实施例提供的一种印制电路板的局部示意图之二；

图7为本申请实施例提供的一种印制电路板中板体的结构示意图；

图8为本申请实施例提供的另一种印制电路板中板体的结构示意图；

图9为现有技术的一种集成电路封装体的示意图。

图标：100-基板；101-基板边缘；220-地焊球；231-差分信号单元；232-信号焊球；241-RX差分信号单元；2411-RX信号焊球；242-TX差分信号单元；2421-TX信号焊球；250-扇出线路；260-板体；261-板体边缘；262-上表层；263-下表层；264-通孔；265-盲孔；266-埋孔；267-第一内层；268-第二内层；269-第三内层；270-第四内层；271-内层；280-第一焊盘；290-第二焊盘；300-地焊盘；310-一般焊盘；320-板卡。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。需要说明的是，在不冲突的情况下，本申请的实施例中的各个特征可以相互结合，结合后的实施例依然在本申请的保护范围内。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，因此不能理解为对本申请的限制，且这些术语并不一定表示绝对水平、绝对竖直，对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

本申请实施例的一方面，提供一种集成电路封装体，通过改进集成电路封装体中焊球图案的封装设计，从而使得将该设计应用于PCIe3.0产品的封装时，PCIe 3.0焊球图案中的接收端TX和发送端RX在满足性能要求的同时，降低所需封装焊球的数量，由此，能够便于缩小集成电路封装体的封装尺寸。下面结合附图，对本申请的实施例进行描述。

请参阅图1，示出了本申请实施例提供的一种集成电路封装体的示意图。该集成电路封装体包括基板100以及基板100上的焊球图案（Ball Pattern），其中，本文中的“焊球”亦可称为“封装焊球（Package Ball）”。焊球图案为位于基板100上的焊球阵列，焊球阵列可以是由多个焊球210在基板100上均匀排布形成的阵列结构。

在该焊球阵列中，相邻两个焊球210的节距相等，节距即指相邻两个焊球210之间的距离，具体的例如，该焊球阵列的焊球节距（ball pitch）可以大于或等于0.8mm。

该焊球阵列包括多排焊球210，并且相邻两排焊球210采用错位的方式设置，由此，使得焊球图案形成如图1所示的交错焊球图案(Stagger Ball Pattern)。

如图1所示，焊球阵列中的至少一部分，可以作为地焊球220和差分信号焊球组，以此实现PCIe功能。应当理解的是，如图1所示，焊球阵列的多个焊球210中还可以有另一部分作为一般焊球，用以通过一般焊球实现其它功能，本申请对其不做具体的限定。

请继续参照图1，在焊球阵列中，差分信号焊球组包括多个差分信号单元231，多个差分信号单元231在第一方向上依次相邻排布，并且整体上呈锯齿形排布。示例性的，对于一个差分信号焊球组中的多个差分信号单元231，可呈锯齿状排布，锯齿延伸方向可记为第一方向，第一方向可以是与基板边缘平行的方向（图1中 “a”指示的方向），例如横向。

对于多个差分信号单元231，依次相邻即指第N个差分信号单元与第N+1个差分信号单元相邻，第N+1个差分信号单元与第N+2个差分信号单元相邻，且第N个差分信号单元与第N+2个差分信号单元通过第N+1个差分信号单元间隔，其中，N为大于0的自然数。

请继续参照图1，每个差分信号单元231都用于传输一个差分信号，具体的，每个差分信号单元231均包括两个相邻的信号焊球232（图1中每个虚线框内的两个信号焊球232作为一个差分信号单元231，虚线框仅为便于理解的虚拟示意框，在实际中并不存在），即通过两个相邻的信号焊球232各自传输一个信号，这两个信号的振幅相同且相位相反，由此实现一个差分信号的传输。

同时，如图1所示，在相邻的两个差分信号单元231中，存在一个差分信号单元231的其中一个信号焊球232与另一个差分信号单元231中的所有信号焊球232的节距均相等。换言之，相邻的两个差分信号单元231中，存在一个差分信号单元231的其中一个信号焊球232与另一个差分信号单元231中的两个信号焊球232均相邻，且这三个焊球之间的距离相等，这三个焊球之间不再有其他焊球。为便于理解，以图3中的两个相邻的差分信号单元为例：其中一个差分信号单元包括标记为11和12的信号焊球，另一个差分信号单元包括标记为13和14的信号焊球，首先，标记为13和14的信号焊球均与标记为12的信号焊球相邻，所以，标记为13和标记为12的信号焊球对应存在第一节距，标记为14与标记为12的信号焊球也对应存在第二节距，第一节距和第二节距相等，且标记为12、13、14的这三个焊球之间没有其他焊球，同时也由此实现了上述两个差分信号单元的相邻。

如图1所示，由于每个差分信号单元231均包括两个信号焊球232，故，沿这两个信号焊球232的排布方向使得每个差分信号单元整体上呈现为条形，因此，多个相邻的差分信号单元整体上成锯齿状延伸排布，而在该多个差分信号单元中，相间隔的两个差分信号单元231相互平行。此外，为了使得相间隔的两个差分信号单元231之间具有较好的隔离，在相间隔的两个差分信号单元231之间设置有一个地焊球220，也即，在相互平行的各差分信号单元中，距离最近且相互平行的两个差分信号单元之间设有一个地焊球220，由此，便可以形成如图1中所示，同一组差分信号焊球组中的所有信号焊球232整体呈锯齿形排布。

虽然一个差分信号单元231中的每个信号焊球232均会对其他差分信号单元231中的信号焊球232产生串扰，但是鉴于差分传输的特性，以及，相邻的两个差分信号单元中各信号焊球所满足的位置、距离关系，一个差分信号单元231中的两个信号焊球232对相邻的另一个差分信号单元231中的一个信号焊球232产生的两个串扰，在叠加后可以认为该另一个差分信号单元231中的这个信号焊球232没有受到串扰。为便于理解，以一个差分信号单元231中的其中一个信号焊球作为目标焊球为例，目标焊球进行信号传输时，受到的最大串扰影响来自距离该目标焊球最近的相邻差分信号单元，而该相邻差分信号单元中的两个信号焊球到该目标焊球的距离是相同的，且相邻差分信号单元中的两个信号焊球用于传输振幅相同相位相反的差分信号，所以该相邻差分信号单元中的两个信号焊球对该目标焊球的两个串扰叠加后可视为抵消，视为该目标焊球没有受到相邻差分信号单元的串扰影响，由此，便可以在满足性能要求的同时，在同组内的相邻两个差分信号单元231之间省略用于信号隔离的地焊球，换言之，便可以将现有技术中用于信号隔离的两个差分信号单元231之间的地焊球220转化为信号焊球232，由此，能够有效减少实现PCIe 3.0功能时所需要的封装焊球数量，减少对于地焊球220的数量需求，从而便于缩小集成电路封装体的封装尺寸。例如图1中，相较于现有技术中为差分信号焊球组中的每组相邻的差分信号单元之间，均设置多个地焊球以满足串扰隔离需求的方式，图1中以锯齿状、波浪状分布的差分信号焊球组，可以在不降低信号传输质量的情况下减少对于地焊球的数量需求，可以有效减小集成电路封装体的尺寸。

为便于理解，例如图3所示，对于标记为31、32、33、34、35、36、37、38、39、40、41和42的多个信号焊球，可以作为一组差分信号焊球组中的焊球，在该组差分信号焊球组内，包括沿第一方向a依次相邻的第一至第六差分信号单元，第一差分信号单元由焊球31和焊球32组成，第二差分信号单元由焊球33和焊球34组成，第三差分信号单元由焊球35和焊球36组成，第四差分信号单元由焊球37和焊球38组成，第五差分信号单元由焊球39和焊球40组成，第六差分信号单元由焊球41和焊球42组成，其中，第二差分信号单元的焊球33和焊球34均与第一差分信号单元的焊球32相邻，第一差分信号单元和第三差分信号单元间隔且平行，在第一差分信号单元和第三差分信号单元之间设置一个地焊球220，第二差分信号单元和第四差分信号单元间隔且平行，在第二差分信号单元和第四差分信号单元之间设置一个地焊球220，其它同理。

由此，通过对相邻的差分信号单元，以及，间隔的差分信号单元进行上述设计，能够降低所需焊球的数量，有利于产品封装尺寸的减小，同时，还能够满足PCIe产品的性能需求，例如在进行差分信号传输时，以第一差分信号单元和第二差分信号单元为例：对于第一差分信号单元中的焊球32，距离该焊球32最近的相邻焊球为地焊球、该第一差分信号单元中的另一焊球31、以及第二差分信号单元的焊球33和焊球34，由于第二差分信号单元中的焊球33和焊球34到该焊球32的距离相同，且，焊球33和焊球34传输的是一组差分信号，所以第二差分信号单元对焊球32的串扰为两个振幅相同、相位相反的信号，相互叠加后可认为焊球32没有受到第二差分信号单元的串扰影响。而对于第一差分信号单元中的焊球31，距离该焊球31最近的相邻焊球是地焊球以及该第一差分信号单元中的焊球32。第二差分信号单元中的焊球33和焊球34距离该焊球31较远，且中间被焊球32和地焊球隔断，故，焊球33和焊球34对焊球31的串扰可忽略。因此，第一差分信号单元传输的差分信号的质量不会受到第二差分信号单元的串扰影响，在此基础上，第三差分信号单元的焊球35和焊球36均距离与第一差分信号单元较远，且被第二差分信号单元以及地焊球隔离，所以，第三差分信号单元的两个焊球35和36对第一差分信号单元的串扰影响可忽略不计，同理，距离第一差分信号单元更远的第四差分信号单元、第五差分信号单元等，对第一差分信号单元产生的串扰也可忽略不计。因此，第一差分信号单元的信号传输质量可视为不会受到其他差分信号单元的串扰影响。

对于第二差分信号单元中的焊球33和焊球34，也不会受到第一差分信号单元的焊球31和焊球32，以及第三差分信号单元的影响，原因在于：距离焊球34最近的焊球是地焊球、第一差分信号单元中的焊球32、第三差分信号单元中的焊球35和焊球36。其中，第三差分信号单元中的焊球35和焊球36到该焊球34的距离相同，第三差分信号单元对于该焊球34的串扰为两个振幅相同、相位相反的信号，相互叠加后可认为焊球34没有受到第三差分信号单元的串扰影响。而第一差分信号单元对于该焊球34的影响来自焊球31和焊球32，其中，焊球31距离焊球34较远，且中间被地焊球隔离，因此可认为焊球34只受到第一差分信号单元中的焊球32的影响。但是，由于该第二差分信号单元中的另一焊球33也受到第一差分信号单元中的该焊球32的影响，并且，焊球32到该焊球33的距离与焊球32到焊球34的距离是相同的，因此，第二差分信号单元的两个焊球所传输的信号均受到来自同一位置的影响，但第二差分信号单元的两个焊球所传输的信号是差分信号，所以，鉴于差分传输的特性，第二差分信号单元的焊球33和焊球34受到的两个串扰信号在相互叠加后，可视为第二差分信号单元整体上没有受到第一差分信号单元的串扰影响。同理，第二差分信号单元的焊球33被焊球34以及地焊球隔离，因此，焊球33不会受到第三差分信号单元的焊球35和焊球36的串扰，所以只有焊球34会分别受到焊球35和焊球36施加的两个串扰，鉴于差分传输的特性，焊球34受到的这两个串扰体现在相互叠加后可以认为没有受到串扰。因此，第二差分信号单元也不会受到第三差分信号单元的影响。后续的第三差分信号单元、第四差分信号单元等均同理，不再赘述。从而便能够保证差分信号的传输质量。

在一种实施方式中，如图1所示，除了在相间隔的两个差分信号单元231之间设置一个地焊球220外，还可以设置一部分地焊球220分布于差分信号焊球组的周侧，由此，便能够通过位于差分信号焊球组周侧的地焊球220有效地将差分信号焊球组与附近的一般焊球进行隔离，从而保证该组差分信号焊球组的信号传输质量。

在一种实施方式中，在实现PCIe 3.0功能时，需要进行信号的发送和接收，因此，如图2所示，焊球阵列可以包括两组差分信号焊球组，为便于描述，两组差分信号焊球组分别记为第一差分信号焊球组和第二差分信号焊球组，第一差分信号焊球组可以用作信号的接收，第二差分信号焊球组可以用作信号的发送。具体的：如图2所示，第一差分信号焊球组包括多个RX差分信号单元241，每个RX差分信号单元241包括两个RX信号焊球2411，同理，第二差分信号焊球组包括多个TX差分信号单元242，每个TX差分信号单元242包括两个TX信号焊球2421，再例如图3所示，第二差分信号焊球组包括焊球11至焊球22，第一差分信号焊球组包括焊球31至焊球42。当然，在其它实施方式中，第一差分信号焊球组可以用作信号的发送，第二差分信号焊球组可以用作信号的接收，此处不再赘述。

两组差分信号焊球组的其中一组可设置在基板的边缘，例如第一差分信号焊球组可位于基板的边缘，即可避免串扰又可减少隔离所需的焊球数量。

为了减小发送端（Transmit端，简记为TX）和接收端（Receive端，简记为RX ）之间的串扰，可以在第一差分信号焊球组和第二差分信号焊球组之间设置至少一排地焊球220。当然，在第一差分信号焊球组和第二差分信号焊球组之间设置几排地焊球220，可以结合实际需求以及基板100所能够提供的封装焊球的数量来确定。例如图2所示，在第一差分信号焊球组和第二差分信号焊球组之间设置有一排地焊球220，即第一差分信号焊球组和第二差分信号焊球组共用两者之间的一排地焊球220，这样既能够减小第一差分信号焊球组和第二差分信号焊球组之间的串扰（即，降低RX与TX之间的串扰），同时，还能够尽量减少所需的焊球数量，从而有助于减小集成电路封装体的封装尺寸。

为了便于对比理解，如图2所示，示出了本申请在实现PCIe 3.0×16时的一种焊球图案；对应的，如图9所示，示出了一种现有技术在实现PCIe 3.0×16时的焊球图案。如图9所示，现有技术实现PCIe 3.0×16时的焊球图案包括两组差分信号焊球组，分别用于信号的发送和接收，其中，用作接收的差分信号焊球组包括16个现有RX差分信号单元020，用于发送的差分信号焊球组包括16个现有TX差分信号单元030，每个现有RX差分信号单元020均包括两个现有RX信号焊球021，每个现有TX差分信号单元030均包括两个现有TX信号焊球031，现有技术采用将同一组中的16个差分信号单元统一设置为全部相互平行分布的方式（即所有的现有RX差分信号单元020全部相互平行分布，所有的现有TX差分信号单元030全部相互平行分布），则需要在任意两个距离最接近的差分信号单元之间设置多个地焊球进行隔离，例如图9中，不仅在TX与RX之间设置了整排地焊球，且在TX与TX之间，以及RX与RX之间也设置了整排连续排布的地焊球，这使得图9中与每个现有RX差分信号单元020相邻的焊球有6个地焊球，用于隔离，并且，与每个现有TX差分信号单元030相邻的焊球有8个地焊球，用于隔离，以此来降低串扰影响，因此如图9所示，其至少需要197个焊球才能实现PCIe 3.0×16的功能。

而如果采用本申请的构思（如图2所示）实现PCIe 3.0×16功能，如图2所示，本申请实现PCIe 3.0×16时的焊球图案依然能包括两组差分信号焊球组，即第一差分信号焊球组和第二差分信号焊球组，分别用作于信号的发送和接收，其中，用作接收的第一差分信号焊球组包括16个RX差分信号单元241，用于发送的第二差分信号焊球组包括16个TX差分信号单元242，每个RX差分信号单元241均包括两个RX信号焊球2411，每个TX差分信号单元242均包括两个TX信号焊球2421，在排布时，可以使得每一组内的16个差分信号单元都满足前述本申请的排布要求，由此，在同一差分信号焊球组中，相邻的两个差分信号单元之间、相间隔的差分信号单元之间设置的地焊球数量都能够被减少，所以能够有效减少实现PCIe3.0×16功能时所需要的焊球数量，从而便于缩小集成电路封装体的封装尺寸。在一个实例中，如图2所示，实现PCIe 3.0×16功能仅需140个焊球，相较于图9的方式减少了57个。结合图2和图3可看出，第一差分信号焊球组和第二差分信号焊球组沿第二方向排布，同时，在第一差分信号焊球组和第二差分信号焊球组之间设有一排地焊球220，用以隔离RX与TX之间的串扰影响。其中，第二方向并非指同一差分信号焊球组内部的延伸排布方向，而是用于表示不同差分信号焊球组之间的位置关系，第二方向可以视为与第一方向不同的方向，例如与第一方向垂直，若第一方向是横向，则第二方向可以是纵向（图2中 “b”指示的方向），当然，此处的垂直并不要求必须绝对的垂直。在一些实施例中，不同的差分信号焊球组之间也可以不按图2所示的纵向排布，只要不同的差分信号焊球组之间的串扰影响在允许的设计范围内即可（通常设置一排用于隔离的地焊球已经可以满足RX与TX之间的隔离要求）。

在按照图2所示的焊球图案设置集成电路封装体中的信号焊球与地焊球时，可以使得同一差分信号焊球组中不同差分信号单元之间的串扰忽略不计，在有效保证了差分信号传输的质量以及信号的完整性的前提下，减少了焊球的数量。

鉴于PCIe信号中接收端（RX）与发送端（TX）之间的串扰要求往往比TX与TX之间的串扰要求高，也比RX与RX之间的串扰要求高，所以如图2所示，除了对同组差分信号焊球组进行改进外，还可以在两组差分信号焊球组之间设置至少一排地，从而降低TX与RX之间的串扰，满足在实现PCIe3.0时，RX与TX之间的近端串扰≤-50dB@（DC-4GHz），TX与TX之间的远端串扰≤-40Db@（DC-4GHz）。DC表示直流（Direct Current）。

在一个实施例中，基于本申请实施例提供的上述构思，实现PCIe3.0×16时仅需140个焊球，可将集成电路封装体的宽度（可参照图1中a指示的方向）降低至16mm。

基于同一发明构思，本申请实施例还提供一种印制电路板，如图4所示，集成电路封装体可以与印制电路板（Printed circuit boards，PCB）进行贴装或焊接，以此形成电连接，从而使得集成电路封装体中的信号焊球可以通过印制电路板进行线路扇出，使得PCIe的RX信号和TX信号更容易扇出，且性能更优。当采用前述实施例中的集成电路封装体时，可以根据集成电路封装体的焊球图案，对应设计印制电路板上的焊盘排布，有效减小印制电路板的尺寸。如图5所示，印制电路板包括板体260，该板体为多层结构。

由于集成电路封装体需要进行信号传递，可经由印制电路板进行线路扇出，因此，需要在印制电路板上设置多个焊盘，在印制电路板的板体260上设置多条扇出线路，且该多条扇出线路与多个焊盘连接。

该多个焊盘用于与集成电路封装体上的焊球阵列对应连接，一个焊盘对应连接焊球阵列中的一个焊球。

若集成电路封装体上的焊球阵列包括第一差分信号焊球组和第二差分信号焊球组，那么对应的，多个焊盘至少包括多个第一焊盘280和多个第二焊盘290，该多个第一焊盘280用于与集成电路封装体的第一差分信号焊球组中的多个信号焊球232一一对应连接，该多个第二焊盘290则用于与集成电路封装体的第二差分信号焊球组中的多个信号焊球232一一对应连接。此外，在板体260上还设置有多条扇出线路250，多条扇出线路250也可分为两组，其中一组与多个第一焊盘280连接，另一组与多个第二焊盘290连接，由此，实现每一个信号焊球232或每个差分信号单元中的两个焊球对应的焊盘都有相应的扇出线路，实现扇出的同时，也作信号传输之用。

在一些实施方式中，如图5和图6所示，由于集成电路封装体的焊球阵列中除了差分信号焊球组外，还设有地焊球和一般焊球，因此，在印制电路板的板体260上设置的多个焊盘中除第一焊盘280和第二焊盘290之外，还可以包括多个地焊盘300和多个一般焊盘310，其中，多个地焊盘300可以用于与集成电路封装体的焊球阵列中的地焊球220进行一一对应连接，多个一般焊盘310可以用于与集成电路封装体的焊球阵列中的一般焊球进行一一对应连接。

在一种实施方式中，为了将第一差分信号焊球组中的焊球31至42进行扇出，如图5所示，在板体上设置有标记为71、72、73、74、75、76、77、78、79、80、81、82的第一焊盘，这些第一焊盘在板体上的分布应当与前述标记为31至42的焊球布局相适应，以此，使得集成电路封装体贴装至印制电路板时，能够使得焊盘71与焊球31对应连接，焊盘72与焊球32连接，焊盘73与焊球33连接，焊盘74与焊球34连接，焊盘75与焊球35连接，焊盘76与焊球36连接，焊盘77与焊球37连接，焊盘78与焊球38连接，焊盘79与焊球39连接，焊盘80与焊球40连接，焊盘81与焊球41连接，焊盘82与焊球42连接。在将焊球31至42经过焊盘71至82对应的扇出线路进行扇出时，可以使得与焊盘71连接的扇出线路经地焊盘和焊盘72之间的位置以及地焊盘和焊盘73之间的位置进行扇出，与焊盘72连接的扇出线路经地焊盘和焊盘73之间的位置扇出，同理，剩余的第一焊盘280均可利用两个焊盘之间的空隙设置扇出线路并进行扇出。

同理，为了将第二差分信号焊球组中的信号焊球11至22进行扇出，如图5所示，在板体上设置有标记为51、52、53、54、55、56、57、58、59、60、61、62的第二焊盘，这些第二焊盘在板体上的分布应当与前述标记为11至22的焊球布局相适应，以此，使得集成电路封装体贴装至印制电路板时，能够对应使得焊盘51与焊球11连接，焊盘52与焊球12连接，焊盘53与焊球13连接，以此类推直至焊盘62与焊球42连接。在将焊球11至22经过焊盘51至62对应的扇出线路进行扇出时，可以使得焊盘51至62中的各个第二焊盘充分利用两个焊盘之间的空隙进行扇出。

作为一种实施方式，如图5所示，多个第一焊盘280可以位于板体边缘261，因此，可以使得与第一焊盘280连接的扇出线路250直接朝向板体边缘261扇出，由此，提高第一差分信号焊球组扇出的便利性。对应的，如图2和图3所示，可以使得第一差分信号焊球组也位于基板边缘101，即第一差分信号焊球组相对第二差分信号焊球组更靠近基板边缘101，第二差分信号焊球组相对第一差分信号焊球组更远离基板边缘101，由此，能够使得第一差分信号焊球组能够更加方便地通过印制电路板扇出。当然，在一些实施例中，即使第一差分信号焊球组在基板边缘，如果想将集成电路封装体安装在整个印制电路板的非边缘位置（例如中心），那么多个第一焊盘也可以不设置在板体边缘，本申请不对此进行限制。

本申请实施例中，印制电路板的板体包括多层子板（即多层结构），如图5和图6所示，分别示出了第一差分信号焊球组和第二差分信号焊球组各自对应的第一焊盘280和第二焊盘290在板体的一种扇出情况，其中，为了避免扇出的干扰，第一焊盘280和第二焊盘290分别于多层子板的不同层扇出。

具体的：如图5所示，多个第一焊盘280可以由板体260的第一面（仅用作区分）直接扇出，对应第一差分信号焊球组的每个差分信号单元231的两条扇出线路250以较小间距利用两焊盘之间的间隙紧挨扇出。地信号（Ground）可通过地焊球或地焊盘，经由通孔穿过至未设置第一焊盘的一面（例如若PCB正面设置焊盘，地信号可通过通孔穿到PCB背面）。如图6所示，若第一焊盘280的信号在板体260的第一面扇出，则多个第二焊盘290可以由打孔的方式（经由通孔）在板体260的第二面扇出，同理，对应第二差分信号焊球组的每个差分信号单元231的两条扇出线路250以较小间距利用两焊盘之间的间隙紧挨扇出。其中，“第一面”与“第二面”的描述仅用作区分，第二面与第一面在板体的不同层。

作为一种实施方式，如图7所示，板体260为多层子板（例如采用通孔工艺的电路板），多层子板包括上表层262和下表层263，多个第一焊盘280和多个第二焊盘290均位于上表层262，多个第一焊盘280的扇出线路250在上表层262直接扇出，多个第二焊盘290的扇出线路250可以通过通孔264引至下表层263然后再扇出。

作为另一种实施方式，如图8所示，板体包括多层子板（例如高密度互连板，HighDensity Interconnect（HDI板）），多层子板包括上表层262、下表层263，以及位于上表层262和下表层263之间的至少一个内层271。该至少一个内层可以是一个或多个内层。多个第一焊盘280和多个第二焊盘290均位于上表层262，方便连接焊球阵列，多个第一焊盘280和多个第二焊盘290的扇出线路250于多层子板的不同层扇出。

具体的：例如图8所示，板体260可为1阶高密度互连板，其包括上表层262和下表层263，以及位于上表层262和下表层263之间的第一内层267、第二内层268、第三内层269至第四内层270。

其中，多个第一焊盘280的扇出线路250在上表层262直接扇出，或，通过盲孔265引至第一内层267，然后在第一内层267扇出。当多个第一焊盘280的扇出线路250在第一内层267时，可以在扇出线路250上方的上表层262和扇出线路250下方的第二内层268分别设置与地焊盘300连接的地线，由此，提高性能。

继续参照图8，多个第二焊盘290的扇出线路250可以由盲孔265加埋孔266的方式引至第四内层270，同理，当多个第二焊盘290的扇出线路250在第四内层270时，可以在扇出线路250的上方和扇出线路250的下方分别设置与地焊盘300连接地线，由此，提高性能。

此外，在一种实施方式中，还可以使得多个第二焊盘290的扇出线路250由通孔264的方式引至下表层263扇出。

可以理解的是，对于具有上表层、下表层以及至少一个内层的印制电路板，本领域技术人员可以根据实际需要对地信号（Ground）的扇出进行设计，可自由选择盲埋孔的组合方式来设计Ground信号的扇出，以使PCIe的TX信号和RX信号更易扇出，且性能更优。

基于同一发明构思，本申请实施例还提供一种芯片，该芯片可以采用前述实施例中的集成电路封装体，由此，能够使得芯片的封装尺寸较小，从而满足高性能、多场景的应用需求，该芯片可以安装在前述的印制电路板上。

基于同一发明构思，本申请实施例还提供一种板卡，如图4所示，板卡320可以包括前述实施例的集成电路封装体以及印制电路板，通过将两者进行贴装、焊接，从而使得集成电路封装体通过印制电路板进行信号传递和扇出。由于集成电路封装体的尺寸减小，对应的，与之匹配的印制电路板的尺寸也可以减小，由此便于板卡整体尺寸的小型化。关于集成电路封装体、印制电路板的其他细节，可参照前述的相关描述，此处不再赘述。

基于同一发明构思，本申请实施例的再一方面，提供一种电子设备，该电子设备采用前述实施例中的集成电路封装体，或包括前述的板卡320，由此，能够使得封装尺寸较小的集成电路封装体尽量少占用电子设备中的空间，由此，能够便于电子设备实现小型化和轻薄化，从而满足多场景的使用需求，有助于提高用户的使用体验。

具体的，电子设备可以是智能手机、智能手表、平板电脑、车载电脑、台式电脑、笔记本电脑、智能电视、服务器等任意电子产品，当然，也可以是服务器、工控机中的结构，本申请对其不做限定。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种集成电路封装体，其特征在于，包括基板以及位于所述基板上的焊球阵列，所述焊球阵列中任意两个相邻焊球的节距相等且所述焊球阵列中的相邻两排焊球错位排布；

所述焊球阵列包括多个地焊球和差分信号焊球组，所述差分信号焊球组包括多个差分信号单元，多个所述差分信号单元沿第一方向依次相邻且呈锯齿形排布，每个所述差分信号单元包括两个相邻的信号焊球；

在相邻的两个所述差分信号单元中，存在一个差分信号单元的其中一个信号焊球与另一个差分信号单元中的所有信号焊球的节距均相等；

间隔的两个所述差分信号单元相互平行，且在间隔的两个所述差分信号单元之间设置有一个所述地焊球。

2.如权利要求1所述的集成电路封装体，其特征在于，多个所述地焊球分布于所述差分信号焊球组的周侧。

3.如权利要求1所述的集成电路封装体，其特征在于，所述焊球阵列包括两组所述差分信号焊球组，在两组所述差分信号焊球组之间设置有至少一排所述地焊球。

4.如权利要求3所述的集成电路封装体，其特征在于，两组所述差分信号焊球组为第一差分信号焊球组和第二差分信号焊球组，所述第一差分信号焊球组和所述第二差分信号焊球组沿第二方向排布，且所述第一差分信号焊球组位于所述基板的边缘。

5.一种印制电路板，其特征在于，用于与权利要求1-4任一项所述的集成电路封装体连接，所述印制电路板包括板体以及设置于所述板体上的多个焊盘和多条扇出线路，所述多条扇出线路与所述多个焊盘连接；所述多个焊盘用于与所述集成电路封装体上的焊球阵列对应连接。

6.如权利要求5所述的印制电路板，其特征在于，所述多个焊盘包括多个第一焊盘和多个第二焊盘，所述焊球阵列包括第一差分信号焊球组和第二差分信号焊球组；所述多个第一焊盘用于与所述第一差分信号焊球组中的信号焊球一一对应连接，所述多个第二焊盘用于与所述第二差分信号焊球组中的信号焊球一一对应连接；

所述板体包括多层子板，所述多层子板包括上表层、下表层以及位于所述上表层和所述下表层之间的至少一个内层，所述多个第一焊盘和所述多个第二焊盘均位于所述上表层，所述第一焊盘和所述第二焊盘的扇出线路于所述多层子板的不同层扇出。

7.如权利要求6所述的印制电路板，其特征在于，所述第一焊盘的扇出线路由所述上表层或所述内层扇出；和/或，所述第二焊盘的扇出线路由所述下表层或所述内层扇出。

8.如权利要求5所述的印制电路板，其特征在于，所述多个焊盘包括多个第一焊盘和多个第二焊盘，所述焊球阵列包括第一差分信号焊球组和第二差分信号焊球组；所述多个第一焊盘用于与所述第一差分信号焊球组中的信号焊球一一对应连接，所述多个第二焊盘用于与所述第二差分信号焊球组中的信号焊球一一对应连接；

所述板体包括多层子板，所述多层子板包括上表层和下表层，所述多个第一焊盘和所述多个第二焊盘均位于所述上表层，所述第一焊盘的扇出线路由所述上表层扇出，所述第二焊盘的扇出线路由所述下表层扇出。

9.一种板卡，其特征在于，包括印制电路板以及如权利要求1-4任一项所述的集成电路封装体；

所述印制电路板为多层结构，所述印制电路板上设置有多个焊盘，所述多个焊盘与所述集成电路封装体上的焊球阵列连接；

在所述多层结构的不同层，设置有与所述多个焊盘对应的多条扇出线路，所述集成电路封装体用于经所述印制电路板进行信号扇出。

10.一种电子设备，其特征在于，包括如权利要求1-4任一项所述的集成电路封装体，或权利要求9所述的板卡。

Images