JPH02295196A - 回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、他の素子よりも電流レベルが非常に高い素子
を隔離して、信号歪を減少させる回路基＋反に関する。

［従来の技術］ コンピュータにおいて、背面（バックプレーン）は、コ
ネクタによりこの背面に結合された回路基板間で信号を
転送するコンピュータ・バスと、個々の回路基板の接地
電流を外部接地に流す背面接地とを具えている。個々の
回路基板は、典型的には、Ｉ／Ｏ素子と、バスの信号に
何等からの処理を行うロジック素子とを具えており、こ
れら回路基板は、例えば、映像基板、プロセッサ基板、
又はＩ／Ｏ基板である。バスからＩ／Ｏ素子に伝達され
る信号の電流レベルは、その基板上のロジンク基板に関
連した電流レベルよりはるかに高い。

超高速バス・システムにおいて、コネクタを介してＩ／
Ｏ素子及び背面間を流れるこれら比較的高い電流は、基
板上の信号電流にかなりの歪をもたらし、基′板を動作
不能にする。この歪は、ｌ／０素子の接地電流及びロジ
ック回路の信号電流間でのクロストークにより生じると
共に、Ｉ／Ｏ素子をコネクタに接続する信号路内に、こ
の信号路のインダクタンス又は特性インピーダンスの不
整合により発生するノイズによっても生じる。よって、
Ｉ／Ｏ素子は、ロジック素子から物理的及び電気的に隔
離されており、信号路のクロストーク及びノイズにより
生じる信号歪を減少させる。

一ｉ的に、コネクタ上の信号ピン及び接地ピンに接触し
たＩ／Ｏ素子の信号端子及び接地端子が形成する電流ル
ープの信号路の長さを短くし、インダクタンス値を最小
にするように、１／０素子を信号路に接続する。さらに
、．Ｉ／Ｏ素子の接地電流は、コネクタの接地ピンに直
接戻すのが望ましいが、ロジック素子の接地端子は、基
板を介して、この基板の底面の接地面に接続する。なお
、この接地面は、コネクタの接地ピンと電気的に接触し
ている。

第３図に示す如き典型的な回路基板（ＩＯ）において、
多くの表面実装素子には、接地端子（４６）及び信号端
子（４８）を有するロジック素子（１２）と、接地端子
（５０）及び信号端子（５２）を有する入力／出力（Ｉ
／Ｏ）素子（１４）とがあり、これら表面実装素子は、
絶縁基板（１８）上に配置されたパッド（１６）上に表
面実装されている。ロジック素子は、！／０素子から信
号を受け、その信号を処理し、処理した信′号をＩ／Ｏ
素子に送り返す。一方、！／０素子は、ロジック素子と
相互作用し、回路基板、例えば、コンピュータ・パスと
の間で信号の授受を行う。Ｉ／Ｏ素子及びコンピュータ
・バスとの間で授受される信号の電流レベルは、ロジッ
ク素子での電流レベルよりもはるかに高い。絶縁基板（
１８）の表面上の信号面（２０）には、実装パッド（ｌ
６）と、このバットを介して素子端子に接続された信号
路（２２）とがある。

互いに平ｔ〒に走る信号路（２６）を有する信号面（２
４）は、絶縁基板（１８）の下にあり、絶縁層（２８）
により信号面（３０）から絶縁されている。また、この
信号面（３０）は、互いに平行に走るが、信号路（２６
）とは直角になった信号路（３２）を具えている。絶縁
基板（３４）を信号面（３０）の下に配置するが、この
絶縁基板（３４）の底面に銅接地面（３６）を設ける。

接地ピン（４０）及び信号ピン（４２）を有する雄コネ
クタ（３８）を絶縁基板（ｌ８）の表面に設置する。な
お、接地ピン（４０）は、絶縁基板を介して延．び、接
地面（３６）に接触する。

方、信号ピン（４２）は、絶縁基板を介して延び、信号
路（２６）及び（３２）に接触する。複数のビア（４４
）は、絶縁基坂を介して延び、信号路（２２）、（２６
）及び（３２）を互いに接続すると共に、ロジック素子
の接地端子を接地面に接続する。信号面（２０）の信号
路（４７）は、Ｉ／Ｏ素子の接地端子をコネクタ（３８
）の接地ピン（４０）に結合する。

回路基板（１０）を典型的に構成するには、絶縁基板（
３４）の底面に銅の層を設けて、接地面（３６）を形成
し、絶縁基板（３４）の上面に金属層を配置し、この金
属層をエッチングして、信号面（３０）とする。さらに
、金属層を絶縁基板（ｌ８）の上面及び下面に配置する
と共に、エッチングして、信号面（２０）及び（２４）
を夫々設ける。信号面（３０）、（２４）及び（２０）
をエノチングするのに用いる特定のマスクにより、Ｉ／
Ｏ素子及びロジック素子の配置を決めると共に、Ｉ／Ｏ
素子の接地端子をコネクタ（３８）の接地ピンに接続す
る信号路も決める。信号面（２４）及び（３０）を分離
する絶縁層（２８）により、２個の絶縁基板（ｌ８）及
び（３４）を接合する。これら信号路が有するビア（ν
ｉａ　）（４４）は、種々の絶縁基板を介して穴を開け
、その穴に金属を満たして形成する。

回路基板（ｌＯ）上の雄コネクタ（３８）を背面（５４
）上の雌コネクタ（５６）に結合することにより、この
背面（５４）は、回路基板（１０）を受ける。なお、背
面（５４）は、バス（５７）（第３図に図示せず）及び
背面接地（５５）を有する。コネクタは、バス及び基板
上のＩ／Ｏ素子間での信号伝送を行うと共に、Ｉ／Ｏ素
子及びロジック素子の接地電流を直接的に背面接地を介
して、外部接地に流す。

．１／０素子は、第４図の回路図に示し、超高速バス・
システムに用いるように設計したターボトランシーハの
如き素子で構成してもよい。この夕−ボトランシーパは
、ロジソク素子と通信を行う信号ピン（６６）と、ビア
（４４）の１個を介して接地面（３６）に接続されたロ
ジック接地（６８）と、信号ピン（４２）の１個を介し
てバス（５７）に夫々接続されるＩ／Ｏ信号端子（６０
）と、ピン（４０）を介して背面接地（５５）に接続さ
れるバンド・ギャップ接地端子（６２）及び３個のバス
接地端子（６４）とを具えている。ターボトランシーバ
のコネクタ（３８）と、端子（６０）、（６２）及び（
６４）間の電流は、ロジック素子内の電流よりも非常に
高いレベルであり、回路基板が動作しなくなる程大きな
歪を信号電流に導《。この信号の歪を軽減するには、１
／０素子からの接地電流を物理的且つ電気的にロジック
素子の接地電流と分離する一方、電流ループのインダク
タンス及び信号に導入されたノイズを減らすように、接
地端子をコネクタの接地ピンに結合する信号路を構成す
る。

Ｉ／Ｏ素子を回路の残りの部分から分離するｌつの方法
は、絶縁基板（１８）の上面の縁の周囲に形成した銅ス
トリップ導体を用いる。なお、Ｉ／Ｏ素子は、ストリッ
プに隣接した基板に沿って間隔をあける。これら素子の
接地端子を、コネクタの接地ピンと接触したストリップ
に接続する。

一方、ロジック素子の接地端子は、コネクタの接地ピン
と接触した接地面（３６）に接続する。

第５図は、ターボトランシーバの接地端子をコネクタの
接地ピンに接続する回路基板（１０）の単一の面（２０
）用の既知の設計を示す。コネクタ（３８）の最も近い
接地ピンにターボトランシーバの接地端子を接続する信
号路（４７）の経路長をできるだけ短くして、信号路の
インダクタンスを減らすように、ターボ１・ランシーハ
を隣接するコネクタ（３８）に直接的にグループ化する
。

接地ピンを黒く塗って、これら接地ピン及び信号路（４
７）間の接続を示す。接地端子の各々は、それ自体の信
号路（４７）を具えており、ノイズを最小にする。

第３及び第５図を参照して説明した如く、上述の設計は
、共に接地面（３６）上に信号路（２６）及び（３２）
を配置することにより、伝送線路環境を作っている。こ
れら信号路及び接地面が形成した伝送線の特性インピー
ダンスは所定値であり、コネクタ及びＩ／Ｏ素子間を一
定インピーダンスとして、背面及びコネクタのインピー
ダンスを整合する。インピーダンスの不整合により生じ
る信号路内のノイズを減らすために、この一定インピー
ダンス整合は重要である。このインピーダンスの値は、
接地面及び信号路間の距離と、信号路の幅及び高さと、
絶縁基板の誘電定数とで決まる。

これら要素を一定に維持することにより、このインピー
ダンス値を一定に維持できる。

［発明が解決しようとする課題］ 第３図の回路基板（１０）では、ループ電流は、例えば
、信号ピン（４２）、信号路を介して、ビアに至り、タ
ーボトランシーパの信号端子に流れ、更に、このトラン
シーハの回路、信号路（４７）を介して、接地端子に至
り、コネクタの接地ピンに戻る電流により生じる。これ
らループを流れる電流により、すぐ近くの信号路内にク
ロストークを生じる電磁界が発生するので、歪が生じる
。１／０素子の接地端子から関連した信号ピンに最も近
い接地ピンへの戻りにより、信号路の長さ及び電流ルー
プの領域が減少し、信号路の特定の構成により信号路の
インダクタンスを減らせる。

しかし、ターボトランシーハの如きＩ／Ｏ素子を分離す
る上述の方法の効果は、Ｉ／Ｏ素子の接地端子をコネク
タの接地ピンにピン対ピンで接続することと、伝送線環
境とにより制限される。高速バス信号に対して、分離さ
れた信号路は、抵抗、容量の如き適切な電気特性を提供
することができず、特に、歪を起こすことなく■／０素
子をコネクタに効果的に接続するために、インダクタン
スを最小にできない。また、第５図に示す如く、い《つ
かのＩ／Ｏ素子を隣接したコネクタにグループ化する際
、低インダクタンス経路を維持するための端子及び接地
ピン間の信号路を迂回することは、困難である。さらに
、高電流１／Ｏ素゛子の領域内で基板上に生じる伝送線
環境は、クロストーク及び信号歪を生しる高電流ループ
が確立した電磁界を強める。

したがって、本発明の目的は、信号歪特性を低下させる
改良された回路基板の提供にある。

本発明の他の目的は、他の素子よりも電流レベルが非常
に高い素子からの接地電流をこれら他の素子から分離す
る改良された回路基板の提供にある。

本発明の更に他の目的は、回路クロストークを減らした
改良された回路基板の提供にある。

［課題を解決するための手段及び作用］本発明による回
路基板では、Ｉ／Ｏ素子、ロジック素子及びコネクタを
有しており、これらＩ／Ｏ素子の電流レベルは、ロジッ
ク素子の電流レベルよりも非常に高い。また、Ｉ／Ｏ素
子を隣接したコネクタにグループ化する。そして、コネ
クタにＩ／Ｏ素子の接地端子を接続するこれらＩ／Ｏ素
子を包囲する基仮の表面上に、接地戻り面を形成ずる。

本発明の構成、動作方法、利点及び目的は、添付図を参
照した以下の説明より理解できよう。なお、同じ素子は
、同じ参照番号で示す。

［実施例］ 本発明の回路基板では、電流レベルがこの基板上のロジ
ック素子の電流レベルよりも非常に高いＩ／Ｏ素子を分
離して、信号歪を減少している。

高速バス・システムにおいては、高電流１／０素子の接
地端子と、信号路のノイズを減らすために抵抗及びイン
ダクタンスの低いコ不クタとの間に、経路を形成するこ
とが重要である。また、ｌ／０電流とロジック素子の電
流との間のクロスト＝クを減らす電気的環境を確立する
ことも重要である。本発明によれば、Ｉ／Ｏ素子を隣接
したコネクタに直接的にグループ化する一方、Ｉ／Ｏ素
子を包囲し、これら素子の接地端子をコネクタの接地ピ
ンに接続するように接地戻り面を形成する。

この接地戻り面は、低抵抗で低インダクタンスの経路を
接地端子及び最も近い接地ピンの間に確立する。さらに
、接地戻り面は、Ｉ／Ｏ信号用のストリップ・ライン環
境を形成し、高電流信号及びロジノク素子間にクロスト
ークを生じさせるループ電流の結果生じる電磁界の成分
を効果的にキャンセルする。

第１図は、本発明による回路基板（１０）の断面図であ
る。例えばクーボレソーバであるＩ／Ｏ素子（５８）を
、直接隣接したコネクタ（３８）にグループ化する。一
方、ロジンク素子（１２）は、コネクタ（３８）及び１
／０素子から離して、この基仮上に配置する。絶縁基板
（ｌ８）の表面上の信号面（２０）は、Ｉ／Ｏ素子を包
囲し、これらＩ／Ｏ素子の接地端子（５０）に直接的に
電気接続された接地戻り面（７０）を含んでいる。

この接地戻り面をコネクタ（３８）の接地ピンに接続す
る。接地面（３６）を介してロジック素子から背面接地
（５５）に流れる接地電流と混合されるＩ／Ｏ素子の接
地電流に対して、この接地戻り面（７０）は、低抵抗で
低インダクタンスの経路となる。

さらに、接地戻り面（７０）及び接地面（３６）は、こ
れら２個の面間の信号路（２６）及び（３２）に対して
、ストリップ・ラインの環境を形成する。電流ループ（
７２）は、クロストークを生じる電Ｃｄ界を発生する。

しかし、ストリップ・ラインによる均一な環境が、信号
路のインダクタンス及び容遣特性に関連した電磁界の成
分をキャンセルして、高電流Ｉ／Ｏ素子及びロジック素
子間のクロストークを減少させる。

第２Ａ〜第２Ｅ図は、回路基板（ｌＯ）、信号面（２０
）、（２４）及び（３０）、並びに接地面（３６）の平
面図である。第２Ｂ〜第２Ｅ図の黒く塗った部分は、金
属により、支持パッ］・（１６）、ビア（ｖｉａ）　　
（４　４　）　、信号路（２２）、（２６）、（３２）
、（４７）、接続ピン（４０）、（４２）、接地面（３
６）及び接地戻り面（７０）を示している。

第２Ａ図は、複数のＩ／Ｏ素子、例えば、夕一ボ１・ラ
ンシーバ（５８）、グループ化された周辺コネクタ（３
８Ｌ回路基板上でターボトランシーパ（５８）及びコネ
クタ（３８）から分離された多くのロジック素子（ｌ２
）を示している。こノ好適な実施例において、コンピュ
ータ・バスは、ＩＥＥＥ８９６フィチャバス（Ｆｕｔｕ
ｒｅｂｕｓ　）のような高速バスであるので、コネクタ
（３８）は、フィチャバス・コネクタである。このコネ
クタは、パスからＩ／Ｏ素子に信号を伝送する。また、
このＩ／Ｏ素子は、信号をロジック素子（ｌ２）に送る
と共に、ロジック素子から戻され、コネクタを介してハ
スに送られる信号を受ける。これらＩ／Ｏ素子及びロジ
ック素子用の接地電流は、コネクタに達するまで分離さ
れており、このコネクタにおいて、加算され、背面接地
に向けられる。

第２Ｂ図は、表面実装パッド（１６）、信号路（２２）
、コネクタの接地ピン及び信号ピン、並びに接地戻り面
（７０）を具えた信号面（２０）の配置を示す。コネク
タの接地ピンの位置は、接地ピン及び接地戻り面（７０
）間の接続を示すように黒く塗られている。Ｉ／Ｏ接地
電流は制限されていないので、特定の信号路が選択され
た接地ピンに続くが、接地戻り面（７０）を介して、最
小の抵抗の経路が最も近い接地ピンに続く。したがって
、経路に生じたノイズが減少し、クロストークを生じる
電磁界のインダクタンス及び容量成分を少なくする。

第２Ｃ図は、コネクタ信号ピン（４２）、信号路（２６
）及び（７４）を其えた信号面（２４）の配置を示す。

信号路（２６）は、ビア（４４）の間を水平方向に互い
に並行に走っており、これらビア（４４）は、夫々の信
号面の信号路を相互接続する。

第２Ｄ図は、コネクタ信号ピン（４２）、信月路（３２
）、（７４）を具えた信号面（３０）の配置を示す。コ
ネクタ・ピンからの信号１（７４）は、このコネクタの
領域外の信号路に水平に延びる。コネクタ領域の外では
、信号路（３２）が、信号路（２６）と直角方向に、ビ
ア（４４）間で、互いに並行に走る。互いに直角な信号
路を有する２個の信号面（２４）及び（３０）により、
素子の端子間の適切な接続が容易になると共に、付加的
な歪を生じない環境を維持するのが容易になる。

第２Ｅ図は、接地面（３６）の配置を示す。接地ピン（
４０）は、接地面（３６）をコネクタ（３８）に電気的
に接続する。わずかな空間は、絶縁基板を介して接地面
（３６）に電気的に接触するようには延びないコネクタ
（３８）の信号ピン（４２）の位置を示す。この接地面
は、絶縁基板（３４）の底面を覆う銅の層である。ロジ
ック素子の接地端子は、ビア（４４）により基板を介し
て接地面に接続されており、接地電流は、恭板を介して
接地ピンに流れ、コネクタから背面接地に至る。

［発明の効果］ 上述の如く、本発明によれば、接地戻り面は、Ｉ／Ｏ素
子の接地電流を分離し、Ｉ／Ｏ信号電流用のストリップ
・ライン環境を形成する。よって、Ｉ／Ｏ素子及びコネ
クタ間の最小の抵抗の経路を設けることにより、信号歪
を減少できる。また、高電流ループに関連したインダク
タンス及び容量を減少し、クロストークを減らした一様
な環境を形成できる。

【図面の簡単な説明】

第１図は、本発明の回路基板の垂直断面図、第２Ａ〜第
２Ｅ図は、本発明による回路基板、信号面及び接地面の
平面図、第３図は、従来の回路基板の垂直断面図、第４
図は、典型的なＩ／Ｏ素子の回路図、第５図は、Ｉ／Ｏ
素子及びコネクタ間の接続を示す典型的な回路基板の平
面図である。 （１０）：回路基板、（１Ｂ）：絶縁基板、（２４）：
信号面、（２６）：信号路、（３８）：コネクタ、（４
０）：接地ピン、（４２）：信号ピン、（４４）：ビア
（接続手段）、（５０）：接地端子、、（５２）；信号
端子、（５８）：素子、（７０）：接地戻り面

Claims (1)

1. 【特許請求の範囲】 複数の信号路を有する信号面と、 該信号面に設けられた絶縁基板と、 接地ピン、及び上記信号路の１つに接続された信号ピン
   を有するコネクタと、 上記コネクタに隣接して設けられ、接地端子及び信号端
   子を有する素子と、 上記絶縁層を介して上記信号端子を上記信号路の１つに
   接続する接続手段と、 上記絶縁基板の表面に設けられ、上記素子を包囲し、上
   記素子の上記接地端子を上記コネクタの接地ピンに電気
   的に接続する接地戻り面と を具えた回路基板。