CN207166845U - 一种电路板及电路板组件 - Google Patents
一种电路板及电路板组件 Download PDFInfo
- Publication number
- CN207166845U CN207166845U CN201720814697.5U CN201720814697U CN207166845U CN 207166845 U CN207166845 U CN 207166845U CN 201720814697 U CN201720814697 U CN 201720814697U CN 207166845 U CN207166845 U CN 207166845U
- Authority
- CN
- China
- Prior art keywords
- differential signal
- circuit board
- hole
- adjacent
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型提供了一种电路板包括电路板本体、多个焊盘以及多个过孔,多个焊盘设置于电路板本体的表面且呈矩阵分布;多个过孔形成至少两个沿预设方向排列的信号孔组,同一个差分信号孔对位于同一个差分信号孔组。相邻的两个信号孔组之间的距离D2大于相邻焊盘之间的距离D1,且同一个信号孔组中的过孔之间的间隙D3小于相邻焊盘之间的距离D1。相邻焊盘是指位于同一排中、以及同一列中位置相邻的焊盘。相邻两个信号孔组之间的间距增大,进而使得位于相邻两个信号孔组之间的电源层宽度增加,电源流通得到改善。同时使得内层线路的布置空间更充足,可以减少差分信号通过电磁场相互造成的干扰。此外还提供了包括上述电路板的电路板组件。
Description
技术领域
本实用新型涉及电路板封装技术领域,具体而言,涉及一种电路板及电路板组件。
背景技术
目前,随着高速芯片不断更新换代,电路板(Printed Circuit Board,简称PCB)上与球栅阵列封装(Ball Grid Array,简称BGA)芯片对应的BGA过孔处理设计细节要求越来越高。BGA过孔是指球栅阵列封装(尤其是电路板)内部的过孔,实现信号扇出与电源和GND(接地线、公共端)的平面接入。尤其是数据传输速率达到25Gbps以上时,电路板设计过程中信号损耗和串扰问题备受关注。发明人发现数据传输速率的提升带来最直观的问题是芯片功耗增加和串扰风险增大,而现有的电路板在速率达到25Gbps以上时,功耗和通流和串扰问题需要优先解决。
实用新型内容
有鉴于此,本实用新型实施例的目的在于提供一种电路板及电路板组件,以改善现有电路板的通流和串扰问题。
第一方面,本实用新型实施例提供了一种电路板,包括电路板本体、用于与球栅阵列封装BGA芯片电性连接的多个焊盘以及多个过孔。多个焊盘设置于电路板本体的表面且呈矩阵分布。多个过孔形成于电路板本体,过孔与对应的焊盘电性连接;多个过孔形成至少两个沿预设方向排列的信号孔组,同一个差分信号孔对位于同一个信号孔组。相邻的两个信号孔组之间的距离D2大于相邻焊盘之间的距离D1,同一个信号孔组中的过孔之间的间隙D3小于相邻焊盘之间的距离D1,所述相邻焊盘是指位于同一排中、以及同一列中位置相邻的焊盘。
进一步地,电路板的内层至少设置有位于相邻的两个信号孔组之间的电源层,电源层的宽度D4为D1的1-2倍。
进一步地,D4为D1的1.8-2倍。
进一步的,位于同一信号孔组内的差分信号孔对之间设置有接地过孔。
进一步的,接地过孔与相邻的两个接地焊盘位于同一列,并分别与该两个接地焊盘连接。
进一步地,每个信号孔组包括至少一个第一差分信号孔对和至少一个第二差分信号孔对;第一差分信号孔对和第二差分信号孔对之间、相邻的两个第一差分信号孔对之间以及相邻的两个第二差分信号孔对之间均设置有接地过孔。
进一步地,任意相邻两个信号孔组之间设置有至少一对第一差分信号线或者至少一对第二差分信号线,第一差分信号线与第一差分信号孔对电性连接,第二差分信号线与第二差分信号孔对电性连接。
进一步地,与第一差分信号孔电性连接的差分信号线为第一差分信号线,与第二差分信号孔电性连接的差分信号线为第二差分信号线;第一差分信号孔的孔盘与第二差分信号线的最小间距D5为D1的0.3-0.52倍。
进一步地,至少一个第一差分信号孔对和/或至少一个第二差分信号孔对的周围设置有闭合的屏蔽线,屏蔽线与接地过孔及焊盘电性连接。
第二方面,本实用新型实施例还提供了一种电路板组件,包括BGA芯片和上述的电路板,BGA芯片固定于电路板上。
本实用新型的有益效果是:本实用新型通过上述设计得到电路板以及电路板组件,通过改变过孔(尤其是信号过孔)的排布,使得在同等面积的条件下,相邻两个孔组之间的间距增大,进而使得位于相邻两排孔组之间的电源层宽度增加,电源流通得到改善,可以适用于对电源需求比较高的芯片,例如高速芯片(尤其是25Gbph+的芯片)。
附图说明
为了更清楚地说明本实用新型实施方式的技术方案,下面将对实施方式中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是本实用新型一实施方式提供的电路板局部的内层线路及过孔排布示意图;
图2是图1所示的电路板局部的焊盘及过孔排布示意图;
图3是图1所示的电路板局部的电源层及过孔排布示意图;
图4是图2中的局部示意图;
图5是本实用新型另一实施方式提供的电路板的局部焊盘的示意图;
图6是对比例的高速芯片PCB局部的焊盘及过孔排布示意图;
图7是对比例的高速芯片PCB局部的内层线路及过孔排布示意图;
图8是对比例的高速芯片PCB局部的电源层及过孔排布示意图;
图9是本实用新型实施例2提供的电路板与对比例的高速芯片PCB的阻抗对比图;
图10是本实用新型实施例2提供的电路板与对比例的高速芯片PCB的串扰对比图。
图标:100-电路板;100a-电路板本体;110-焊盘;111-接地焊盘;120-过孔;121-信号过孔;121a-第一差分信号孔;121b-第二差分信号孔;122-接地过孔;122a-第一接地过孔;122b-第二接地过孔;122c-第三接地过孔;123-电源孔;130-信号孔组;131a-第一差分信号孔对;131b-第二差分信号孔对;132-接地孔组;140-电源层;150-差分信号线;151-第一差分信号线;152-第二差分信号线;160-屏蔽线;200-高速芯片PCB;210-焊盘;220-过孔;230-TX孔盘;240-RX信号线。
具体实施方式
在本实用新型实施例的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本实用新型实施例中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,连接可以是固定连接,也可以是可拆卸连接,或成一体;可以是直接相连,也可以通过中间媒介的间距相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型实施例中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
参照图1和图2所示,图1为本实用新型一种实施方式提供的电路板的内层线路及过孔排布示意图,图2为本实施方式中电路板的焊盘及过孔排布示意图。在图1及图2所示的实施方式中,电路板100包括电路板本体100a、多个焊盘110和多个过孔120。
多个焊盘110设置于电路板本体100a的表面,用于与BGA芯片电性连接,例如焊接。多个焊盘110呈矩阵分布。请参照图2,在本实施方式中,同一排中相邻的两个焊盘110以及同一列中相邻两个焊盘110的中心间距均为D1。
多个过孔120形成于电路板本体100a,过孔120与对应的焊盘110电性连接。本实施方式中,部分过孔120(例如信号过孔121)与焊盘110一一对应,部分过孔120(例如接地过孔122)可以一个过孔120对应两个焊盘110,在下文会详细介绍。
多个过孔120形成至少两个沿预设方向排列的信号孔组130,每个信号孔组130的过孔120沿预设方向排列。在本实用新型的实施例中,同一个差分信号孔对(例如131a和131b)位于同一个信号孔组130。信号孔组130的差分信号孔对之间还可以设置接地过孔122。
进一步的,多个过孔120还可以形成沿预设方向排列的接地孔组132,优选的,接地孔组132与信号孔组130的排列方向一致。接地孔组132中的过孔均为接地过孔122。
在本实施方式中,参考图1,可以理解为横向(图1的左右方向)为预设方向,非预设方向包括纵向(图1的上下方向),介于横向和纵向之间的方向也可以理解为非预设方向。在本实用新型的其他实施方式中,可以定义其他方向为预设方向。为方便描述,下文皆以横向为预设方向来进行描述。从图2中可以看出,预设方向和每一排焊盘110均是沿横向排列,但并不意味着,预设方向一定和焊盘110的排列方向相同,在其他实施方式中也可以不同。
参阅图2,沿预设方向的过孔密度大于非预设方向的过孔密度,相邻的两个信号孔组130之间的距离D2大于D1,且同一个信号孔组130中的过孔120之间的间隙D3小于D1。
每个信号孔组130中的过孔120的中心可以在同一条沿预设方向延伸的直线上(例如图2所示的实施方式),也可以允许部分孔120稍微偏离该直线。若每个信号孔组130中的过孔120的在同一条直线上,那么相邻的两个信号孔组130的距离D2可以理解为两个信号孔组130对应的两条直线的垂直距离。若其中一个信号孔组130的部分孔120稍微偏离该直线,并位于相邻的两个孔组对应的直线之间,那么相邻的两个信号孔组130的距离D2可以理解为两个信号孔组130对应的两条直线的垂直距离减去过孔120偏离直线的最大垂直距离。若相邻信号孔组130均有的部分孔120稍微偏离该直线,并位于相邻的两个孔组对应的直线之间,那么相邻的两个信号孔组130的距离D2可以理解为两个信号孔组130对应的两条直线的垂直距离同时减去两个信号孔组130对应的过孔120偏离直线的最大垂直距离。
进一步地,D2可以为D1的0.5-0.7倍;D3可以为D1的1.5-2.1倍。例如,D2可以为D1约0.67倍;D3可以为D1的约2.02倍。在本实用新型的可选实施方式中,0.8mm≤D1≤1.2mm,20mil≤D2≤32mil,60mil≤D3≤100mil。进一步地,0.8mm≤D1≤1.2mm,21.2mil≤D2≤31.8mil,63.6mil≤D3≤95.4mil。进一步地,D1=1mm,D2=26.5mil,D3=79.5mil。
由于受到焊盘110位置以及芯片尺寸的限制,通常对于相同大小的芯片而言,电路板本体100a上布置相应的焊盘110和过孔120的面积是固定的,此外焊盘110的数量也是固定的,在不改变横向过孔120的数量和间隙的情况下,没有办法仅仅依靠移动相邻两个信号孔组130来增大D2,进而增大电源流通。本实用新型中,通过减小纵向上的过孔数量,并增加横向上的过孔数量,从而达到增大横向过孔密度,增大纵向信号孔组130的间距,从而使D3<D1<D2。换句话说,也可以理解为将原来的两个信号孔组130合并到一排,或者说把原来纵向排布的部分过孔120进行移动使其横向排列。
如图3所示,在本实用新型的可选实施方式中,电路板100的内层设置有电源层140,电源层140至少可以设置于相邻的两个信号孔组130或者信号孔组130与接地孔组132之间。过孔120中包括电源孔123,电源孔123与电源层140电性连接。电源层140通常采用金属制作,例如铜皮。在下文中也称电源层140为铜皮,但不限定电源层140一定采用铜皮制作。
上述方式,实现了在相同面积下扩大相邻两个信号孔组130之间的间距的目的,从而可以增大相邻两个信号孔组130之间的铜皮宽度。进一步地,纵向上的孔密减小,铜皮在纵向上的有效宽度也增大,从而可以改善电源流通。在本实用新型的可选实施方式中,电源层140的宽度为D4,D4可以为D1的1-2倍。进一步地,D4可以为D1的1.8-2倍。进一步地,D4为D1的约1.98倍。进一步地,0.8mm≤D1≤1.2mm,40mil≤D4≤93mil;进一步地D1=1mm,D4=78mil。
以D1=1mm为例,相邻两个信号孔组130之间的铜皮宽度可以达到34mil,累积铜皮宽度达到78mil(34mil*2条),约2mm。
进一步地,请再次参阅图1,在本实用新型的可选实施方式中,电路板100的内层设置多对差分信号线150,差分信号线150与多个过孔120中的信号过孔121电性连接,差分信号线150成对地设置于相邻的两个信号孔组130之间或者信号孔组130与接地孔组132之间。焊盘110与内层线的连接关系例如可以为:焊盘110通过外层线连接到信号过孔121的外层孔盘上,然后由孔壁进行传导,与内层线的孔盘相连,从而实现焊盘和内层线路的连接。
承上述,相邻两个信号孔组130之间的间隙增大了,那么内层布线就更容易了,差分信号线150成对地设置于相邻的两个信号孔组130之间时,可以使差分信号线150和过孔120的孔盘之间的间隙增加。
也就是说,通过上述过孔120的改进设置,不仅可以改善电源流通还可以改善由于差分信号线150和过孔120的孔盘之间距离过近造成的信号串扰的问题。
请再次参阅图1,在本实用新型的可选实施方式中,每个信号孔组130中的信号过孔121可以包括至少一个第一差分信号孔对131a、或者包括至少一个第二差分信号孔对131b、或者包括至少一个第一差分信号孔对131a和至少一个第二差分信号孔对131b。
例如,第一差分信号孔对131a包括两个第一差分信号孔121a,第二差分信号孔对131b包括两个第二差分信号孔121b。在本实用新型的可选实施方式中,第一差分信号孔121a对应的是RX信号,第二差分信号孔121b对应的是TX信号。
在同一个孔组130内,接地过孔122可以设置在第一差分信号孔对131a和第二差分信号孔对131b之间、相邻的两对两个第一差分信号孔对131a之间、或者相邻的两对第二差分信号孔对131b之间。接地过孔122能够起到屏蔽作用。GND电路图上和电路板上的GND(Ground)代表地线或0线。GND就是公共端,也可以说是接地端。这里说的接地过孔122也叫GND过孔,与接地端或接地线电性连接。
在本实用新型的可选实施方式中,与第一差分信号孔121a电性连接的差分信号线150为第一差分信号线151,与第二差分信号孔121b电性连接的差分信号线150为第二差分信号线152。第一差分信号线151和第二差分信号线152均是成对布置的。同一个差分信号孔对位于同一个信号孔组130有利于相应的差分信号线在相邻两个信号孔组130或者信号孔组130与接地孔组132之间布线。进一步地,至少两个第一差分信号线151或者两个第二差分信号线152设置于相邻两个信号孔组130之间。
第一差分信号孔121a的孔盘与第二差分信号线152的最小间距为D5,D5为D1可以的0.3-0.52倍。进一步地,D5可以为D1的约0.51倍。进一步地,0.8mm≤D1≤1.2mm,14mil≤D5≤24mil。例如本实施方式中,D1=1mm,D5=20mil。应当理解用于计算D5的第二差分信号线152是指成对设置的两根第二差分信号线152中靠近第一差分信号孔121a的孔盘的那一条。例如本实施方式中,D1=1mm,D5=20mil。理论上来说,为了减少串扰,D1=1mm时,本实施方式中的第二差分信号孔121b的孔盘与第一差分信号线151的间距可以做到20mil,当然因为其他原因该距离也可以设置成小于20mil。
进一步地,至少两个信号孔组130可以位于两个接地孔组132之间。信号过孔121与焊盘110是一一对应,而接地过孔122可以一个对应一个或者多个焊盘110。
所述接地过孔122可以与相邻的两个接地焊盘111位于同一列,并分别与该两个接地焊盘111连接。例如,请参阅图2,在本实用新型的可选实施方式中,第一差分信号孔对131a和第二差分信号孔对131b之间的接地过孔122正好位于接地焊盘111之间,该接地过孔122同时与该上下两个接地焊盘111连接。也即是该接地过孔122位于两个接地焊盘111的中间。例如可以采用POFV工艺,形成盘中孔,POFV工艺形成的这两个接地焊盘111连线是经过接地过孔122的直线。第一差分信号孔对131a和第二差分信号孔对131b之间的接地过孔122的两个接地焊盘111位于接地过孔122的上下两侧。这样设置的接地焊盘111及连接线路可以作为第一差分信号孔对131a和第二差分信号孔对131b之间的屏蔽线160。
请参阅图4,第一差分信号孔对131a及接地过孔(122a、122b)的接地焊盘111可以这样设置,其中一个第一差分信号孔121a的焊盘110斜右向上设置,另一个第一差分信号孔121a的焊盘110斜向左下设置,并且两个焊盘110的开窗位置在同一竖直线上。进一步地,两个焊盘110的中心距为1mm时,其中一个第一差分信号孔121a的孔盘与另一个差分信号孔的焊盘110的最小距离为4.66mil。
此外,两个接地焊盘111以及对应的连接线路在电路板100表面对不同种的差分信号进行隔离,减少串扰。
同样的,相邻的两个第一差分信号孔121a之间的接地过孔122也有两个接地焊盘111。相邻的两个第二差分信号孔121b之间的接地过孔122也有两个接地焊盘111。
在本实用新型的可选实施方式中,定义第一差分信号孔对131a和第二差分信号孔对131b之间的接地过孔122为第一接地过孔122a;至少两个第一接地过孔122a的接地焊盘111电性连接。以两个信号孔组为例,两个第一接地过孔122a的接地焊盘111连接,也即是两个信号孔组之间的间隙处也设置有屏蔽线160,可以进一步加强屏蔽效果。例如以图2为例,第一差分信号孔121a全部位于左侧,第二差分信号孔121b全部位于右侧,两个第一接地过孔122a的接地焊盘111连接后,基本从整体上将左右两侧的第一差分信号孔121a和第二差分信号孔121b隔离开来。
在本实用新型的可选实施方式中,定义相邻的两个第一差分信号孔121a之间的接地过孔122为第二接地过孔122b;至少两个第二接地过孔122b的接地焊盘111电性连接。原理和第一接地过孔122a类似,可以进一步减少电路板100表面的信号串扰。
在本实用新型的可选实施方式中,定义相邻的两个第二差分信号孔121b之间的接地过孔122为第三接地过孔122c;至少两个第三接地过孔122c的接地焊盘111电性连接。原理和第一接地过孔122a类似,可以进一步减少电路板100表面的信号串扰。
进一步地,在本实用新型的可选实施方式中,至少一组第一差分信号孔对131a和/或至少一组第二差分信号孔对131b的周围设置有闭合的屏蔽线160。屏蔽线160与相应的接地过孔122及焊盘电性连接。至少一组差分信号孔组被屏蔽线160包围,在一定程度上降低了电路板100表面相邻的差分信号之间信号串扰。
请参阅图5,进一步地,每组第一差分信号孔对131a和每组第二差分信号孔对131b的周围设置有闭合的屏蔽线160,屏蔽线160与相应的接地过孔122及焊盘电性连接。每一组差分信号孔组都被屏蔽线160包围,很大程度上降低了电路板100表面相邻的差分信号之间信号串扰。
此外,请参阅图5,图5中右侧区域,设置有与电源层140电性连接的多个过孔120以及与这些过孔120电性连接的焊盘110。可以进一步将斜向45°方向的接地焊盘111连接在一起,起到更好的屏蔽作用。
本实施方式还提供了一种电路板组件,包括BGA芯片和上述的任一种电路板100,BGA芯片固定于电路板100上。例如,通过回流焊等工艺将BGA芯片的焊球(solder ball)焊接于电路板100上对应的焊盘110。因电路板组件采用了上述电路板100,其性能可进一步提高。
下面通过试验数据和图表对本实用新型的实施例做进一步说明。
实施例1
一种电路板,包括电路板本体100a、多个焊盘110以及多个过孔120。多个焊盘110设置于电路板本体100a的表面且呈矩阵分布,同一排中相邻的两个焊盘110以及同一列中相邻两个焊盘110的中心间距均为D1。多个过孔120形成于电路板本体100a,过孔120与对应的焊盘110电性连接;多个过孔120包括至少两个信号孔组130,每个信号孔组130的过孔120沿预设方向排列。相邻的两个信号孔组130之间的距离为D2,同一个信号孔组130中的过孔120之间的间隙为D3。其中,D1=1mm,D2=26.25mil,D3=79.5mil。
承上述,与对比例相比,减小纵向的过孔密度,增加横向过孔密度时,想相当于将原本纵向排布的信号孔组(包括两个信号孔)旋转90°,变成横向排列,这样使得包含有信号孔的孔组由原来的四排变成了两排。而且其中两排原本含有信号孔的孔组经过上述调整后,不含有信号孔,去掉了这两排不包含有信号孔的孔组。这样就使得纵向过孔密度小于横向过孔密度。
每个信号孔组130中的信号孔包括两个RX差分信号孔组和两个TX差分信号孔组,RX差分信号孔组包括两个RX差分信号孔,TX差分信号孔组包括两个TX信号孔。RX差分信号孔组和TX差分信号孔组之间、相邻的两个RX差分信号孔之间以及相邻的两个TX差分信号孔之间均设置有一个接地过孔122。
第一差分信号孔对131a和第二差分信号孔对131b之间的接地过孔122正好位于上下两个焊盘110之间,该接地过孔122同时与该上下两个焊盘110连接。
如图2所示,信号孔组130之间以及信号孔组130与接地孔组132之间形成两条沿横向的间隙,电路板内层的电源层对应两条间隙处设置有两条铜皮,每条铜皮的宽度为34mil,两条铜皮的累积宽度为68mil。
实施例2
一种电路板,包括电路板本体100a、多个焊盘110以及多个过孔120。多个焊盘110设置于电路板本体100a的表面且呈矩阵分布,同一排中相邻的两个焊盘110以及同一列中相邻两个焊盘110的中心间距均为D1。多个过孔120形成于电路板本体100a,过孔120与对应的焊盘110电性连接;多个过孔120包括至少两个间隔设置的信号孔组130,每个信号孔组130的过孔120沿预设方向排列。相邻的两个信号孔组130之间的距离为D2,同一个信号孔组130中的过孔120之间的间隙为D3。其中,D1=1mm,D2=26.25mil,D3=79.5mil。
每排信号孔组130中的信号孔包括两个RX差分信号孔组和两个TX差分信号孔组,RX差分信号孔组包括两个RX差分信号孔,TX差分信号孔组包括两个TX信号孔。RX差分信号孔组和TX差分信号孔组之间、相邻的两个RX差分信号孔之间以及相邻的两个TX差分信号孔之间均设置有一个接地过孔122。
电路板内层的电源层对应两条间隙处设置有两条铜皮,每条铜皮的宽度为34mil,两条铜皮的累积宽度为68mil。
每组第一差分信号孔对131a和第二差分信号孔对131b的周围设置有闭合的屏蔽线160,屏蔽线160与相应的接地过孔122及焊盘电性连接。
相邻两排信号孔组之间的间隙内设置有两个RX差分信号孔线。两个TX差分信号线分别设置在相邻两排信号孔组的上下两侧的间隙内。
RX差分信号孔的孔盘与TX差分信号线的最小间距为D5。由于TX差分信号线是成对布置,应当理解用于计算D5的TX差分信号线是指成对设置的两根TX差分信号线中靠近RX差分信号孔的孔盘的那一根,其中,D1=1mm,D5=20mil(约0.5mm)。
对比例
发明人了解到的一种高速芯片PCB 200,如图6所示,高速芯片为BGA芯片,焊盘210和过孔220均呈矩阵分布,焊盘210均是由过孔220向同一方向延伸,以图6为例,焊盘210的开窗位置均在过孔220的右下方。同一排中相邻的两个焊盘210以及同一列中相邻两个焊盘210的中心间距均为D1。同一排中相邻的两个过孔220以及同一列中相邻两个过孔220的中心间距也为D1。相邻的两排孔组之间的距离为D2,同一排孔组中的过孔220之间的间隙为D3,且D1=D2=D3,沿横向的过孔密度等于沿纵向的过孔密度。
如图7所示,在该高速芯片PCB 200中有四条这样的铜皮,焊盘210及过孔220的布局受到芯片的限制,位于上下两排孔组之间的间隙内的电源层140(铜皮)有效宽度较小,在该高速芯片PCB 200中,D1=1mm时,铜皮有效宽度仅能做到6mil,累积起来的宽度也仅为24mil(6mil*4条),约0.6mm。相比于实施例1的电路板的铜皮宽度减少了1.4mm,还不足实施例1的电路板的铜皮宽度的1/3。难以满足高速芯片尤其是数据传输速率达到25GBbps以及上高速芯片的对电源流通的需求。与此同时,该高速芯片PCB 200还存在差分信号线与临近的焊盘210通过电磁场相互造成的干扰问题。速率25Gbps+的高速芯片,相应的高速串扰尤为严重。
根据电流强度计算方法,假定铜箔厚度为0.5OZ,温升15摄氏度,通流能力仅为1.2A左右,常规IO小电源一般在2A以上。根据发明人的经验看,可以采取的处理方式是多层叠加处理通流问题。但带来的问题就可能导致成本上升。
如图8所示,内层线路沿横向布置,并位于上下两排孔组之间的间隙内。TX孔盘230与RX信号线240距离较近,在该高速芯片PCB 200中,D1=1mm时,TX孔盘230与RX信号线240距离最大只能做到4.68mil,约0.12mm。
测试结果:
(1)通流收益:
通过模拟软件对实施例1和对比例的电路板的流通收益进行模拟,结果如表1和表2。根据表1和表2可以看出单层0.5OZ铜箔宽度从24mil加宽到78mil,通流可提高近1倍。可节约一倍数量的加强层。
表1.对比例的电路板的流通收益
表2.实施例1的电路板的流通收益
(2)阻抗测试
实施例2和对比例的电路板阻抗测试对比如图9所示,与对比例相比,实施例1的进行改进对过孔阻抗影响不大,前后差异仅0.5ohm,可以忽略不计。
(3)串扰测试
对比例的高速芯片PCB的仿真串扰值约为:-40dB@12.5GHZ。1000mv发送扰源约耦合到接收端噪声10mv;实施例1的电路板的仿真串扰值约:-73dB@12.5GHZ。
实施例2和对比例的串扰测试结果如图10所示,曲线a为对比例的高速芯片PCB的仿真串扰曲线。对比例的高速芯片PCB的仿真串扰值约为:-40dB@12.5GHZ。1000mv发送扰源约耦合到接收端噪声10mv;曲线b为实施例2的电路板的仿真串扰曲线。实施例2的电路板的仿真串扰值约:-75dB@12.5GHZ。1000mv发送扰源约耦合到接收端噪声0.3mv。
以上仅为本实用新型的优选实施方式而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种电路板,其特征在于,包括:
电路板本体;
用于与球栅阵列封装BGA芯片电性连接的多个焊盘,所述多个焊盘设置于所述电路板本体的表面且呈矩阵分布;以及
多个过孔,多个所述过孔形成于所述电路板本体,所述过孔与对应的所述焊盘电性连接;多个所述过孔形成至少两个沿预设方向排列的信号孔组,同一个差分信号孔对位于同一个信号孔组;
相邻的两个信号孔组之间的距离D2大于相邻焊盘之间的距离D1,且同一个所述信号孔组中的过孔之间的间隙D3小于相邻焊盘之间的距离D1,所述相邻焊盘是指位于同一排中、以及同一列中位置相邻的焊盘。
2.根据权利要求1所述的电路板,其特征在于,所述电路板的内层至少设置有位于相邻的两个所述信号孔组之间的电源层,所述电源层的宽度D4为D1的1-2倍。
3.根据权利要求2所述的电路板,其特征在于,D4为D1的1.8-2倍。
4.根据权利要求1所述的电路板,其特征在于,位于同一信号孔组内的差分信号孔对之间设置有接地过孔。
5.根据权利要求4所述的电路板,其特征在于,所述接地过孔与相邻的两个接地焊盘位于同一列,并分别与该两个接地焊盘连接。
6.根据权利要求4所述的电路板,其特征在于,每个所述信号孔组包括至少一个第一差分信号孔对和至少一个第二差分信号孔对;
所述第一差分信号孔对和所述第二差分信号孔对之间、相邻的两个第一差分信号孔对之间以及相邻的两个第二差分信号孔对之间均设置有所述接地过孔。
7.根据权利要求6所述的电路板,其特征在于,任意相邻两个所述信号孔组之间设置有至少一对第一差分信号线或者至少一对第二差分信号线,所述第一差分信号线与所述第一差分信号孔对电性连接,所述第二差分信号线与所述第二差分信号孔对电性连接。
8.根据权利要求7所述的电路板,其特征在于,所述第一差分信号孔的孔盘与所述第二差分信号线的最小间距D5为D1的0.3-0.52倍。
9.根据权利要求6所述的电路板,其特征在于,至少一个所述第一差分信号孔对和/或至少一个所述第二差分信号孔对的周围设置有闭合的屏蔽线,所述屏蔽线与所述接地过孔及所述焊盘电性连接。
10.一种电路板组件,其特征在于,包括BGA芯片和如权利要求1-9任一项所述的电路板,所述BGA芯片固定于所述电路板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720814697.5U CN207166845U (zh) | 2017-07-06 | 2017-07-06 | 一种电路板及电路板组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720814697.5U CN207166845U (zh) | 2017-07-06 | 2017-07-06 | 一种电路板及电路板组件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207166845U true CN207166845U (zh) | 2018-03-30 |
Family
ID=61712181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720814697.5U Active CN207166845U (zh) | 2017-07-06 | 2017-07-06 | 一种电路板及电路板组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207166845U (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108770189A (zh) * | 2018-07-12 | 2018-11-06 | 合肥联宝信息技术有限公司 | 一种差分线绕线方法 |
CN109801895A (zh) * | 2018-12-29 | 2019-05-24 | 晶晨半导体(深圳)有限公司 | 焊球阵列封装芯片及印制电路板 |
CN110188463A (zh) * | 2019-05-29 | 2019-08-30 | 苏州芯禾电子科技有限公司 | 一种过孔阵列的锯齿平滑方法 |
CN110719687A (zh) * | 2018-07-13 | 2020-01-21 | 迈络思科技有限公司 | 用于改进的网络连接的装置和方法 |
CN111741600A (zh) * | 2020-06-30 | 2020-10-02 | 新华三技术有限公司 | 一种电路板和电子设备 |
WO2021047372A1 (zh) * | 2019-09-09 | 2021-03-18 | 华为技术有限公司 | 印刷电路板、通信设备及制造方法 |
CN112885808A (zh) * | 2021-01-21 | 2021-06-01 | 长鑫存储技术有限公司 | 封装基板以及封装结构 |
CN113225898A (zh) * | 2021-04-27 | 2021-08-06 | 加弘科技咨询(上海)有限公司 | 一种印制电路板及其走线布设方法 |
CN113573472A (zh) * | 2021-09-23 | 2021-10-29 | 中兴通讯股份有限公司 | 印制电路板及信号传输系统 |
CN114205998A (zh) * | 2021-12-10 | 2022-03-18 | 中科可控信息产业有限公司 | 电路板以及服务器主板 |
CN115101497A (zh) * | 2022-08-29 | 2022-09-23 | 成都登临科技有限公司 | 一种集成电路封装体、印制电路板、板卡和电子设备 |
CN115568092A (zh) * | 2022-12-05 | 2023-01-03 | 苏州浪潮智能科技有限公司 | 转接板及其制作方法、板卡连接结构 |
CN118215212A (zh) * | 2024-05-22 | 2024-06-18 | 苏州元脑智能科技有限公司 | 差分焊盘单元、印刷线路板、光模块电路板、交换机及计算机网络 |
-
2017
- 2017-07-06 CN CN201720814697.5U patent/CN207166845U/zh active Active
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108770189A (zh) * | 2018-07-12 | 2018-11-06 | 合肥联宝信息技术有限公司 | 一种差分线绕线方法 |
CN110719687A (zh) * | 2018-07-13 | 2020-01-21 | 迈络思科技有限公司 | 用于改进的网络连接的装置和方法 |
CN109801895A (zh) * | 2018-12-29 | 2019-05-24 | 晶晨半导体(深圳)有限公司 | 焊球阵列封装芯片及印制电路板 |
CN110188463A (zh) * | 2019-05-29 | 2019-08-30 | 苏州芯禾电子科技有限公司 | 一种过孔阵列的锯齿平滑方法 |
WO2021047372A1 (zh) * | 2019-09-09 | 2021-03-18 | 华为技术有限公司 | 印刷电路板、通信设备及制造方法 |
US12058808B2 (en) | 2019-09-09 | 2024-08-06 | Huawei Technologies Co., Ltd. | Printed circuit board, communications device, and manufacturing method |
CN111741600B (zh) * | 2020-06-30 | 2023-09-29 | 新华三技术有限公司 | 一种电路板和电子设备 |
CN111741600A (zh) * | 2020-06-30 | 2020-10-02 | 新华三技术有限公司 | 一种电路板和电子设备 |
CN112885808A (zh) * | 2021-01-21 | 2021-06-01 | 长鑫存储技术有限公司 | 封装基板以及封装结构 |
CN112885808B (zh) * | 2021-01-21 | 2022-03-08 | 长鑫存储技术有限公司 | 封装基板以及封装结构 |
CN113225898A (zh) * | 2021-04-27 | 2021-08-06 | 加弘科技咨询(上海)有限公司 | 一种印制电路板及其走线布设方法 |
CN113573472A (zh) * | 2021-09-23 | 2021-10-29 | 中兴通讯股份有限公司 | 印制电路板及信号传输系统 |
CN113573472B (zh) * | 2021-09-23 | 2022-02-01 | 中兴通讯股份有限公司 | 印制电路板及信号传输系统 |
CN114205998A (zh) * | 2021-12-10 | 2022-03-18 | 中科可控信息产业有限公司 | 电路板以及服务器主板 |
CN115101497A (zh) * | 2022-08-29 | 2022-09-23 | 成都登临科技有限公司 | 一种集成电路封装体、印制电路板、板卡和电子设备 |
CN115568092A (zh) * | 2022-12-05 | 2023-01-03 | 苏州浪潮智能科技有限公司 | 转接板及其制作方法、板卡连接结构 |
CN118215212A (zh) * | 2024-05-22 | 2024-06-18 | 苏州元脑智能科技有限公司 | 差分焊盘单元、印刷线路板、光模块电路板、交换机及计算机网络 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN207166845U (zh) | 一种电路板及电路板组件 | |
US8357013B2 (en) | Reducing far-end crosstalk in electrical connectors | |
US9433081B1 (en) | Differential signal crosstalk minimization for dual stripline | |
US9806469B2 (en) | Electrical connectors including electromagnetic interference (EMI) absorbing material | |
DE112006000862B4 (de) | Induktor | |
CN105376938B (zh) | 一种通讯设备及其电路板组件 | |
EP2854488A1 (en) | Reducing far end crosstalk in single ended interconnects and buses | |
KR20110119696A (ko) | 다층 pcb를 갖는 원격통신 잭 | |
US20110007487A1 (en) | Lsi package, printed board and electronic device | |
CN205883715U (zh) | 一种优化连接器过孔及绕线的pcb板结构 | |
CN207399606U (zh) | 印刷电路板和电子设备 | |
EP4171179A1 (en) | Printed circuit board and electronic device with printed circuit board | |
CN211297148U (zh) | 一种pcb板结构及信号测试设备 | |
Becker et al. | Electronic packaging of the IBM z13 processor drawer | |
CN104822225A (zh) | 一种电路板和印刷电路板组件 | |
CN109600906A (zh) | 一种连接器及信号传输单元 | |
CN207265257U (zh) | 基于fpc连接器的pci‑e差分信号延长套件 | |
EP3491898B1 (en) | Circuits and methods providing electronic band gap (ebg) structures at memory module electrical coupling | |
CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
CN202797485U (zh) | 电连接器的屏蔽壳体与电路板接地结构 | |
Enriquez et al. | Additional coupling for far end crosstalk cancellation in high speed interconnects | |
US10999920B1 (en) | Apparatus, system, and method for mitigating crosstalk in ball grid array devices | |
CN108901125A (zh) | 一种印制线路板、光收发组件及光模块 | |
CN201142814Y (zh) | 单板结构 | |
CN112566353A (zh) | 一种电路板及通信设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |