CN110188463A - 一种过孔阵列的锯齿平滑方法 - Google Patents

一种过孔阵列的锯齿平滑方法 Download PDF

Info

Publication number
CN110188463A
CN110188463A CN201910456983.2A CN201910456983A CN110188463A CN 110188463 A CN110188463 A CN 110188463A CN 201910456983 A CN201910456983 A CN 201910456983A CN 110188463 A CN110188463 A CN 110188463A
Authority
CN
China
Prior art keywords
via hole
arrays
vias
vertex
sawtooth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910456983.2A
Other languages
English (en)
Other versions
CN110188463B (zh
Inventor
沈叶锋
凌峰
蒋历国
代文亮
张进军
陈华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhe Semiconductor Technology (Shanghai) Co.,Ltd.
Original Assignee
SUZHOU XPEEDIC TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU XPEEDIC TECHNOLOGY Inc filed Critical SUZHOU XPEEDIC TECHNOLOGY Inc
Priority to CN201910456983.2A priority Critical patent/CN110188463B/zh
Publication of CN110188463A publication Critical patent/CN110188463A/zh
Application granted granted Critical
Publication of CN110188463B publication Critical patent/CN110188463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种过孔阵列的锯齿平滑方法,属于PCB仿真领域。本发明的一种过孔阵列的锯齿平滑方法,先获取PCB的版图信息,再对过孔阵列进行分类,并根据过孔阵列的排列方式对过孔阵列进行合并;然后根据过孔与图层的连接关系对过孔进行分类,并且对分类后的过孔进行合并;而后依次选取过孔的顶点,并判断选取的顶点和与之相邻的两个顶点是否共线,若选取的顶点和与之相邻的两个顶点共线,则将选取的顶点和与之相邻的两个顶点连接成一条直线。本发明的目的在于克服现有技术中,大规模过孔阵列造成仿真时间长的不足,提供了一种过孔阵列的锯齿平滑方法,可以缩短仿真的时间,从而可以提高工作效率,且进一步可以提高仿真的精度。

Description

一种过孔阵列的锯齿平滑方法
技术领域
本发明涉及PCB仿真领域,更具体地说,涉及一种过孔阵列的锯齿平滑方法。
背景技术
PCB(Printed Circuit Board)称为印制电路板,又称印刷线路板,是重要的电子部件,是电子元器件的支撑体,是电子元器件电气连接的载体。由于它是采用电子印刷术制作的,故被称为“印刷”电路板。PCB包括过孔、盲孔和埋孔,过孔也称之为通孔,是从顶层到底层全部打通的,在四层PCB中,过孔是贯穿1,2,3,4层,对不相干的层走线会有妨碍;盲孔只在顶层或底层其中的一层看得到,另外那层是看不到的,也就是说盲孔是从表面上钻,但是不钻透所有层;埋孔是指做在内层过孔,该孔之上下两面都在板子之内部层。
过孔是最基本也是最常用的孔,一条线路从板的一面跳到另一面,连接两条连线的孔也叫过孔(区别于焊盘,边上没有助焊层)过孔也称金属化孔,在双面板和多层板中,为连通各层之间的印制导线,在各层需要连通的导线的交汇处钻上一个公共孔,即过孔。在工艺上,过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属,用以连通中间各层需要连通的铜箔,而过孔的上下两面做成圆形焊盘形状,过孔的参数主要有孔的外径和钻孔尺寸。过孔不仅可以是通孔,还可以是掩埋式。所谓通孔式过孔是指穿通所有敷洞层的过孔;掩埋式过孔则仅穿通中间几个敷铜层面,仿佛被其它敷铜层掩埋起来。
在PCB的过孔仿真中,对于过孔的设计,一般是在RFIC(射频集成电路)中陈列大规模的过孔阵列,在生产的时候考虑到生产工艺以及受热均匀的需求,但是在仿真领域,这种大规模的过孔阵列通常会呈现百万数量级甚至更多,从而造成结构性复杂与图形算法的冗余,并且影响仿真精度,使得仿真进行的时间呈现指数级上升,对厂家获取RFIC模型的测试精度与仿真精度的对比免得异常困难。综上所述,现有技术中大规模过孔阵列造成的仿真时间长,并且导致仿真精度不高,上述问题是现有技术亟需解决的问题。
发明内容
1.要解决的问题
本发明的目的在于克服现有技术中,大规模过孔阵列造成仿真时间长的不足,提供了一种过孔阵列的锯齿平滑方法,可以缩短仿真的时间,从而可以提高工作效率,且进一步可以提高仿真的精度。
2.技术方案
为了解决上述问题,本发明所采用的技术方案如下:
本发明的一种过孔阵列的锯齿平滑方法,先获取PCB的版图信息,再对过孔阵列进行分类,并根据过孔阵列的排列方式对过孔阵列进行合并;然后根据过孔与图层的连接关系对过孔进行分类,并且对分类后的过孔进行合并;而后依次选取过孔的顶点,并判断选取的顶点和与之相邻的两个顶点是否共线,若选取的顶点和与之相邻的两个顶点共线,则将选取的顶点和与之相邻的两个顶点连接成一条直线。
作为本发明更进一步地改进,将过孔阵列分为两层相连的过孔、至少三层相连的过孔以及不相连的过孔三类。
作为本发明更进一步地改进,将矩阵式排列和沿着45°角斜边式排列的过孔阵列进行合并。
作为本发明更进一步地改进,判断选取的顶点和与之相邻的两个顶点是否共线的具体过程为:设定选取的顶点为P1(x1,y1),与选取的顶点相邻的两个顶点分别为:P2(x2,y2),P3(x3,y3),判断共线的公式如下:
y=k·(x3-x2)+y2
如果-0.01≤y3-y≤0.01,则表示P1、P2和P3三点共线;其中,k表示斜率。
作为本发明更进一步地改进,合并的具体过程为:将过孔放大N倍并对相交的过孔取并集形成新的过孔,而后再将过孔缩小N倍至初始尺寸,其中,N>0。
作为本发明更进一步地改进,0.5≤N≤10。
作为本发明更进一步地改进,利用leSizeShape函数对过孔进行放大或者缩小,且利用leMergeShape函数对相交的过孔取并集。
3.有益效果
相比于现有技术,本发明的有益效果为:
本发明的一种过孔阵列的锯齿平滑方法,通过对过孔的顶点进行共线处理,即对有规律的波动折线进行处理,可以有效的减少过孔的顶点,还可以有效的减少过孔图形的边数,并且消除了过孔图形的锯齿,从而降低了过孔图形的复杂度,进而有效的减少了仿真时间,进一步提高了工作的效率,而且进一步提高了仿真的精度。
附图说明
图1为本发明一种过孔阵列的锯齿平滑方法的流程示意图;
图2为实施例1过孔的顶点示意图;
图3为实施例1带有锯齿的过孔示意图;
图4为实施例1平滑处理后的过孔示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例;而且,各个实施例之间不是相对独立的,根据需要可以相互组合,从而达到更优的效果。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为进一步了解本发明的内容,结合附图和实施例对本发明作详细描述。
实施例1
结合图1所示,本发明的一种过孔阵列的锯齿平滑方法,先获取PCB的版图信息,值得说明的是,通过扫描PCB即可获取版图上所有过孔图形的属性信息;进一步地,对过孔阵列进行分类,而后再根据过孔阵列的排列方式对过孔阵列进行合并;之后再根据过孔与图层的连接关系对过孔进行分类,并且对分类后的过孔进行合并;而后依次选取过孔的顶点,并判断选取的顶点和与之相邻的两个顶点是否共线,若选取的顶点和与之相邻的两个顶点共线,则将选取的顶点和与之相邻的两个顶点连接成一条直线,值得说明的是,顶点指的是形成过孔图形的小点(如图2所示)。
本发明的一种过孔阵列的锯齿平滑方法,具体步骤如下:
步骤一、过孔阵列分类合并
先扫描PCB版图获取图形的属性信息,再将大规模过孔阵列进行分类,本发明将过孔阵列分为两层相连的过孔、至少三层相连的过孔以及不相连的过孔三类,值得说明的是,不相连的过孔指的是只连接一层金属或者不连接金属的过孔,令两层相连的过孔为via1,至少三层相连的过孔为via2,不相连的过孔为via3。而后根据过孔阵列的排列方式对过孔阵列进行合并,值得进一步说明的是,本发明将矩阵式排列和沿着45°角斜边式排列的过孔阵列进行合并,从而可以加快仿真速度。
此外,需要说明的是,合并的具体过程为:将过孔放大N倍并对相交的过孔取并集形成新的过孔,而后再将过孔缩小N倍至初始尺寸,其中,N>0,优选地,0.5≤N≤10,本实施例的N=2。
步骤二、二次分类合并
根据过孔与图层的连接关系对过孔进行分类,并且对分类后的过孔进行合并。具体地,由于同类的不同过孔连接于不同的图层,因此需要进行进一步的分类合并,例如via1的过孔阵列中,部分过孔连接M1金属层和M2金属层,则令这些过孔为via1-1,还有部分过孔连接M2金属层和M3金属层,则令这些过孔为via1-2;同理将所有的过孔进行二次分类,而后将分类后的过孔进行合并,具体的合并过程如步骤一的合并过程。值得说明的是,通过二次分类合并可以正确的处理过孔的链接关系,从而可以进一步地加快仿真速度。
值得说明的是,本发明利用leSizeShape函数对过孔进行放大或者缩小,利用leMergeShape函数对相交的过孔取并集,其中,leSizeShape函数和leMergeShape函数为virtuoso软件平台的API函数。
步骤三、平滑处理
依次选取过孔的顶点,并判断选取的顶点和与之相邻的两个顶点是否共线,值得说明的是,判断选取的顶点和与之相邻的两个顶点是否共线的具体过程为:设定选取的顶点为P1(x1,y1),与选取的顶点相邻的两个顶点分别为:P2(x2,y2),P3(x3,y3),判断共线的公式如下:
y=k·(x3-x2)+y2
如果-0.01≤y3-y≤0.01,则表示P1、P2和P3三点共线;其中,k表示斜率,x1表示P1的横坐标,y1表示P1的纵坐标,x2表示P2的横坐标,y2表示P2的纵坐标,x3表示P3的横坐标,y3表示P3的纵坐标,y表示x3在直线P1P2上对应点的纵坐标。值得说明的是,如果选取的顶点和与之相邻的两个顶点共线,则将选取的顶点和与之相邻的两个顶点连接成一条直线;如果选取的顶点和与之相邻的两个顶点不共线,则选取下一个顶点进行处理。值得进一步说明的是,通过将共线的顶点连接成一条直线,从而减少了顶点数量,还减少了图形的边数,从而大大减少了仿真时间。结合图3和图4所示,图3中的过孔图形边缘呈现锯齿状,通过本发明的锯齿平滑处理方法,得到平滑处理后的过孔图形(如图4所示),经过平滑处理后的过孔图形边缘呈直线状,有效地消除了过孔图形边缘的锯齿。
本发明的一种过孔阵列的锯齿平滑方法,通过对过孔的顶点进行共线处理,即对有规律的波动折线进行处理,可以有效的减少过孔的顶点,还可以有效的减少过孔图形的边数,并且消除了过孔图形的锯齿,从而降低了过孔图形的复杂度,进而有效的减少了仿真时间,进一步提高了工作的效率,而且进一步提高了仿真的精度。
在上文中结合具体的示例性实施例详细描述了本发明。但是,应当理解,可在不脱离由所附权利要求限定的本发明的范围的情况下进行各种修改和变型。详细的描述和附图应仅被认为是说明性的,而不是限制性的,如果存在任何这样的修改和变型,那么它们都将落入在此描述的本发明的范围内。此外,背景技术旨在为了说明本技术的研发现状和意义,并不旨在限制本发明或本申请和本发明的应用领域。

Claims (7)

1.一种过孔阵列的锯齿平滑方法,其特征在于:先获取PCB的版图信息,再对过孔阵列进行分类,并根据过孔阵列的排列方式对过孔阵列进行合并;然后根据过孔与图层的连接关系对过孔进行分类,并且对分类后的过孔进行合并;而后依次选取过孔的顶点,并判断选取的顶点和与之相邻的两个顶点是否共线,若选取的顶点和与之相邻的两个顶点共线,则将选取的顶点和与之相邻的两个顶点连接成一条直线。
2.根据权利要求1所述的一种过孔阵列的锯齿平滑方法,其特征在于:将过孔阵列分为两层相连的过孔、至少三层相连的过孔以及不相连的过孔三类。
3.根据权利要求1所述的一种过孔阵列的锯齿平滑方法,其特征在于:将矩阵式排列和沿着45°角斜边式排列的过孔阵列进行合并。
4.根据权利要求1所述的一种过孔阵列的锯齿平滑方法,其特征在于:判断选取的顶点和与之相邻的两个顶点是否共线的具体过程为:设定选取的顶点为P1(x1,y1),与选取的顶点相邻的两个顶点分别为:P2(x2,y2),P3(x3,y3),判断共线的公式如下:
y=k·(x3-x2)+y2
如果-0.01≤y3-y≤0.01,则表示P1、P2和P3三点共线;其中,k表示斜率。
5.根据权利要求1~4任一项所述的一种过孔阵列的锯齿平滑方法,其特征在于:合并的具体过程为:将过孔放大N倍并对相交的过孔取并集形成新的过孔,而后再将过孔缩小N倍至初始尺寸,其中,N>0。
6.根据权利要求5所述的一种过孔阵列的锯齿平滑方法,其特征在于:0.5≤N≤10。
7.根据权利要求5所述的一种过孔阵列的锯齿平滑方法,其特征在于:利用leSizeShape函数对过孔进行放大或者缩小,且利用leMergeShape函数对相交的过孔取并集。
CN201910456983.2A 2019-05-29 2019-05-29 一种过孔阵列的锯齿平滑方法 Active CN110188463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910456983.2A CN110188463B (zh) 2019-05-29 2019-05-29 一种过孔阵列的锯齿平滑方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910456983.2A CN110188463B (zh) 2019-05-29 2019-05-29 一种过孔阵列的锯齿平滑方法

Publications (2)

Publication Number Publication Date
CN110188463A true CN110188463A (zh) 2019-08-30
CN110188463B CN110188463B (zh) 2022-03-22

Family

ID=67718573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910456983.2A Active CN110188463B (zh) 2019-05-29 2019-05-29 一种过孔阵列的锯齿平滑方法

Country Status (1)

Country Link
CN (1) CN110188463B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113158600A (zh) * 2021-03-19 2021-07-23 芯和半导体科技(上海)有限公司 基于矩量法的超大规模过孔阵列快速仿真方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167930A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd プリント基板の回路設計支援方法および支援装置
KR101285771B1 (ko) * 2013-05-01 2013-07-19 서울과학기술대학교 산학협력단 휨을 방지하는 인쇄회로기판 패턴 설계 방법
CN103846558A (zh) * 2014-02-19 2014-06-11 昆山市正业电子有限公司 一种pcb板的钻孔分块方法
CN104700435A (zh) * 2013-12-09 2015-06-10 上海华虹宏力半导体制造有限公司 一种利用oasis图形阵列压缩版图数据的方法
CN105183969A (zh) * 2015-08-31 2015-12-23 上海华虹宏力半导体制造有限公司 放大版图接触孔间距的方法
CN107394366A (zh) * 2017-07-28 2017-11-24 深圳市深大唯同科技有限公司 一种大规模mimo天线结构及制造工艺
CN207166845U (zh) * 2017-07-06 2018-03-30 新华三技术有限公司 一种电路板及电路板组件
CN109558683A (zh) * 2018-12-03 2019-04-02 上海泽丰半导体科技有限公司 一种基于Via Wizard软件的数据信息录入方法及系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167930A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd プリント基板の回路設計支援方法および支援装置
KR101285771B1 (ko) * 2013-05-01 2013-07-19 서울과학기술대학교 산학협력단 휨을 방지하는 인쇄회로기판 패턴 설계 방법
CN104700435A (zh) * 2013-12-09 2015-06-10 上海华虹宏力半导体制造有限公司 一种利用oasis图形阵列压缩版图数据的方法
CN103846558A (zh) * 2014-02-19 2014-06-11 昆山市正业电子有限公司 一种pcb板的钻孔分块方法
CN105183969A (zh) * 2015-08-31 2015-12-23 上海华虹宏力半导体制造有限公司 放大版图接触孔间距的方法
CN207166845U (zh) * 2017-07-06 2018-03-30 新华三技术有限公司 一种电路板及电路板组件
CN107394366A (zh) * 2017-07-28 2017-11-24 深圳市深大唯同科技有限公司 一种大规模mimo天线结构及制造工艺
CN109558683A (zh) * 2018-12-03 2019-04-02 上海泽丰半导体科技有限公司 一种基于Via Wizard软件的数据信息录入方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MOE AKIMITSU;YASUSHI ONO;QINGHONG CAO;HIROSHI TANABE: "High-resolution 2D magnetic field measurement of magnetic reconnection using printed-circuit board coils", 《PLASMA AND FUSION RESEARCH》 *
韩刚,耿征: "基于FPGA的高速高密度PCB设计中的信号完整性分析", 《计算机应用》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113158600A (zh) * 2021-03-19 2021-07-23 芯和半导体科技(上海)有限公司 基于矩量法的超大规模过孔阵列快速仿真方法
CN113158600B (zh) * 2021-03-19 2024-03-19 芯和半导体科技(上海)股份有限公司 基于矩量法的超大规模过孔阵列快速仿真方法

Also Published As

Publication number Publication date
CN110188463B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
KR101380478B1 (ko) 영역 분류 장치, 기판 검사 장치, 및 영역 분류 방법
CN101963651B (zh) 印刷电路板测试辅助设备和印刷电路板测试辅助方法
JPH0434951A (ja) プリント配線板の検査方法
US8086991B1 (en) Automatic creation of vias in electrical circuit design
US7421672B2 (en) Checks for signal lines
CN111737945A (zh) 一种pcb板的背钻设计方法、系统、终端及存储介质
CN108133103A (zh) 一种电子设计dfm检测系统、方法和介质
CN101964008B (zh) 布线设计辅助设备和布线设计辅助方法
US7925999B2 (en) Method of modifying vias connection of printed circuit boards
CN110188463A (zh) 一种过孔阵列的锯齿平滑方法
US8260571B2 (en) Analysis apparatus
CN101131708A (zh) 信号线参考平面检查系统及方法
JP2012507137A (ja) マルチポピュレーション変換を使用した電気回路パターン生成
US6925626B2 (en) Method of routing a redistribution layer trace in an integrated circuit die
CN105916315A (zh) 一种hdi印刷电路板的制作方法
CN100455163C (zh) 一种印刷电路板的制作方法
CN113536715A (zh) 一种工业图形计算机辅助制造的信号线路数据的分析方法
JP2007004602A (ja) 解析方法、解析装置およびプログラム
JPH11143917A (ja) プリント基板検査装置および方法
CN105206545A (zh) 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法
US20050075820A1 (en) Method for checking test points of printed circuit board layout text data before plotting the printed circuit board layout map
Silvestre Bergés et al. Printed Circuit Board (PCB) design process and fabrication
US20030102159A1 (en) Optimum power and ground bump pad and bump patterns for flip chip packaging
CN103250154A (zh) 布线检查装置和布线检查系统
JP5079592B2 (ja) データ生成装置およびデータ生成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200102

Address after: 200120 Shanghai City, Pudong New Area Chinese (Shanghai) free trade zone fanchun Road No. 400 Building 1 layer 3

Applicant after: Core and semiconductor technology (Shanghai) Co.,Ltd.

Address before: 215200 No. 2358, Changan Road, Wujiang District, Jiangsu, Suzhou

Applicant before: Suzhou Xinhe Electronic Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 200120 Pudong New Area, Shanghai, China (Shanghai) free trade trial area, No. 3, 1 1, Fang Chun road.

Patentee after: Xinhe Semiconductor Technology (Shanghai) Co.,Ltd.

Address before: 200120 Pudong New Area, Shanghai, China (Shanghai) free trade trial area, No. 3, 1 1, Fang Chun road.

Patentee before: Core and semiconductor technology (Shanghai) Co.,Ltd.