CN104822225A - 一种电路板和印刷电路板组件 - Google Patents
一种电路板和印刷电路板组件 Download PDFInfo
- Publication number
- CN104822225A CN104822225A CN201510217467.6A CN201510217467A CN104822225A CN 104822225 A CN104822225 A CN 104822225A CN 201510217467 A CN201510217467 A CN 201510217467A CN 104822225 A CN104822225 A CN 104822225A
- Authority
- CN
- China
- Prior art keywords
- center
- pad
- via hole
- backflow
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种电路板，包括多个焊盘，多个所述焊盘呈矩阵状设置于所述电路板，相邻两个所述焊盘的中心间距均为D1；电路板上设有第一高速差分过孔、第二高速差分过孔、第一信号回流过孔和第二信号回流过孔，第一高速差分过孔和第二高速差分过孔中心间距小于D1，以增加第一高速差分过孔和第二高速差分过孔的耦合强度。通过缩小第一高速差分过孔与第二高速差分过孔的中心间距，增强了二者的耦合强度，从而以使得第一高速差分过孔与第二高速差分过孔受到串扰的程度较为接近，使串扰对二者的差值影响较小，进而实现降低串扰的目的，以适用于高速信号传输。另外，本发明提供了一种印刷电路板组件，包括所述电路板和固定于该电路板的球栅阵列封装芯片。
Description
技术领域
本发明涉及封装结构领域，尤其涉及一种电路板和印刷电路板组件。
背景技术
球栅阵列封装芯片，简称BGA(Ball Grid Array)芯片。在通讯系统中，1mmBGA芯片的使用非常广泛，在BGA芯片内部，以及用于固定安装BGA芯片的电路板中，焊盘通过打孔利用过孔实现信号换层传输。
现有技术中，由于受限于1mm BGA内部的pin定义以及空间，1mm BGA常规过孔设计方式的特点是，电路板上多个焊盘两两之间的中心间距为39.37mil，即1mm，所有焊盘通过过孔打孔换层，多个过孔分为信号孔、地孔及电源孔，多个过孔两两之间中心间距与相邻两焊盘的中心间距相等，亦均为39.37mil。该方案中，由于一对高速差分过孔之间的中心间距等于相邻两焊盘的中心间距，使得一对高速差分过孔耦合强度低，传输的高速信号受串扰影响较大。
随着系统带宽日益增加，信号速率日益提升，信号串扰大的问题对信号完整性带来的影响日益加重，从而影响系统高速方案的实现。
发明内容
本发明提供一种电路板，用于在一定程度上降低信号间的串扰，可适用于高速信号传输。
一方面，本发明提供了一种电路板，包括多个焊盘，多个所述焊盘呈矩阵状设置于所述电路板，同一排中相邻两个所述焊盘的中心间距及同一列中相邻两个所述焊盘的中心间距均为D1；所述电路板上设有多个过孔，多个所述焊盘与多个所述过孔的数目相同，且多个所述焊盘与多个所述过孔一对一电连接；
所述多个过孔中包含M个高速差分过孔和K个信号回流过孔，其中M、K均为大于或等于2的整数，M、K相等且均为2的倍数，所述信号回流过孔用于接地、或接电源、或接普通信号；M个所述高速差分过孔中包含第一高速差分过孔和第二高速差分过孔，所述第一高速差分过孔与所述第二高速差分过孔为差分过孔对；
K个所述信号回流过孔中包含第一信号回流过孔和第二信号回流过孔，与所述第一高速差分过孔电连接的焊盘为第一高速焊盘，与所述第二高速差分过孔电连接的焊盘为第二高速焊盘，与所述第一信号回流过孔电连接的焊盘为第一回流焊盘，与所述第二信号回流过孔电连接的焊盘为第二回流焊盘，
所述第一高速焊盘、所述第二高速焊盘、所述第一回流焊盘和所述第二回流焊盘位于同一排，所述第一回流焊盘与所述第一高速焊盘相邻，所述第一高速焊盘与所述第二高速焊盘相邻，所述第一回流焊盘和所述第二高速焊盘分别位于所述第一高速焊盘的两侧，所述第二回流焊盘与所述第二高速焊盘相邻，所述第一高速焊盘和所述第二回流焊盘分别位于所述第二高速焊盘的两侧；
所述第一高速差分过孔和所述第二高速差分过孔中心间距为D2，且D2＜D1，以增加所述第一高速差分过孔和所述第二高速差分过孔的耦合强度。
结合第一方面，在第一方面的第一种可能的实施方式下，
分别与位于同一列中且相邻的两个所述焊盘中每一焊盘电连接的过孔的中心间距大于D1。
结合第一方面或第一方面的第一种可能的实施方式，在第一方面的第二种可能的实施方式下，
相邻两所述过孔之间的中心间距大于或等于0.4mm。
结合第一方面、第一方面的第一种可能的实施方式或第一方面的第二种可能的实施方式，在第一方面的第三种可能的实施方式下，
在所述第一高速焊盘的中心和所述第二高速焊盘的中心的连线所在的直线为第一直线的情况下，
所述第一高速差分过孔的中心和所述第二高速差分过孔的中心均位于所述第一直线。
结合第一方面的第三种可能的实施方式，在第一方面的第四种可能的实施方式下，所述第一高速差分过孔的中心与所述第二高速焊盘的中心的间距小于D1。
结合第一方面的第四种可能的实施方式，在第一方面的第五种可能的实施方式下，
所述第一高速差分过孔的中心与第一高速焊盘的中心的间距为X1，且6.9mil≥X1≥1.9mil。
结合第一方面的第三种可能的实施方式或第一方面的第四种可能的实施方式，在第一方面的第六种可能的实施方式下，
所述第二高速差分过孔的中心与第一高速焊盘的中心的间距小于D1。
结合第一方面的第三种可能的实施方式，在第一方面的第七种可能的实施方式下，
所述第一信号回流过孔的中心位于所述第一直线，所述第一信号回流过孔的中心与所述第一高速焊盘的中心的间距小于D1，且所述第一信号回流过孔的中心与所述第二信号回流过孔的中心的间距小于3D1。
结合第一方面的第七种可能的实施方式，在第一方面的第八种可能的实施方式下，所述第一信号回流过孔的中心与所述第一回流焊盘的中心的间距为Y1，且13.37mil≥Y1≥3.8mil。
结合第一方面的第三种可能的实施方式或第一方面的第八种可能的实施方式中任一种可能的实施方式，在第一方面的第九种可能的实施方式下，
所述第二信号回流过孔的中心位于所述第一直线，所述第二信号回流过孔的中心与所述第二高速焊盘的中心的间距小于D1，且所述第一信号回流过孔的中心与所述第二信号回流过孔的中心的间距小于3D1。
结合第一方面，在第一方面的第十种可能的实施方式下，
所述第一高速差分过孔和所述第二高速差分过孔位于所述第一高速焊盘所在的第一排和与所述第一排相邻的第二排之间；且所述第一高速差分过孔位于所述第一高速焊盘所在的列和所述第二高速焊盘所在的列之间，所述第二高速差分过孔位于所述第二高速焊盘所在的列和所述第二回流焊盘所在的列之间；
所述第一高速焊盘的中心和所述第二排中与所述第二高速焊盘同一列的焊盘的中心之间的连线为第一高速连线；所述第二高速焊盘的中心和所述第二排中与所述第一高速焊盘同一列的焊盘的中心之间的连线为第二高速连线；所述第一高速连线和所述第二高速连线的交点为第一基准点；
所述第二高速焊盘的中心和所述第二排中与所述第二回流焊盘同一列的焊盘的中心之间的连线为第一回流连线；所述第二回流焊盘的中心和所述第二排中与所述第二高速焊盘同一列的焊盘的中心之间的连线为第二回流连线；所述第一回流连线和所述第二回流连线的交点为第二基准点；
所述第一基准点与所述第二基准点之间的距离大于所述第一高速差分过孔的中心与所述第二基准点之间的距离。
结合第一方面的第十种可能的实施方式，在第一方面的第十一种可能的实施方式下，
所述第二基准点与所述第一基准点之间的距离大于所述第二高速差分过孔的中心与所述第一基准点之间的距离。
结合第一方面的第十种可能的实施方式至第一方面的第十二种可能的实施方式中任一种可能的实施方式，在第一方面的第十二种可能的实施方式下，
所述第一信号回流过孔位于所述第一排和所述第二排之间，且所述第一信号回流过孔位于所述第一回流焊盘所在的列和所述第一高速焊盘所在的列之间；所述第一信号回流过孔的中心与所述第一基准点之间的距离小于D1。
结合第一方面的第十种可能的实施方式至第一方面的第十二种可能的实施方式中任一种可能的实施方式，在第一方面的第十三种可能的实施方式下，所述第二信号回流过孔位于所述第一排和所述第二排之间，且所述第二信号回流过孔位于与所述第二回流焊盘同一排且与所述第二回流焊盘相邻的两个焊盘中除所述第二高速焊盘之外的另一焊盘所在的列和所述第二回流焊盘所在列之间；
所述第二信号回流过孔的中心与所述第二基准点之间的距离小于D1。
第二方面，本发明还提供了一种电路板，包括多个焊盘，多个所述焊盘呈矩阵状排布设置于所述电路板，同一排中相邻两个所述焊盘的中心间距及同一列中相邻两个所述焊盘的中心间距均为D3；所述电路板上设有多个过孔，多个所述焊盘与多个所述过孔的数目相同，且多个所述焊盘与多个所述过孔一对一电连接；
所述多个过孔包括E个高速差分过孔和F个信号回流过孔，其中E、F均为大于或等于2的整数，E、F相等且均为2的倍数，所述信号回流过孔用于接地、或接电源、或接普通信号；
E个所述高速差分过孔中包含第三高速差分过孔和第四高速差分过孔，所述第三高速差分过孔与所述第四高速差分过孔为差分过孔对；F个所述信号回流过孔中包含第三信号回流过孔和第四信号回流过孔，与所述第三高速差分过孔电连接的焊盘为第三高速焊盘，与所述第四高速差分过孔电连接的焊盘为第四高速焊盘，与所述第三信号回流过孔电连接的焊盘为第三回流焊盘，与所述第四信号回流过孔电连接的焊盘为第四回流焊盘，所述第三高速焊盘、所述第四高速焊盘、所述第三回流焊盘和所述第四回流焊盘位于同一排，所述第三回流焊盘与所述第三高速焊盘相邻，所述第三高速焊盘与所述第四高速焊盘相邻，所述第三回流焊盘和所述第四高速焊盘分别位于所述第三高速焊盘的两侧，所述第四回流焊盘与所述第四高速焊盘相邻，所述第三高速焊盘和所述第四回流焊盘分别位于所述第四高速焊盘的两侧；
所述第三信号回流过孔的中心与所述第四信号回流过孔的中心的间距小于3D3，且所述第三信号回流过孔的中心与所述第三高速差分过孔的中心的间距小于D3。
结合第二方面，在第二方面的第一种可能的实施方式下，
所述第四信号回流过孔的中心与所述第四高速差分过孔的中心的间距小于D3。
结合第二方面或第二方面的第一种可能的实施方式，在第二方面的第二种可能的实施方式下，所述第三高速差分过孔和所述第四高速差分过孔中心间距为D3。第三方面，本发明提供了一种印刷电路板组件，包括第一方面或第一方面任一种可能的实施方式提供的所述电路板和球栅阵列封装芯片，所述球栅阵列封装芯片固定于所述电路板上。
第四方面，本发明还提供了一种印刷电路板组件，包括第二方面或第二方面任一种可能的实施方式提供的所述的电路板和球栅阵列封装芯片，所述球栅阵列封装芯片固定于所述电路板上。
根据本发明第一方面提供的电路板及具有该电路板的印刷电路板组件，通过缩小第一高速差分过孔与第二高速差分过孔的中心间距，增强了二者之间的耦合强度，从而以使得第一高速差分过孔与第二高速差分过孔受到串扰的程度较为接近，由于传递的高速信号为第一高速差分过孔与第二高速差分过孔之间的差值，故串扰对二者的差值影响较小，进而实现降低串扰的目的，以适用于高速信号传输。
根据本发明第二方面提供的电路板及具有该电路板的印刷电路板组件，通过缩小第三信号回流过孔与第四信号回流过孔的中心间距，增强了二者之间的耦合强度，从而降低串扰对第一高速差分过孔与第二高速差分过孔进行高速信号传输的影响，实现降低串扰的目的，以适用于高速信号传输。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施方式提供的球栅阵列封装芯片的焊盘及过孔排布示意图；
图2是本发明第二实施方式提供的球栅阵列封装芯片的焊盘及过孔排布示意图；
图3是本发明第三实施方式提供的球栅阵列封装芯片的焊盘及过孔排布示意图；
图4是本发明第四实施方式提供的球栅阵列封装芯片的焊盘及过孔排布示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供的电路板的第一实施方式中，电路板包括多个焊盘，多个所述焊盘呈矩阵状设置于所述电路板，同一排中相邻两个所述焊盘的中心间距及同一列中相邻两个所述焊盘的中心间距均为D1。本实施方式中，D1可以为1mm(39.37mil)。当然在其他实施方式中D1也可以为其他数值。所述电路板上设有多个过孔，多个所述焊盘与多个所述过孔的数目相同，且多个所述焊盘与多个所述过孔一对一电连接。
多个过孔中包含M个高速差分过孔和K个信号回流过孔，其中M、K均为大于或等于2的整数，M、K相等且均为2的倍数，所述信号回流过孔用于接地、或接电源、或接普通信号。
如图1所示，M个所述高速差分过孔中包含第一高速差分过孔11和第二高速差分过孔12，所述第一高速差分过孔11与所述第二高速差分过孔12为差分过孔对，用于传输一对高速信号。K个所述信号回流过孔中包含第一信号回流过孔21和第二信号回流过孔22，用于高速信号回流。与所述第一高速差分过孔11电连接的焊盘为第一高速焊盘31，与所述第二高速差分过孔12电连接的焊盘为第二高速焊盘32，与所述第一信号回流过孔21电连接的焊盘为第一回流焊盘41，与所述第二信号回流过孔22电连接的焊盘为第二回流焊盘42。
所述第一高速焊盘31、所述第二高速焊盘32、所述第一回流焊盘41和所述第二回流焊盘42位于同一排，所述第一回流焊盘41与所述第一高速焊盘31相邻，所述第一高速焊盘31与所述第二高速焊盘32相邻，所述第一回流焊盘41和所述第二高速焊盘32分别位于所述第一高速焊盘31的两侧，所述第二回流焊盘42与所述第二高速焊盘32相邻，所述第一高速焊盘31和所述第二回流焊盘42分别位于所述第二高速焊盘32的两侧。
所述第一高速差分过孔11和所述第二高速差分过孔12中心间距为D2，且D2＜D1，以增加所述第一高速差分过孔11和所述第二高速差分过孔12的耦合强度，从而以使得第一高速差分过孔11与第二高速差分过孔12受到串扰的程度较为接近，由于传递的高速信号为第一高速差分过孔11与第二高速差分过孔12之间的差值，故串扰对二者的差值影响较小，进而实现降低串扰的目的。
分别与位于同一列中且相邻的两个所述焊盘中每一焊盘电连接的过孔的中心间距大于D1。例如，在本实施例中，第一高速差分过孔11与过孔101之间的中心间距大于D1，第二高速差分过孔12与过孔102之间的中心间距大于D1，通过增大两个过孔之间的中心间距，可以增加这两个过孔之间的走线空间。
相邻两所述过孔之间的中心间距大于或等于0.4mm，可以利于过孔的加工制备，避免两个过孔之间的距离过近而加大加工难度。例如，本实施例中，第一高速差分过孔11与第一信号回流过孔21的中心间距大于或等于0.4mm，第一高速差分过孔11与第二高速差分过孔12之间的中心间距大于或等于0.4mm，等等。
在所述第一高速焊盘31的中心和所述第二高速焊盘32的中心的连线所在的直线为第一直线6的情况下，所述第一高速差分过孔11的中心和所述第二高速差分过孔12的中心均位于所述第一直线6。从而使得第一高速焊盘31、第二高速焊盘32、第一高速差分过孔11、及第二高速差分过孔12四者的中心位于同一直线上，进而利于第一高速差分过孔11与第二高速差分过孔12的定位，方便加工制备。
所述第一高速差分过孔11的中心与所述第二高速焊盘32的中心的间距小于D1，即第一高速差分过孔11位于第一高速焊盘31与第二高速焊盘32之间，使得第一高速差分过孔11设置在相对靠近第二高速差分过孔12的位置处，以方便地使得第一高速差分过孔11与第二高速差分过孔12之间的中心间距小于D1。进一步，所述第一高速差分过孔11的中心与第一高速焊盘31的中心的间距为X1，且6.9mil≥X1≥1.9mil，以方便第一高速差分过孔11的加工，同时利于第一高速差分过孔11与第二高速差分过孔12之间的走线设置。
所述第二高速差分过孔12的中心与第一高速焊盘31的中心的间距小于D1，即第二高速差分过孔12位于第一高速焊盘31与第二高速焊盘32之间，使得第二高速差分过孔12设置在相对靠近第一高速差分过孔11的位置处，以方便地使第二高速差分过孔12与第一高速差分过孔11之间的中心间距小于D1。进一步，所述第二高速差分过孔12的中心与第二高速焊盘32的中心的间距为X2，且6.9mil≥X2≥1.9mil，以方便第二高速差分过孔12的加工，同时利于第一高速差分过孔11与第二高速差分过孔12之间的走线设置。
在本实施方式中，第一高速差分过孔11与第二高速差分过孔12位于靠近彼此的位置处，可以尽可能缩小二者之间的距离，从而受串扰影响较小。当然在其他实施方式中，也可以是，第一高速差分过孔11的中心与所述第二高速焊盘32的中心的间距小于D1，第二高速差分过孔12的中心可以与第二高速焊盘32的中心位置重合。或者，第二高速差分过孔12的中心与第二回流焊盘42的中心的间距小于D1，第一高速差分过孔11的中心与第二高速焊盘32的中心的间距可以尽可能地缩小，以使得第一高速差分过孔11的中心与第二高速差分过孔12的中心的间距小于D1。或者，还可以是，第一高速差分过孔11的中心可以与第一高速焊盘31的中心位置重合，第二高速差分过孔12的中心与第一高速焊盘31的中心的间距小于D1。再或者，第一高速差分过孔11的中心与第一回流焊盘41的中心的间距小于D1，第二高速差分过孔12的中心与第一高速焊盘31的中心的间距可以尽可能地缩小，以使得第一高速差分过孔11的中心与第二高速差分过孔12的中心的间距小于D1。
所述第一信号回流过孔21的中心位于所述第一直线6，所述第一信号回流过孔21的中心与所述第一高速焊盘31的中心的间距小于D1，且所述第一信号回流过孔21的中心与所述第二信号回流过孔22的中心的间距小于3D1。以使得第一信号回流过孔21的中心移动至相对靠近第一高速差分过孔11的位置处，从而缩小第一信号回流过孔21与第一高速差分过孔11之间的中心间距，并缩小第一信号回流过孔21与第二信号回流过孔22之间的中心间距，进而增强第一信号回流过孔21与第二信号回流过孔22信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。进一步，所述第一信号回流过孔21的中心与所述第一回流焊盘41的中心的间距为Y1，且13.37mil≥Y1≥3.8mil。以方便第一信号回流过孔21的加工，同时利于第一信号回流过孔21与第一高速焊盘31之间的走线设置。
所述第二信号回流过孔22的中心位于所述第一直线6，所述第二信号回流过孔22的中心与所述第二高速焊盘32的中心的间距小于D1，且所述第一信号回流过孔21的中心与所述第二信号回流过孔22的中心的间距小于3D1。以使得第二信号回流过孔22的中心移动至相对靠近第二高速差分过孔12的位置处，从而使得缩小第二信号回流过孔22与第二高速差分过孔12之间的中心间距，并缩小第二信号回流过孔22与第一信号回流过孔21之间的中心间距，进而增强第二信号回流过孔22与第一信号回流过孔21信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。进一步，所述第二信号回流过孔22的中心与所述第二回流焊盘42的中心的间距为Y2，且13.37mil≥Y2≥3.8mil。以方便第二信号回流过孔22的加工，同时利于第二信号回流过孔22与第二高速焊盘32之间的走线设置。
在本实施方式中，第一信号回流过孔21与第二信号回流过孔22位于靠近彼此的位置处，可以尽可能缩小二者之间的距离，从而受串扰影响较小。当然在其他实施方式中，也可以是，第一信号回流过孔21的中心与第一高速焊盘31的中心的间距小于D1,第二信号回流过孔22的中心可以与第二回流焊盘42的中心位置重合.或者，第二信号回流过孔22的中心与第二高速焊盘32的中心的间距大于D1，第一信号回流过孔21的中心与第二高速焊盘32的中心的间距可以尽可能地缩小，以使得第一信号回流过孔21的中心与第二信号回流过孔22的中心的间距小于3D1。或者，还可以是，第一信号回流过孔21的中心可以与第一回流焊盘41的中心位置重合，第二信号回流过孔22的中心与第二高速焊盘32的中心的间距小于D1。再或者，第一信号回流过孔21的中心与第一高速焊盘31的中心的间距大于D1，第二信号回流过孔22的中心与第二高速焊盘32的中心的间距可以尽可能地缩小，以使得第一信号回流过孔21的中心与第二信号回流过孔22的中心的间距小于3D1。
本发明的电路板可以用于固定安装球栅阵列封装芯片，也可以用于球栅阵列封装芯片内部的多层电路板中。本发明还提供了印刷电路板组件，在印刷电路板组件的第一实施方式中，印刷电路板包括前述第一实施方式中的电路板和球栅阵列封装芯片，球栅阵列封装芯片固定于所述电路板上。所述印刷电路板组件的信号串扰小，提高信号传输质量，可运用于高速信号传输场景。
本发明提供的电路板第二实施方式，电路板包括多个焊盘，多个焊盘的排布方式与第一实施方式相同，此处不再赘述。多个焊盘亦分为第一高速焊盘231、第二高速焊盘232、第一回流焊盘241及第二回流焊盘242。电路板上设有多个过孔，多个过孔可以分为第一高速差分过孔211、第二高速差分过孔212、第一信号回流过孔221、及第二信号回流过孔222。第一高速焊盘231与第一高速差分过孔211电连接，第二高速焊盘232与第二高速差分过孔212电连接，第一回流焊盘241与第一信号回流过孔221电连接，第二回流焊盘242与第二信号回流过孔222电连接。在本第二实施方式中，与第一实施方式的区别在于过孔与焊盘的相对位置，以下对过孔的位置进行详细说明。
第一高速差分过孔211和第二高速差分过孔212位于第一高速焊盘231所在的第一排和与第一排相邻的第二排之间；且第一高速差分过孔211位于第一高速焊盘231所在的列和第二高速焊盘232所在的列之间，第二高速差分过孔212位于第二高速焊盘232所在的列和第二回流焊盘242所在的列之间。第一高速差分过孔211及第二高速差分过孔212均位于各自的周围四个焊盘的大致中间位置，使得过孔与焊盘排布较为均匀，从而利于利用过孔与焊盘之间的间隙设置高速信号走线。
第一高速焊盘231的中心和第二排中与第二高速焊盘232同一列的焊盘202的中心之间的连线为第一高速连线；第二高速焊盘232的中心和第二排中与第一高速焊盘231同一列的焊盘201的中心之间的连线为第二高速连线；第一高速连线和第二高速连线的交点为第一基准点261。第二高速焊盘232的中心和第二排中与第二回流焊盘242同一列的焊盘203的中心之间的连线为第一回流连线；第二回流焊盘242的中心和第二排中与第二高速焊盘232同一列的焊盘202的中心之间的连线为第二回流连线；第一回流连线和第二回流连线的交点为第二基准点262。通过第一基准点和第二基准点可以方便地确定第一高速差分过孔211与第二高速差分过孔212的位置，以方便加工制备。在本实施方式中，第一高速差分过孔211、第二高速差分过孔212、第一信号回流过孔221、第二信号回流过孔222四者的中心可以与第一基准点261及第二基准点262位于同一直线上，以进一步方便确定各个过孔的中心位置。当然，在其他实施方式中，第一高速差分过孔211、第二高速差分过孔212、第一信号回流过孔221、第二信号回流过孔222四者的中心也可以不在第一基准点261及第二基准点262形成的直线上。
第一基准点261与第二基准点262之间的距离大于第一高速差分过孔211的中心与第二基准点262之间的距离，即第一高速差分过孔211位于第一基准点261与第二基准点262之间，使得第一高速差分过孔211设置在相对靠近第二高速差分过孔212的位置处，以方便地使第二高速差分过孔212与第一高速差分过孔211之间的中心间距小于D1。进一步，所述第一高速差分过孔211的中心与第一基准点261的间距为X21，且6.9mil≥X21≥1.9mil，以方便第一高速差分过孔211的加工，同时利于第一高速差分过孔211与第二高速差分过孔212之间的走线设置。
第二基准点262与第一基准点261之间的距离大于第二高速差分过孔212的中心与第一基准点261之间的距离。即第二高速差分过孔212位于第一基准点261与第二基准点262之间，使得第二高速差分过孔212设置在相对靠近第一高速差分过孔211的位置处，以方便地使第二高速差分过孔212与第一高速差分过孔211之间的中心间距小于D1。进一步，所述第二高速差分过孔212的中心与第二基准点262的间距为X22，且6.9mil≥X22≥1.9mil，以方便第一高速差分过孔211的加工，同时利于第一高速差分过孔211与第二高速差分过孔212之间的走线设置。
在本实施方式中，第一高速差分过孔211与第二高速差分过孔212均位于第一基准点261与第二基准点262之间，第一高速差分过孔211与第二高速差分过孔212位于靠近彼此的位置处，可以尽可能缩小二者之间的距离，从而受串扰影响较小。当然在其他实施方式中，也可以是，第一基准点261与第二基准点262之间的距离大于第一高速差分过孔211的中心与第二基准点262之间的距离，同时第二高速差分过孔212的中心与第二基准点262位置重合。
第一信号回流过孔221位于第一排和第二排之间，且第一信号回流过孔221位于第一回流焊盘241所在的列和第一高速焊盘231所在的列之间。以使得第一信号回流过孔221位于其周围四个过孔的相对中间位置，从而利于高速信号的走线。
第一信号回流过孔221的中心与第一基准点261之间的距离小于D1。以使得第一信号回流过孔221的中心移动至相对靠近第一高速差分过孔211的位置处，从而使得缩小第一信号回流过孔221与第一高速差分过孔211之间的中心间距，并缩小第一信号回流过孔221与第二信号回流过孔222之间的中心间距，进而增强第一信号回流过孔221与第二信号回流过孔222信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。进一步，所述第一信号回流过孔221的中心与所述第一基准点261的中心的间距为Y21，且35.57mil≥Y21≥26mil。以方便第一信号回流过孔221的加工，同时利于第一信号回流过孔221与第一高速差分过孔211之间的走线设置。
第二信号回流过孔222位于第一排和第二排之间，第二信号回流过孔222位于与第二回流焊盘242同一排且与第二回流焊盘242相邻的两个焊盘中除第二高速焊盘232之外的另一焊盘204所在的列和第二回流焊盘242所在列之间。以使得第二信号回流过孔222位于其周围四个过孔的相对中间位置，从而利于高速信号的走线。
第二信号回流过孔222的中心与第二基准点262之间的距离小于D1。以使得第二信号回流过孔222的中心移动至相对靠近第二高速差分过孔212的位置处，从而使得缩小第二信号回流过孔222与第二高速差分过孔212之间的中心间距，并缩小第二信号回流过孔222与第一信号回流过孔221之间的中心间距，进而增强第二信号回流过孔222与第一信号回流过孔221信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。进一步，所述第二信号回流过孔222的中心与所述第二基准点262的中心的间距为Y22，且35.57mil≥Y22≥26mil。以方便第二信号回流过孔222的加工，同时利于第二信号回流过孔222与第二高速差分过孔212之间的走线设置。
在本实施方式中，第一信号回流过孔221与第二信号回流过孔222位于靠近彼此的位置处，可以尽可能缩小二者之间的距离，从而受串扰影响较小。当然在其他实施方式中，也可以是，第一信号回流过孔221的中心与第一基准点261的间距小于D1,第二信号回流过孔222的中心可以与第二基准点262的距离等于D1。或者，还可以是，第一信号回流过孔221的中心可以与第一基准点261的距离为D1，第二信号回流过孔222的中心与第二基准点262的间距小于D1。
本发明第二实施方式提供的电路板可以用于固定安装球栅阵列封装芯片，也可以用于球栅阵列封装芯片内部的多层电路板中。本发明还提供了印刷电路板组件，在印刷电路板组件的第二实施方式中，印刷电路板包括前述第二实施方式中的电路板和球栅阵列封装芯片，球栅阵列封装芯片固定于所述电路板上。所述印刷电路板组件的信号串扰小，提高信号传输质量，可运用于高速信号传输场景。
在本发明提供的电路板的第三实施方式中，电路板包括多个焊盘，多个焊盘呈矩阵状排布设置于电路板，同一排中相邻两个焊盘的中心间距及同一列中相邻两个焊盘的中心间距均为D3。本实施方式中，D1可以为1mm(39.37mil)。当然在其他实施方式中D1也可以为其他数值。电路板上设有多个过孔，多个焊盘与多个过孔的数目相同，且多个焊盘与多个过孔一对一电连接。
多个过孔包括E个高速差分过孔和F个信号回流过孔，其中E、F均为大于或等于2的整数，E、F相等且均为2的倍数，与高速差分过孔位于同一列且与高速差分过孔相邻的过孔为信号回流过孔，信号回流过孔用于接地、或接电源、或接普通信号。
E个高速差分过孔中包含第三高速差分过孔311和第四高速差分过孔312，第三高速差分过孔311与第四高速差分过孔312为差分过孔对；F个信号回流过孔中包含第三信号回流过孔321和第四信号回流过孔322，与第三高速差分过孔311电连接的焊盘为第三高速焊盘331，与第四高速差分过孔312电连接的焊盘为第四高速焊盘332，与第三信号回流过孔321电连接的焊盘为第三回流焊盘341，与第四信号回流过孔322电连接的焊盘为第四回流焊盘342，第三高速焊盘331、第四高速焊盘332、第三回流焊盘341和第四回流焊盘342位于同一排，第三回流焊盘341与第三高速焊盘331相邻，第三高速焊盘331与第四高速焊盘332相邻，第三回流焊盘341和第四高速焊盘332分别位于第三高速焊盘331的两侧，第四回流焊盘342与第四高速焊盘332相邻，第三高速焊盘331和第四回流焊盘342分别位于第四高速焊盘332的两侧。
第三信号回流过孔321的中心与第四信号回流过孔322的中心的间距小于3D3，且第三信号回流过孔321的中心与第三高速差分过孔311的中心的间距小于D3。从而缩小第三信号回流过孔321与第三高速差分过孔311之间的中心间距，并缩小第三信号回流过孔321与第四信号回流过孔322之间的中心间距，能够增强第三信号回流过孔321与第四信号回流过孔322信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。
进一步，第四信号回流过孔322的中心与第四高速差分过孔312的中心的间距小于D3，可使得第四信号回流过孔322位于相对靠近第三信号回流过孔321的位置处，从而进一步缩小第三信号回流过孔321与第四信号回流过孔322之间的距离，进而降低串扰影响。此处，在其他的实施方式中，第四信号回流过孔322的中心与第四高速差分过孔312的中心的间距可以为等于或大于D3，只要使得第三信号回流过孔321的中心与第四信号回流过孔322的中心的间距小于3D3即可。
第三高速差分过孔311和第四高速差分过孔312中心间距为D3，通过控制第三高速差分过孔311的中心与第四高速差分过孔312的中心的间距可以保证二者之间的耦合强度，以控制高速信号传输中受串扰的强度。此处，在其他实施方式中，第三高速差分过孔311的中心和的第四高速差分过孔312的中心的间距可以小于D3，以减小二者之间的距离，增强第三高速差分过孔311与第四高速差分过孔312的耦合强度，增强抗串扰能力。
在本第三实施方式中，第三高速差分过孔311和第四高速差分过孔312位于第三高速焊盘331所在的第一排和与第一排相邻的第二排之间；且第三高速差分过孔311位于第三高速焊盘331所在的列和第四高速焊盘332所在的列之间，第四高速差分过孔312位于第四高速焊盘332所在的列和第四回流焊盘342所在的列之间。第三高速差分过孔311及第四高速差分过孔312均位于各自的周围四个焊盘的中间位置，使得过孔与焊盘排布较为均匀，从而利于利用过孔与焊盘之间的间隙设置高速信号走线。
第三高速焊盘331的中心和第二排中与第四高速焊盘332同一列的焊盘302的中心之间的连线为第三高速连线；第四高速焊盘332的中心和第二排中与第三高速焊盘331同一列的焊盘301的中心之间的连线为第四高速连线；第三高速连线和第四高速连线的交点为第三基准点361。第四高速焊盘332的中心和第二排中与第四回流焊盘342同一列的焊盘303的中心之间的连线为第三回流连线；第四回流焊盘342的中心和第二排中与第四高速焊盘332同一列的焊盘302的中心之间的连线为第四回流连线；第三回流连线和第四回流连线的交点为第四基准点362。通过第三基准点361和第四基准点362可以方便地确定第三高速差分过孔311与第四高速差分过孔312的位置，以方便加工制备。在本实施方式中，第三高速差分过孔311、第四高速差分过孔312、第三信号回流过孔321、第四信号回流过孔322四者的中心可以与第三基准点361及第四基准点362位于同一直线上，以进一步方便确定各个过孔的中心位置。当然，在其他实施方式中，第三高速差分过孔311、第四高速差分过孔312、第三信号回流过孔321、第二信号回流过孔222四者的中心也可以不在第三基准点361及第四基准点362形成的直线上。
本实施例中，第三高速差分过孔311的中心与第三基准点361重合，第四高速差分过孔312的中心与第四基准点362重合，可以使得第三高速差分过孔311及第四高速差分过孔312均位于各自的周围四个焊盘的正中间位置，保证与四个焊盘的距离相等，从而利于走线布局，同时可以方便的确定第三高速差分过孔311及第四高速差分过孔312之间的距离，保证第三高速差分过孔311的中心与第四高速差分过孔312的中心的距离为D3。此处，在其他实施方式中，第三高速差分过孔311的中心可以不与第三基准点361重合，而向靠近第四基准点362的位置偏移一定距离；第四高速差分过孔312的中心也可以不与第四基准点362重合，而向靠近第三基准点361的位置偏移一定距离。
第三信号回流过孔321的中心与第三基准点361之间的距离小于D1。以使得第三信号回流过孔321的中心移动至相对靠近第三高速差分过孔311的位置处，从而使得缩小第三信号回流过孔321与第三高速差分过孔311之间的中心间距，并缩小第三信号回流过孔321与第四信号回流过孔322之间的中心间距，进而增强第三信号回流过孔321与第四信号回流过孔322信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。进一步，所述第三信号回流过孔321的中心与所述第三基准点361的中心的间距为Y31，且35.57mil≥Y31≥3.8mil。以方便第三信号回流过孔321的加工，同时利于第三信号回流过孔321与第三高速差分过孔311之间的走线设置。
第四信号回流过孔322的中心与第四基准点362之间的距离小于D1。以使得第四信号回流过孔322的中心移动至相对靠近第四高速差分过孔312的位置处，从而使得缩小第四信号回流过孔322与第四高速差分过孔312之间的中心间距，并缩小第四信号回流过孔322与第三信号回流过孔321之间的中心间距，进而增强第四信号回流过孔322与第三信号回流过孔321信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。进一步，所述第四信号回流过孔322的中心与所述第四基准点362的中心的间距为Y32，且35.57mil≥Y32≥26mil。以方便第四信号回流过孔322的加工，同时利于第四信号回流过孔322与第四高速差分过孔312之间的走线设置。
本发明第三实施方式提供的电路板可以用于固定安装球栅阵列封装芯片，也可以用于球栅阵列封装芯片内部的多层电路板中。本发明还提供了印刷电路板组件，在印刷电路板组件的第三实施方式中，印刷电路板包括前述第三实施方式中的电路板和球栅阵列封装芯片，球栅阵列封装芯片固定于所述电路板上。所述印刷电路板组件的信号串扰小，提高信号传输质量，可运用于高速信号传输场景。
本发明提供的电路板第四实施方式，电路板包括多个焊盘，多个焊盘的排布方式与第三实施方式相同，此处不再赘述。多个焊盘亦分为第三高速焊盘431、第四高速焊盘432、第三回流焊盘441及第四回流焊盘442。电路板上设有多个过孔，多个过孔可以分为第三高速差分过孔411、第四高速差分过孔412、第三信号回流过孔421、及第四信号回流过孔422。第三高速焊盘431与第三高速差分过孔411电连接，第四高速焊盘432与第四高速差分过孔412电连接，第三回流焊盘441与第三信号回流过孔421电连接，第四回流焊盘442与第四信号回流过孔422电连接。在本第四实施方式中，与第三实施方式的区别在于过孔与焊盘的相对位置，以下对过孔的位置进行详细说明。
在所述第三回流焊盘441的中心和所述第四回流焊盘442的中心的连线所在的直线为第二直线46的情况下，所述第三信号回流过孔421的中心和所述第四信号回流过孔422的中心均位于所述第二直线46。从而使得第三回流焊盘441、第四回流焊盘442、第三信号回流过孔421、及第四信号回流过孔422四者的中心位于同一直线上，进而利于第三信号回流过孔421与第四信号回流过孔422的定位，方便加工制备。
在本实施例中，第三高速差分过孔411的中心与第三高速焊盘431的中心位置重合，第四高速差分过孔412的中心与第四高速焊盘432的中心位置重合，从而利于走线布局，同时可以方便的确定第三高速差分过孔411及第四高速差分过孔412之间的距离，保证第三高速差分过孔411的中心与第四高速差分过孔412的中心的距离为D3。
第三信号回流过孔421的中心与第三高速焊盘431的中心的间距小于D1，以使得第三信号回流过孔421的中心移动至相对靠近第三高速差分过孔411的位置处，从而使得第三信号回流过孔421的中心与第三高速差分过孔411的中心的间距小于D1，缩小第三信号回流过孔421与第三高速差分过孔411之间的中心间距，并缩小第三信号回流过孔421与第四信号回流过孔422之间的中心间距，进而增强第三信号回流过孔421与第四信号回流过孔422信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。所述第三信号回流过孔421的中心与所述第三回流焊盘441的中心的间距为Y41，且13.37mil≥Y41≥3.8mil。以方便第三信号回流过孔421的加工，同时利于第三信号回流过孔421与第三高速焊盘431之间的走线设置。
第四信号回流过孔422的中心与第四高速焊盘432的中心的间距小于D1，以使得第四信号回流过孔422的中心移动至相对靠近第四高速差分过孔412的位置处，从而使得第四信号回流过孔422的中心与第四高速差分过孔412的中心的间距小于D1，缩小第四信号回流过孔422与第四高速差分过孔412之间的中心间距，并缩小第四信号回流过孔422与第三信号回流过孔421之间的中心间距，进而增强第四信号回流过孔422与第三信号回流过孔421信号传输中的耦合强度，进一步降低高速信号传输中受串扰影响的程度。进一步，所述第四信号回流过孔422的中心与所述第四回流焊盘442的中心的间距为Y42，且13.37mil≥Y42≥3.8mil。以方便第四信号回流过孔422的加工，同时利于第四信号回流过孔422与第四高速焊盘432之间的走线设置。
本发明第四实施方式提供的电路板可以用于固定安装球栅阵列封装芯片，也可以用于球栅阵列封装芯片内部的多层电路板中。本发明还提供了印刷电路板组件，在印刷电路板组件的第四实施方式中，印刷电路板包括前述第四实施方式中的电路板和球栅阵列封装芯片，球栅阵列封装芯片固定于所述电路板上。所述印刷电路板组件的信号串扰小，提高信号传输质量，可运用于高速信号传输场景。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (19)
1.一种电路板，其特征在于，包括多个焊盘，多个所述焊盘呈矩阵状设置于所述电路板，同一排中相邻两个所述焊盘的中心间距及同一列中相邻两个所述焊盘的中心间距均为D1；所述电路板上设有多个过孔，多个所述焊盘与多个所述过孔的数目相同，且多个所述焊盘与多个所述过孔一对一电连接；
所述多个过孔中包含M个高速差分过孔和K个信号回流过孔，其中M、K均为大于或等于2的整数，M、K相等且均为2的倍数，所述信号回流过孔用于接地、或接电源、或接普通信号；M个所述高速差分过孔中包含第一高速差分过孔和第二高速差分过孔，所述第一高速差分过孔与所述第二高速差分过孔为差分过孔对；
K个所述信号回流过孔中包含第一信号回流过孔和第二信号回流过孔，与所述第一高速差分过孔电连接的焊盘为第一高速焊盘，与所述第二高速差分过孔电连接的焊盘为第二高速焊盘，与所述第一信号回流过孔电连接的焊盘为第一回流焊盘，与所述第二信号回流过孔电连接的焊盘为第二回流焊盘，
所述第一高速焊盘、所述第二高速焊盘、所述第一回流焊盘和所述第二回流焊盘位于同一排，所述第一回流焊盘与所述第一高速焊盘相邻，所述第一高速焊盘与所述第二高速焊盘相邻，所述第一回流焊盘和所述第二高速焊盘分别位于所述第一高速焊盘的两侧，所述第二回流焊盘与所述第二高速焊盘相邻，所述第一高速焊盘和所述第二回流焊盘分别位于所述第二高速焊盘的两侧；
所述第一高速差分过孔和所述第二高速差分过孔中心间距为D2，且D2＜D1，以增加所述第一高速差分过孔和所述第二高速差分过孔的耦合强度。
2.根据权利要求1所述电路板，其特征在于：
分别与位于同一列中且相邻的两个所述焊盘中每一焊盘电连接的过孔的中心间距大于D1。
3.根据权利要求1或2所述电路板，其特征在于：
相邻两所述过孔之间的中心间距大于或等于0.4mm。
4.根据权利要求1至3任一项所述的电路板，其特征在于：
在所述第一高速焊盘的中心和所述第二高速焊盘的中心的连线所在的直线为第一直线的情况下，
所述第一高速差分过孔的中心和所述第二高速差分过孔的中心均位于所述第一直线。
5.根据权利要求4所述的电路板，其特征在于：所述第一高速差分过孔的中心与所述第二高速焊盘的中心的间距小于D1。
6.根据权利要求5所述的电路板，其特征在于：所述第一高速差分过孔的中心与所述第一高速焊盘的中心的间距为X1，且6.9mil≥X1≥1.9mil。
7.根据权利要求4或5所述的电路板，其特征在于：所述第二高速差分过孔的中心与第一高速焊盘的中心的间距小于D1。
8.根据权利要求4所述的电路板，其特征在于：
所述第一信号回流过孔的中心位于所述第一直线，所述第一信号回流过孔的中心与所述第一高速焊盘的中心的间距小于D1，且所述第一信号回流过孔的中心与所述第二信号回流过孔的中心的间距小于3D1。
9.根据权利要求8所述的电路板，其特征在于：所述第一信号回流过孔的中心与所述第一回流焊盘的中心的间距为Y1，且13.37mil≥Y1≥3.8mil。
10.根据权利要求4至9任一项所述的电路板，其特征在于：
所述第二信号回流过孔的中心位于所述第一直线，所述第二信号回流过孔的中心与所述第二高速焊盘的中心的间距小于D1，且所述第一信号回流过孔的中心与所述第二信号回流过孔的中心的间距小于3D1。
11.根据权利要求1所述的电路板，其特征在于：
所述第一高速差分过孔和所述第二高速差分过孔位于所述第一高速焊盘所在的第一排和与所述第一排相邻的第二排之间；且所述第一高速差分过孔位于所述第一高速焊盘所在的列和所述第二高速焊盘所在的列之间，所述第二高速差分过孔位于所述第二高速焊盘所在的列和所述第二回流焊盘所在的列之间；
所述第一高速焊盘的中心和所述第二排中与所述第二高速焊盘同一列的焊盘的中心之间的连线为第一高速连线；所述第二高速焊盘的中心和所述第二排中与所述第一高速焊盘同一列的焊盘的中心之间的连线为第二高速连线；所述第一高速连线和所述第二高速连线的交点为第一基准点；
所述第二高速焊盘的中心和所述第二排中与所述第二回流焊盘同一列的焊盘的中心之间的连线为第一回流连线；所述第二回流焊盘的中心和所述第二排中与所述第二高速焊盘同一列的焊盘的中心之间的连线为第二回流连线；所述第一回流连线和所述第二回流连线的交点为第二基准点；
所述第一基准点与所述第二基准点之间的距离大于所述第一高速差分过孔的中心与所述第二基准点之间的距离。
12.根据权利要求11所述的电路板，其特征在于：
所述第二基准点与所述第一基准点之间的距离大于所述第二高速差分过孔的中心与所述第一基准点之间的距离。
13.根据权利要求11至13任一项所述的电路板，其特征在于，
所述第一信号回流过孔位于所述第一排和所述第二排之间，且所述第一信号回流过孔位于所述第一回流焊盘所在的列和所述第一高速焊盘所在的列之间；所述第一信号回流过孔的中心与所述第一基准点之间的距离小于D1。
14.根据权利要求11至13任一项所述的电路板，其特征在于，
所述第二信号回流过孔位于所述第一排和所述第二排之间，且所述第二信号回流过孔位于与所述第二回流焊盘同一排且与所述第二回流焊盘相邻的两个焊盘中除所述第二高速焊盘之外的另一焊盘所在的列和所述第二回流焊盘所在列之间；
所述第二信号回流过孔的中心与所述第二基准点之间的距离小于D1。
15.一种电路板，其特征在于，包括多个焊盘，多个所述焊盘呈矩阵状排布设置于所述电路板，同一排中相邻两个所述焊盘的中心间距及同一列中相邻两个所述焊盘的中心间距均为D3；所述电路板上设有多个过孔，多个所述焊盘与多个所述过孔的数目相同，且多个所述焊盘与多个所述过孔一对一电连接；
所述多个过孔包括E个高速差分过孔和F个信号回流过孔，其中E、F均为大于或等于2的整数，E、F相等且均为2的倍数，所述信号回流过孔用于接地、或接电源、或接普通信号；
E个所述高速差分过孔中包含第三高速差分过孔和第四高速差分过孔，所述第三高速差分过孔与所述第四高速差分过孔为差分过孔对；F个所述信号回流过孔中包含第三信号回流过孔和第四信号回流过孔，与所述第三高速差分过孔电连接的焊盘为第三高速焊盘，与所述第四高速差分过孔电连接的焊盘为第四高速焊盘，与所述第三信号回流过孔电连接的焊盘为第三回流焊盘，与所述第四信号回流过孔电连接的焊盘为第四回流焊盘，所述第三高速焊盘、所述第四高速焊盘、所述第三回流焊盘和所述第四回流焊盘位于同一排，所述第三回流焊盘与所述第三高速焊盘相邻，所述第三高速焊盘与所述第四高速焊盘相邻，所述第三回流焊盘和所述第四高速焊盘分别位于所述第三高速焊盘的两侧，所述第四回流焊盘与所述第四高速焊盘相邻，所述第三高速焊盘和所述第四回流焊盘分别位于所述第四高速焊盘的两侧；
所述第三信号回流过孔的中心与所述第四信号回流过孔的中心的间距小于3D3，且所述第三信号回流过孔的中心与所述第三高速差分过孔的中心的间距小于D3。
16.根据权利要求15所述电路板，其特征在于，所述第四信号回流过孔的中心与所述第四高速差分过孔的中心的间距小于D3。
17.根据权利要求15或16所述电路板，其特征在于，所述第三高速差分过孔和所述第四高速差分过孔中心间距为D3。
18.一种印刷电路板组件，其特征在于，包括权利要求1至14任一项所述的电路板和球栅阵列封装芯片，所述球栅阵列封装芯片固定于所述电路板上。
19.一种印刷电路板组件，其特征在于，包括权利要求15至17任一项所述的电路板和球栅阵列封装芯片，所述球栅阵列封装芯片固定于所述电路板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510217467.6A CN104822225B (zh) | 2015-04-30 | 2015-04-30 | 一种电路板和印刷电路板组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510217467.6A CN104822225B (zh) | 2015-04-30 | 2015-04-30 | 一种电路板和印刷电路板组件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104822225A true CN104822225A (zh) | 2015-08-05 |
| CN104822225B CN104822225B (zh) | 2018-03-13 |
Family
ID=53732354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510217467.6A Active CN104822225B (zh) | 2015-04-30 | 2015-04-30 | 一种电路板和印刷电路板组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104822225B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107391854A (zh) * | 2017-07-26 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种检查差分过孔间串扰的方法及装置 |
| CN109587943A (zh) * | 2018-11-09 | 2019-04-05 | 加弘科技咨询(上海)有限公司 | 差分线零桩线共铺走线电路板及电子器件 |
| CN111741600A (zh) * | 2020-06-30 | 2020-10-02 | 新华三技术有限公司 | 一种电路板和电子设备 |
| CN114371535A (zh) * | 2020-10-14 | 2022-04-19 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
| WO2023082197A1 (zh) * | 2021-11-12 | 2023-05-19 | 华为技术有限公司 | 半导体芯片封装 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060231833A1 (en) * | 2004-11-29 | 2006-10-19 | Fci Americas Technology, Inc. | High-Frequency, High-Signal-Density, Surface-Mount Technology Footprint Definitions |
| US20060232301A1 (en) * | 2004-11-29 | 2006-10-19 | Fci Americas Technology, Inc. | Matched-impedance surface-mount technology footprints |
| CN101673886A (zh) * | 2004-11-29 | 2010-03-17 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
-
2015
- 2015-04-30 CN CN201510217467.6A patent/CN104822225B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060231833A1 (en) * | 2004-11-29 | 2006-10-19 | Fci Americas Technology, Inc. | High-Frequency, High-Signal-Density, Surface-Mount Technology Footprint Definitions |
| US20060232301A1 (en) * | 2004-11-29 | 2006-10-19 | Fci Americas Technology, Inc. | Matched-impedance surface-mount technology footprints |
| CN101673886A (zh) * | 2004-11-29 | 2010-03-17 | Fci公司 | 改进的匹配阻抗表面贴装技术基底面 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107391854A (zh) * | 2017-07-26 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种检查差分过孔间串扰的方法及装置 |
| CN109587943A (zh) * | 2018-11-09 | 2019-04-05 | 加弘科技咨询(上海)有限公司 | 差分线零桩线共铺走线电路板及电子器件 |
| CN111741600A (zh) * | 2020-06-30 | 2020-10-02 | 新华三技术有限公司 | 一种电路板和电子设备 |
| CN111741600B (zh) * | 2020-06-30 | 2023-09-29 | 新华三技术有限公司 | 一种电路板和电子设备 |
| CN114371535A (zh) * | 2020-10-14 | 2022-04-19 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
| CN114371535B (zh) * | 2020-10-14 | 2023-04-25 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
| WO2023082197A1 (zh) * | 2021-11-12 | 2023-05-19 | 华为技术有限公司 | 半导体芯片封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104822225B (zh) | 2018-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104822225A (zh) | 一种电路板和印刷电路板组件 | |
| CN202840018U (zh) | 电连接器以及具有电连接器的组件 | |
| US8319345B2 (en) | Semiconductor packaging substrate and semiconductor device | |
| US11019724B2 (en) | Printed circuit board and communications device | |
| EP2785155B1 (en) | Circuit board and electronic device | |
| US20180317315A1 (en) | Optical Module | |
| JP2006128633A (ja) | 多端子素子及びプリント配線板 | |
| CN103929877A (zh) | 印刷电路板和印刷电路板的制造方法 | |
| US9270041B2 (en) | Stacked connector component in which high-speed signal pins are routed to different side than low-speed signal pins, and circuit board therefor | |
| CN103269562A (zh) | 一种应用于电路板的滤波装置 | |
| CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
| US20160197051A1 (en) | Chip And Electronic Device | |
| US20240072493A1 (en) | Memory slot and printed circuit board and network system | |
| CN103260340A (zh) | 多层布线基板和电子设备 | |
| CN109587943A (zh) | 差分线零桩线共铺走线电路板及电子器件 | |
| CN209914166U (zh) | 一种阵列焊盘差分布线结构及连接器封装 | |
| US9755391B2 (en) | Crosstalk reduction in electrical interconnects | |
| CN109600906A (zh) | 一种连接器及信号传输单元 | |
| CN107548226B (zh) | 一种印刷电路板制备工艺和印刷电路板 | |
| CN206879213U (zh) | 电路板及电子设备 | |
| CN108156748A (zh) | 印制电路板双面贴装时的信号线扇出方法及印制电路板 | |
| CN215345210U (zh) | 一种改善高速信号质量的压接连接器结构 | |
| CN209572215U (zh) | 差分线零桩线共铺走线电路板及电子器件 | |
| US20070252283A1 (en) | High speed, high density board to board interconnect | |
| CN109509737B (zh) | 电子封装构件以及电路布局结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |