CN103260340A - 多层布线基板和电子设备 - Google Patents

多层布线基板和电子设备 Download PDF

Info

Publication number
CN103260340A
CN103260340A CN2013100530003A CN201310053000A CN103260340A CN 103260340 A CN103260340 A CN 103260340A CN 2013100530003 A CN2013100530003 A CN 2013100530003A CN 201310053000 A CN201310053000 A CN 201310053000A CN 103260340 A CN103260340 A CN 103260340A
Authority
CN
China
Prior art keywords
signal via
layer
hole
wire substrate
layer wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100530003A
Other languages
English (en)
Inventor
河合宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103260340A publication Critical patent/CN103260340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了多层布线基板和电子设备。提供了一种包括至少一个信号层和至少一个接地层的多层布线基板。所述多层布线基板包括第一信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第一信号通孔导电地连接到设置在所述信号层中的一对差分信号线中的一个并且形成在第一栅格点上；以及第二信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第二信号通孔导电地连接到所述一对差分信号线的另一个上并且形成在相对于所述第一信号通孔对角地邻近定位的第二栅格点上。

Description

多层布线基板和电子设备
技术领域
此处讨论的实施例涉及多层布线基板和电子设备。
背景技术
存在利用通孔（via）来连接多层布线基板中的每个层的技术。图17为图示了其部分被省略的多层布线基板中的信号通孔对的布置关系的示例的说明视图，图18为图示了信号通孔对的示例的说明视图，图19为其部分被省略的沿图18的线D-D截取的横截面视图。
图19中图示的多层布线基板100具有多层结构，其中多个接地层102和多个信号层103用绝缘材料101顺序地分层。例如，在多层布线基板100中，第二接地层102B、第三信号层103C、第四接地层102D、第五信号层103E、第六接地层102F和第七信号层103G在第一信号层103A上以该次序顺序地分层。此外，在多层布线基板100中，第八接地层102H、第九信号层103I和第十接地层102J在第七信号层103G上以这样的次序顺序地分层。
多个通孔110以给定的节距呈栅格图案形成在多层布线基板100的分层表面上，并且每个通孔110通过用诸如铜的导电材料填充在垂直于分层表面的方向上延伸的孔（hole）而形成。每个通孔110被连接到多层布线基板100内的每个层。
多个通孔110包括接地通孔111和差分信号通孔112。接地通孔111被连接到接地层102。差分信号通孔112通过信号区域113与信号层103连接。为了便于描述，在图17中，接地通孔111用黑圈表示，而差分信号通孔112用阴影圈表示。
信号通孔对120例如包括沿着N1-N2轴彼此邻近的一对差分信号通孔112以及这对差分信号通孔112插入其间的一对接地通孔111。例如，信号通孔对120被连接到球栅阵列（BGA）或焊盘栅格阵列（LGA）。每个信号通孔对120布置为从邻近信号通孔对120偏移例如一个或两个通孔部分。
间隙114防止一对差分信号通孔112之间的电短路并且具有大于差分信号通孔112的直径的直径，间隙114形成在每个接地层102中，布置在信号通孔对120中的差分信号通孔112通过接地层102被插入。间隙114形成在不与差分信号通孔112接触的位置处。
在多层布线基板100中，当从信号通孔对120的差分信号通孔112引出布线时，差分对130沿着布线被引出的方向布置，并且利用差分对130从差分信号通孔112引出布线。
如图17中图示的多层布线基板100例如包括第一信号通孔对120A、第二信号通孔对120B和第三信号通孔对120C。多层布线基板100包括配置为从第三信号通孔对120C的差分信号通孔112引出布线的第一差分对130A和被配置为从第二信号通孔对120B的差分信号通孔112引出布线的第二差分对130B。如图19图示的，第一差分对130A布置在第二接地层102B和第四接地层102D之间的第三信号层103C中，并且例如在第一信号通孔对120A内的差分信号通孔112之间穿过。第二差分对130B布置在第四接地层102D和第六接地层102F之间的第五信号层103E中，并且例如在第一信号通孔对120A内的差分信号通孔112之间穿过。
然而，随着近来对于布线致密化的要求，因为在信号通孔对120内的一对差分信号通孔112之间的距离在多层布线基板100中变短，因此在差分信号通孔112之间产生的电磁波的影响增大。此外，当差分对130在这对差分信号通孔112之间穿过时，串扰由于差分信号通孔112和差分对130之间的电磁波的干扰而增大。因此，差分信号通孔112的信号变为对于差分对130的信号的噪声，而差分对130的信号变为对于差分信号通孔112的信号的噪声。
此外，在多层布线基板100中，从差分信号通孔112的桩线（stub）140泄露的电磁波影响邻近的差分对130。如上所述，差分信号通孔112的信号和差分对130的信号变为对于彼此的噪声，并且电磁波从差分信号通孔112的桩线140泄露，以使得差分信号通孔112和差分对130之间的串扰增大。
下面是参考文献。
文献1：日本公开专利公报No.60-127797
文献2：国际专利申请的日本国家公开No.2010-506380
文献3：日本公开专利公报No.2011-18673
文献4：日本公开专利公报No.8-204338
文献5：日本公开专利公报No.2001-119154
文献6：日本公开专利公报No.2004-95614
发明内容
根据实施例的一个方面，多层布线基板包括至少一个信号层和至少一个接地层。多层布线基板包括:第一信号通孔，其在大体上与多层布线基板的层垂直的方向上延伸，所述第一信号通孔连接到被设置在信号层中的一对差分信号布线的一个上，并且形成在第一栅格点上；以及第二信号通孔，其在大体上与多层布线基板的层垂直的方向上延伸，所述第二信号通孔连接到所述一对差分信号布线的另一个上，并且形成在相对于第一信号通孔对角地邻近地定位的第二栅格点上。
将借助于特别是权利要求中指出的元件和组合实现和获得本发明的目的和优点。应当理解的是，前面的总体描述和下面的详细描述都为示例性的和说明性的，而不是如所要求保护的那样的对本发明的限制。
附图说明
图1为图示了其中部分省略的根据第一实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图；
图2为沿着图1的点划线A-A截取的横截面视图；
图3A至3D图示了对比第一实施例和比较示例1之间的串扰的计算结果的说明视图；
图4A至4C为图示了第一实施例的多层布线基板和待安装的半导体芯片的焊盘之间的位置关系的示例的说明视图；
图5为图示了其中部分省略的根据第二实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图；
图6为沿图5的线B-B截取的横截面视图；
图7A至7D图示了对比第二实施例和比较示例2之间的串扰的计算结果的说明视图:
图8为图示了比较示例2的多层布线基板的信号通孔对的布置关系的示例的说明视图；
图9为图示了其中部分省略的根据第三实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图；
图10A至图10D图示了对比第三实施例和比较示例2之间的串扰的计算结果的说明视图；
图11为图示了其中部分省略的根据第四实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图；
图12为图示了第四实施例的信号通孔对的示例的说明视图；
图13A至图13D图示了对比第四实施例和比较示例3之间的串扰的计算结果的说明视图；
图14为图示了其中部分省略的根据第五实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图；
图15为图示了根据第五实施例的信号通孔对的示例的说明视图；
图16A至图16D图示了比较第五实施例和比较示例4之间的串扰的计算结果的说明视图；
图17为图示了其中部分省略的多层布线基板的信号通孔对的布置关系的示例的说明视图；
图18为图示了信号通孔对的示例的说明视图；以及
图19为其中部分省略的沿图18的线D-D截取的横截面视图。
具体实施方式
下文中，将结合附图详细描述根据本公开的多层布线基板和电子设备的实施例。本公开的技术不限于本实施例。在下面所述的实施例中，每个元件例如通孔在多层布线基板内的二维相对位置用分别由N1和N2表示的上下方向和分别由M1和M2表示的左右方向表示，如图1所示。图中的左下方向和右上方向由X1和X2表示。X1-X2轴和M1-M2轴以α度的角度相交。例如，0°<α≤45°。
在图1中，例如，不限于X1-X2轴，每个元件在多层布线基板中的二维相对位置可以基于代表相对于N1-N2轴与X1-X2轴轴向对称的右下方向和左上方向的轴来表示。在下面所述的实施例中，在多层布线基板内的每个元件诸如信号通孔沿着M1-M2轴和N1-N2轴以给定的节距布置在栅格图案中。X1-X2轴相对于给定节距成一角度。在下面所述的实施例中，差分信号通孔的直径指示差分信号通孔的水平横截面的近似最大直径。间隙直径指示间隙的水平横截面的近似最大直径。
【第一实施例】
图1为图示了其中部分省略的根据第一实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图。图2为沿着图1的点划线A-A截取的横截面视图。
如图2图示的多层布线基板1具有多层结构，例如包括十八（18）层的结构，其中多个接地层2和多个信号层3利用绝缘材料91A顺序地分层。例如，在多层布线基板1中，第一信号层3A、第二接地层2B、第三信号层3C、第四接地层2D、第五信号层3E、第六接地层2F和第七信号层3G以这种次序顺序地分层。此外，在多层布线基板1中，第七信号层3G、第八接地层2H、第九信号层3I和第十接地层2J以这种次序顺序地分层。为了便于描述，省略了第十一层至第十八层的说明。第十四层、第十六层和第十八层例如被指定为信号层3。
通过用导电材料诸如铜来填充在垂直于接地层2和信号层3的分层表面的方向上延伸的孔形成通孔10，但是孔不需要被完全填充并且可以被导电地连接到要被连接的层。如图1所示，多个通孔10以给定节距呈栅格图案形成在分层表面上。多层布线基板1内的每个层通过每个通孔10彼此连接。
多个通孔10包括接地通孔11和差分信号通孔12。差分信号通孔12为信号通孔的示例。接地通孔11被连接到接地层2。差分信号通孔12通过信号区域13被连接到信号层3。为了便于描述，在图1中，用黑圈表示接地通孔11，用阴影圈表示差分信号通孔12。
信号通孔对20包括一对差分信号通孔12，其由呈栅格图案布置的多个通孔10中如图1所图示的沿着X1-X2轴彼此邻近的一对通孔10和邻近这对差分信号通孔12的一对接地通孔11构成。在信号通孔对20内的一对接地通孔11由在信号通孔对20内邻近差分信号通孔12的通孔10构成，并因此可以适当地改变。此外，信号通孔对20被连接到例如球栅阵列（BGA）或焊盘栅格阵列（LGA）。一对差分信号通孔12由例如沿着相对于节距倾斜的轴也就是说X1-X2轴彼此邻近的一对通孔10构成。
间隙14防止接地层2和差分信号通孔12之间的电短路并且具有比差分信号通孔12的直径大的直径，间隙14形成在接地层2中，信号通孔对20内的差分信号通孔12通过接地层2插入。间隙14形成在不会接触差分信号通孔12的位置处。
当从信号通孔对20的差分信号通孔12引出布线时，差分对30布置在布线被引出的方向上，并且利用差分对30从差分信号通孔12引出布线。差分对30为信号布线的示例。
图2中图示的多层布线基板1包括被配置为从信号通孔对20的差分信号通孔12引出布线的第一差分对30A和被配置为从未图示的信号通孔对20的差分信号通孔12引出布线的第二差分对30B。如图2所示，第二差分对30B布置在第二接地层2B和第四接地层2D之间的第三信号层3C内，并且在信号通孔对20内的差分信号通孔12之间穿过。第一差分对30A布置在第四接地层2D和第六接地层2F之间的第五信号层3E中，并且从信号通孔对20内的差分信号通孔12被引出。
在信号通孔对20内的差分信号通孔12包括第一差分信号通孔12A和第二差分信号通孔12B。第一差分信号通孔12A连接到组成布置在信号层3中的第一差分对30A的电线之一并且形成在栅格图案中的第一栅格点处。第二差分信号通孔12B连接到组成布置在信号层3中的第一差分对30A的另一条电线并且形成在相对于第一差分信号通孔12A对角地定位的第二栅格点处。第一差分信号通孔12A的中心点和第二差分信号通孔12B的中心点之间的距离Y2比分别连接到第一差分对30A的信号通孔10的中心点之间的最短距离Y1长。第一差分信号通孔12A和第二差分信号通孔12B被布置为使得第一差分信号通孔12A的中心点与第二差分信号通孔12B的中心点间隔开距离Y2。第一差分信号通孔12A的中心点和第二差分信号通孔12B的中心点之间的距离Y2比最短距离Y1的两倍的距离短。
图3A至图3D为对比第一实施例和比较示例1之间的串扰的计算结果的说明视图。通孔10的直径被设定为大约0.25mm，差分信号通孔12的直径被设定为大约0.2mm，并且以栅格图案布置的通孔10之间的节距被设定为大约1mm。此外，在间隙14的直径大约为0.8mm、信号层3的铜的厚度为30μm、并且（作为理想接地）接地层2的厚度为零（0）的条件下实施计算。通孔10之间的节距为通孔10的中心到邻近通孔10的中心的距离。
图3图示了对于四部分的串扰的计算结果。所述部分由端口限定，其被如下限定。第一端口P1为在信号通孔对20内的差分信号通孔12的表面层（第十八信号层）。第二端口P2为在M1侧的第一差分对30A的端部，如图1所示。第三端口P3为第二差分对30B的在M2侧的端部，如图1所示。第四端口P4为第二差分对30B的在M1侧的端部，如图1所示。
由其中差分模式和共同模式混合的混合模式的S-参数指示串扰的S-参数。在比较示例1中，如图17和图18所示，使用这样的基板，其中，在以给定节距呈栅格图案布置的多个通孔110中，差分对130在沿着N1-N2轴彼此邻近的一对差分信号通孔112之间穿过。
如图3A中所示的Xtalk Sdd（3,1）表示对于在第一端口P1用作输入端口且第三端口P3用作输出端口的第一部分中的第一端口P1和第三端口P3之间的串扰的计算结果。在所显示的大部分频带中，在第一实施例中的第一端口P1和第三端口P3之间的串扰S1比在比较示例1中的第一端口P1和第三端口P3之间的串扰S100小大约10dB。
如图3B中所示的Xtalk Sdd（3,2）表示对于在第二端口P2用作输入端口且第三端口P3用作输出端口的第二部分中的第二端口P2和第三端口P3之间的串扰的计算结果。在所显示的大部分频带中，在第一实施例中的第二端口P2和第三端口P3之间的串扰S1比在比较示例1中的第二端口P2和第三端口P3之间的串扰S100小大约10dB。
如图3C中所示的Xtalk Sdd（4,1）表示对于在第一端口P1用作输入端口且第四端口P4用作输出端口的第三部分中的第一端口P1和第四端口P4之间的串扰的计算结果。在所显示的大部分频带中，第一实施例中的第一端口P1和第四端口P4之间的串扰S1比在比较示例1中的第一端口P1和第四端口P4之间的串扰S100小大约10dB。
如图3D中所示的Xtalk Sdd（4,2）表示在第二端口P2用作输入端口且第四端口P4用作输出端口的第四部分中的第二端口P2和第四端口P4之间的串扰的计算结果。在所显示的大部分频带中，第一实施例中的第二端口P2和第四端口P4之间的串扰S1比在比较示例1中的第二端口P2和第四端口P4之间的串扰S100小大约10dB。
在第一实施例中，信号通孔对20的一对差分信号通孔12由以给定节距呈栅格图案布置的多个通孔10中的沿着X1-X2轴彼此邻近的一对通孔10构成。第一差分信号通孔12A形成在栅格内的第一栅格点上，且第二差分信号通孔12B形成在相对于第一差分信号通孔12A对角地定位的第二栅格点上。也就是说，信号通孔对20的一对差分信号通孔12之间的距离Y2比沿着N1-N2轴或M1-M2轴彼此邻近的一对差分信号通孔12之间的距离Y1长。结果，可以降低信号通孔对20的一对差分信号通孔12之间的串扰。即使当差分对30在一对差分信号通孔12之间穿过时，串扰可小于比较示例1中的串扰。
图4A至图4C图示了示出第一实施例的多层布线基板1和安装的半导体芯片的焊盘之间的位置关系的说明视图。图4A图示了安装在多层布线基板1上的半导体芯片的焊盘60。半导体芯片的第二列的焊盘60包括第一接地焊盘61A、第一信号焊盘62A、第二信号焊盘62B和第二接地焊盘61B。
比较示例1的多层布线基板100的信号通孔对120包括在多个通孔110中的沿着N1-N2轴彼此邻近的一对差分信号通孔112和一对接地通孔111，如图4B所示。信号通孔对120包括第一接地通孔111A、第一差分信号通孔112A、第二差分信号通孔112B和第二接地通孔111B。如图4B图示地实施在多层布线基板100上安装半导体芯片。也就是说，第一接地焊盘61A连接到第一接地通孔111A，第一信号焊盘62A连接到第一差分信号通孔112A，例如，通过焊锡球。例如通过焊锡球，第二信号焊盘62B连接到第二差分信号通孔112B，第二接地焊盘61B连接到第二接地通孔111B。结果，可以将半导体芯片安装在多层布线基板100上。
相反，第一实施例的多层布线基板1的信号通孔对20包括在多个通孔10中的沿着X1-X2轴彼此邻近的一对差分信号通孔12和一对接地通孔11，如图4C所示。信号通孔对20包括第一接地通孔11A、第一差分信号通孔12A、第二差分信号通孔12B和第二接地通孔11B。如图4C中图示地实施在多层布线基板1上安装半导体芯片。也就是说，例如通过焊锡球，第一接地焊盘61A连接到第一接地通孔11A，第一信号焊盘62A连接到第一差分信号通孔12A。例如通过焊锡球，第二信号焊盘62B连接到第二差分信号通孔12B，第二接地焊盘61B连接到第二接地通孔11B。结果，半导体芯片可以安装在多层布线基板1上。
尽管根据第一实施例的多层布线基板1包括信号通孔对20，所述信号通孔对20包括沿着X1-X2轴彼此邻近的一对差分信号通孔12A和12B，但是半导体芯片可以利用传统的半导体芯片的焊盘位置安装在上述多层布线基板1之上而无需改变焊盘设计。结果，可以提供其中半导体芯片安装在多层布线基板1上的电子设备。
接下来，下面将描述其中包括沿着X1-X2轴彼此邻近的第一差分信号通孔12A和第二差分信号通孔12B在内的每个信号通孔对20平行布置的多层布线基板1的示例性实施例，作为第二实施例。
【第二实施例】
图5为图示了其中部分省略的根据第二实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图。图6为沿图5的线B-B截取的横截面视图。
在如图6图示的多层布线基板1A中，第一信号层3A、第二接地层2B、第三信号层3C、第四接地层2D、第五信号层3E、第六接地层2F和第七信号层3G以该次序顺序分层。在多层布线基板1A中，第八接地层2H、第九信号层3I和第十接地层2J在第七信号层3G上以该次序顺序分层。为了便于描述，省略了第十一层至第十八层。第十四层、第十六层和第十八层例如被指定为信号层3。
图5中图示的多层布线基板1A包括第一信号通孔对20A、第二信号通孔对20B和第三信号通孔对20C。第一信号通孔对20A、第二信号通孔对20B和第三信号通孔对20C平行地邻近布置。间隙14防止接地层2和差分信号通孔12之间的电短路并且具有比差分信号通孔12的直径大的直径，间隙14形成在接地层2中，信号通孔对20内的差分信号通孔12通过接地层2插入。间隙14形成在不会与差分信号通孔12接触的位置处。
当从信号通孔对20的差分信号通孔12引出布线时，差分对30布置在布线被引出的方向上，并且利用差分对30从差分信号通孔12引出布线。
图5中图示的多层布线基板1A包括配置为从第一信号通孔对20A的差分信号通孔12引出布线的第一差分对30A和配置为从第二信号通孔对20B的差分信号通孔12引出布线的第二差分对30B。第一差分对30A例如布置在第二接地层2B和第四接地层2D之间的第三信号层3C上。第二差分对30B例如布置在第四接地层2D和第六接地层2F之间的第五信号层3E上。
图7A至7D图示了第二实施例和比较示例2之间的串扰的计算结果的对比的说明视图。通孔10的直径被设定为大约0.25mm，差分信号通孔12的直径被设定为大约0.2mm，并且呈栅格图案布置的通孔10之间的节距被设定为大约1mm。在间隙14的直径大约为0.8mm、信号层3的铜的厚度为30μm并且接地层2的厚度为零（0）（作为理想接地）的条件下实施计算。通孔10之间的节距为从通孔10的中心至邻近通孔10的中心的距离。图8为图示了比较示例2的多层布线基板100的信号通孔对的布置关系的示例的说明视图。与图17的多层布线基板100的元件相同的元件用同一附图标记表示，并且省略对重复的元件和操作的描述。图8中图示的多层布线基板100包括配置为从第一信号通孔对120A的差分信号通孔112引出布线的第一差分对130C和配置为从第二信号通孔对120B的差分信号通孔112引出布线的第二差分对130D。
对于第二实施例，感兴趣的目标为第一信号通孔对20A和第二信号通孔对20B，它们每一个均由沿着多层布线基板1A的X1-X2轴彼此邻近的一对差分信号通孔12构成。相反地，对于比较示例2，感兴趣的目标为第一信号通孔对120A和第二信号通孔对120B，它们每一个均由沿着多层布线基板100的N1-N2轴彼此邻近的一对差分信号通孔112构成，如图8所示。
图7图示了四个部分的串扰的计算结果。所述部分由端口限定，其被如下限定。第一端口P1为第一信号通孔对20A内的差分信号通孔12的表面层（第十八信号层）。第二端口P2为第一差分对30A在M1侧的端部，如图5所示。第三端口P3为第二信号通孔对20B内的差分信号通孔12的表面层（第十八信号层）。第四端口P4为第二差分对30B在M1侧的端部，如图5所示。由差分模式和共同模式混合的混合模式的S-参数指示串扰的S-参数。
如图7A所示的Xtalk Sdd（3,1）表示对于在第一端口P1用作输入端口且第三端口P3用作输出端口的第一部分中的第一端口P1和第三端口P3之间的串扰的计算结果。在所显示的大部分频带中，第二实施例中的第一端口P1和第三端口P3之间的串扰S2比在比较示例2中的第一端口P1和第三端口P3之间的串扰S101的小几dB。
如图7B所示的Xtalk Sdd（3,2）表示对于在第二端口P2用作输入端口且第三端口P3用作输出端口的第二部分中的第二端口P2和第三端口P3之间的串扰的计算结果。在大约12GHz至20GHz的频带中，第二实施例中的第二端口P2和第三端口P3之间的串扰S2比在比较示例2中的第二端口P2和第三端口P3之间的串扰S101小大约20dB。
如图7C中所示的Xtalk Sdd（4,1）表示对于在第一端口P1用作输入端口且第四端口P4用作输出端口的第三部分中的第一端口P1和第四端口P4之间的串扰的计算结果。在大部分频带中，第二实施例中的第一端口P1和第四端口P4之间的串扰S2比在比较示例2中的第一端口P1和第四端口P4之间的串扰S101小大约15dB。
如图7D所示的Xtalk Sdd（4,2）表示对于在第二端口P2用作输入端口且第四端口P4用作输出端口的第四部分中的第二端口P2和第四端口P4之间的串扰的计算结果。在所显示的大部分频带中，第二实施例中的第二端口P2和第四端口P4之间的串扰S2比在比较示例2中的第二端口P2和第四端口P4之间的串扰S101小大约10dB。
在第二实施例中，第一信号通孔对20A和第二信号通孔对20B每一个均包括在以给定节距呈栅格图案布置多个通孔10中沿X1-X2轴彼此邻近的一对差分信号通孔12，第一信号通孔对20A和第二信号通孔对20B邻近地平行布置。第二实施例中的信号通孔对之间的距离比当信号通孔对包括沿N1-N2轴或沿M1-M2轴彼此邻近布置的一对差分信号通孔时的信号通孔对之间的距离长。结果，包括沿X1-X2轴彼此邻近的一对差分信号通孔12在内的信号通孔对20平行布置时的串扰可小于包括沿N1-N2轴或沿M1-M2轴彼此邻近的一对差分信号通孔的信号通孔对（比较示例2）的串扰。
【第三实施例】
接下来，将描述第三实施例的多层布线基板。图9为图示了其中部分省略的根据第三实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图。与第一实施例的多层布线基板1的元件相同的元件用同一附图标记表示并且省略了对于重复的元件和操作的描述。
如图9中图示的多层布线基板1B包括第一信号通孔对20A、第二信号通孔对20B和第四信号通孔对21。第四信号通孔对21包括在以给定节距呈栅格图案布置的多个通孔10中的由沿M1-M2轴彼此邻近的一对通孔10构成的一对差分信号通孔12、以及这对差分信号通孔12都插入其间的一对接地通孔11。信号通孔对21内的一对接地通孔11由邻近信号通孔对21内的一对差分信号通孔12的通孔10形成，因此，可以适当地改变。第一信号通孔对20A和第二信号通孔对20B邻近地平行布置。第二信号通孔对20B和第四信号通孔对21邻近地布置。
如图9所示的多层布线基板1B包括配置为从第二信号通孔对20B的差分信号通孔12引出布线的第三差分对30C和配置为从第四信号通孔对21的差分信号通孔12引出布线的第四差分对30D。第三差分对30C例如布置在第二接地层2B和第四接地层2D之间的第三信号层3C中。第四差分对30D例如布置在第四接地层2D和第六接地层2F之间的第五信号层3E中。
图10A至图10D为对比第三实施例和比较示例2之间的串扰的计算结果的说明视图。对于第三实施例，感兴趣的目标是包括沿着多层布线基板1B的X1-X2轴彼此邻近的一对差分信号通孔12在内的第二信号通孔对20B和包括沿着M1-M2轴彼此邻近的一对差分信号通孔12在内的第四信号通孔对21。分别如图10A至图10D中所示的Xtalk Sdd（3,1）、Xtalk Sdd（4,1）、Xtalk Sdd（3,2）和Xtalk Sdd（4,2）与分别如图7A至7D中所示的那些相同。
第一端口P1为第二信号通孔对20B内的差分信号通孔12的表面层（第十八信号层）。第二端口P2为第三差分对30C在M1侧的端部，如图9所示。第三端口P3为第四信号通孔对21内的差分信号通孔12的表面层（第十八信号层）。第四端口P4为第四差分对30D在M2侧的端部，如图9所示。
参考图10A，在所显示的大部分频带中，在第三实施例中的第一端口P1和第三端口P3之间的串扰S3比在比较示例2中的第一端口P1和第三端口P3之间的串扰S101小大约10dB。
参考图10B，在所显示的大部分频带中，在第三实施例中的第二端口P2和第三端口P3之间的串扰S3比在比较示例2中的第二端口P2和第三端口P3之间的串扰S101小大约10dB。
参考图10C，在所显示的大部分频带中，在第三实施例中的第一端口P1和第四端口P4之间的串扰S3比在比较示例2中的第一端口P1和第四端口P4之间的串扰S101小大约5dB。
参考图10D，在所显示的大部分频带中，在第三实施例中的第二端口P2和第四端口P4之间的串扰S3比在比较示例2中的第二端口P2和第四端口P4之间的串扰S101小大约5dB。
在第三实施例中，在以给定节距呈栅格图案布置的多个通孔10中，包括沿X1-X2轴彼此邻近的一对差分信号通孔12在内的第一信号通孔对20A和包括沿M1-M2轴彼此邻近的一对差分信号通孔12在内的第四信号通孔对21邻近地布置。在第三实施例中的信号通孔对之间的距离比当包括沿N1-N2轴或沿M1-M2轴彼此邻近的一对差分信号通孔在内的信号通孔对邻近地布置时的信号通孔对之间的距离长。结果，当包括沿X1-X2轴彼此邻近的一对差分信号通孔12在内的信号通孔对20和包括沿M1-M2轴彼此邻近的一对差分信号通孔在内的信号通孔对21邻近地布置时的串扰可以小于比较示例2。
在第三实施例中，已经描述了第二信号通孔对20B和第四信号通孔对21邻近地布置的情况。然而，即使将第四信号通孔对21改变为包括沿N1-N2轴彼此邻近的一对差分信号通孔12在内的信号通孔对，也可获得相同的效果。
【第四实施例】
接下来，将描述第四实施例的多层布线基板。图11为图示了其中部分省略的根据第四实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图。图12为图示了根据第四实施例的信号通孔对的示例的说明视图。与第一实施例的多层布线基板1的元件相同的元件用同一附图标记表示并省略对重复的元件和操作的描述。
图11图示的多层布线基板1C的信号通孔对23包括以给定节距呈栅格图案布置的多个通孔10中的沿N1-N2轴彼此邻近的一对通孔10组成的一对差分信号通孔12和这对差分信号通孔12插入其间的一对接地通孔11。可以适当地将接地通孔11改变为在信号通孔对23内邻近差分信号通孔12的通孔10。
一对差分信号通孔12包括第一差分信号通孔12C和第二差分信号通孔12D。一对接地通孔11包括形成在邻近第一差分信号通孔12C的位置处的第一接地通孔11C和形成在邻近第二差分信号通孔12D的位置处的第二接地通孔11D。
多层布线基板1C包括第一信号通孔对23A、第二信号通孔对23B、第三信号通孔对23C和第四信号通孔对23D。第七差分对30G布置在信号层3上，所述信号层3不同于第一至第四信号通孔对23A至23D布置于其上的信号层，并且在第二信号通孔对23B内的接地通孔11和差分信号通孔12之间穿过。第七差分对30G在第四信号通孔对23D内的接地通孔11和差分信号通孔12之间穿过。第七差分对30G在第三信号通孔对23C内的接地通孔11和差分信号通孔12之间穿过。第七差分对30G在第一信号通孔对23A内的接地通孔11和差分信号通孔12之间穿过。第一信号通孔对23A内的差分信号通孔12连接到布置在信号层3上的第八差分对30H，所述信号层3不同于第一信号通孔对23A布置于其上的信号层。
图13A至图13D图示了第四实施例和比较示例3之间的串扰的计算结果的对比的说明视图。第一端口P1为第一信号通孔对23A内的差分信号通孔12的表面层（第十八信号层）。第二端口P2为第八差分对30H在M1侧的端部，如图11所示。第三端口P3为第七差分对30G在M2侧的端部，如图11所的。第四端口P4为第七差分对30G在M1侧的端部，如图11所示。在比较示例3中，使用其中差分对30在信号通孔对23内的差分信号通孔12之间穿过的基板。分别如图13A至图13D图示的XtalkSdd（3,1）、Xtalk Sdd（4,1）、Xtalk Sdd（3,2）和Xtalk Sdd（4,2）与分别如图7A至图7D图示的那些相同。
参考图13A，在10GHz至20GHz的频带上，第四实施例中的第一端口P1和第三端口P3之间的串扰S4比在比较示例3中的第一端口P1和第三端口P3之间的串扰S102小大约5dB至10dB。
参考图13B，在2GHz至20GHz的频带上，在第四实施例中的第二端口P2和第三端口P3之间的串扰S4比在比较示例3中的第二端口P2和第三端口P3之间的串扰S102小大约5dB至10dB。
参考图13C，在2GHz至20GHz的频带中，在第四实施例中的第一端口P1和第四端口P4之间的串扰S4比在比较示例3中的第一端口P1和第四端口P4之间的串扰S102小大约5dB至10dB。
参考图13D，在2GHz至20GHz的频带中，在第四实施例中的第二端口P2和第四端口P4之间的串扰S4比在比较示例3中的第二端口P2和第四端口P4之间的串扰S102小大约5dB至10dB。
在第四实施例中，当差分对30穿过信号通孔对23时，差分对30在信号通孔对23内的差分信号通孔12和接地通孔11之间穿过。例如，差分对30在第一差分信号通孔12C和第一接地通孔11C之间穿过，或者在第二差分信号通孔12D和第二接地通孔11D之间穿过。结果，由于差分对30穿过其间的信号通孔对23的一侧为接地通孔11，因此串扰可小于差分对30在两个差分信号通孔12之间穿过时。
在第四实施例中，在以给定节距呈栅格图案布置的多个通孔10中，信号通孔对23内的一对差分信号通孔12由沿着N1-N2轴彼此邻近的一对通孔10形成。然而，一对差分信号通孔12可由沿着M1-M2轴或沿着X1-X2轴彼此邻近的一对通孔10形成。
【第五实施例】
接下来，将描述第五实施例的多层布线基板。图14为图示了其中部分省略的根据第五实施例的多层布线基板的信号通孔对的布置关系的示例的说明视图。图15为图示了根据第五实施例的信号通孔对的示例的说明视图。与第一实施例的多层布线基板1的元件相同的元件用同一附图标记表示并且省略重复的元件和操作的描述。
图14图示的多层布线基板1D的信号通孔对23包括以给定节距呈栅格图案布置的多个通孔10中的由沿N1-N2轴彼此邻近的一对通孔10组成的一对差分信号通孔12和这对差分信号通孔12插入其间的一对接地通孔11。可以适当地将接地通孔11改变为邻近在信号通孔对23内的差分信号通孔12的通孔10。
多层布线基板1D包括第一信号通孔对23A、第二信号通孔对23B、第三信号通孔对23C和第四信号通孔对23D。布置在信号层3上的第九差分对30I在第二信号通孔对23B内的接地通孔11和差分信号通孔12之间穿过，所述信号层3不同于第一至第四信号通孔对23A至23D布置于其上的信号层。第九差分对30I与第二信号通孔对23B的一对邻近差分信号通孔12平行地通过。第九差分对30I在第四信号通孔对23D内的接地通孔11和差分信号通孔12之间穿过。第九差分对30I在第三信号通孔对23C内的接地通孔11和差分信号通孔12之间穿过。第九差分对30I在第一信号通孔对23A内的接地通孔11和差分信号通孔12之间穿过。第一信号通孔对23A内的差分信号通孔12连接到布置在信号层3中的第十差分对30J。
图16A至图16D图示了第五实施例和比较示例4之间的串扰的计算结果的对比的说明视图。第一端口P1为第一信号通孔对23A内的差分信号通孔12的表面层（第十八信号层）。第二端口P2为第十差分对30J在M1侧的端部，如图14所示。第三端口P3为第九差分对30I在M2侧的端部，如图14所示。第四端口P4为第九差分对30I在M1侧的端部，如图14所示。在比较示例4中，使用其中差分对30穿过信号通孔对23内的差分信号通孔12的基板。分别如图16A至图16D所示的Xtalk Sdd（3,1）、Xtalk Sdd（4,1）、Xtalk Sdd（3,2）和Xtalk Sdd（4,2）与分别如图7A至7D所示的那些相同。
参考图16A，在所显示的大部分频带中，第五实施例中的第一端口P1和第三端口P3之间的串扰S5比在比较示例4中的第一端口P1和第三端口P3之间的串扰S103小大约10dB至15dB。
参考图16B，在所显示的大部分频带中，第五实施例中的第二端口P2和第三端口P3之间的串扰S5比在比较示例4中的第二端口P2和第三端口P3之间的串扰S103小大约10dB至15dB。
参考图16C，在所显示的大部分频带中，第五实施例中的第一端口P1和第四端口P4之间的串扰S5比在比较示例4中的第一端口P1和第四端口P4之间的串扰S103小大约10dB至15dB。
参考图16D，在所显示的大部分频带中，在第五实施例中的第二端口P2和第四端口P4之间的串扰S5比在比较示例4中的第二端口P2和第四端口P4之间的串扰S103小大约10dB至15dB。
在第五实施例中，当差分对30穿过信号通孔对23时，差分对30在信号通孔对23内的差分信号通孔12和接地通孔11之间穿过，并且与信号通孔对23内的一对差分信号通孔12平行地通过。结果，串扰可小于当差分对30在两个差分信号通孔12之间穿过时。
在第五实施例中，在信号通孔对23内的一对差分信号通孔12之间电磁场是耦合的。因此，当差分对30在一对差分信号通孔12之间穿过时，串扰相对较高。相反，当差分对30平行经过一对差分信号通孔12时，因为在差分信号通孔12之间电磁场是耦合的，所以平行通过的差分对30内的串扰相对较低。
在第五实施例中，信号通孔对23内的一对差分信号通孔12由以给定节距呈栅格图案布置的多个通孔10中的沿N1-N2轴彼此邻近的一对通孔10形成。然而，一对差分信号通孔12可以由沿M1-M2轴或沿X1-X2轴彼此邻近的一对通孔10形成。
在如上所述的实施例中，给定了特定数值的示例，但是本公开不限于此。
此处记载的所有的示例和条件性语言旨在帮助读者理解由发明人对促进技术所贡献的发明和概念的教学目的，并且要被理解为不限于这样具体记载的示例和条件，在说明书中的这种示例的组织也不与本发明的优点和劣势的示出有关。尽管已经详细描述了本发明的实施例，但是应该理解的是，在不脱离本发明的精神和范围的情况下，可以对其作出各种改变、替代和变更。

Claims (9)

1.一种包括至少一个信号层和至少一个接地层的多层布线基板，所述多层布线基板包括:
第一信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第一信号通孔导电地连接到设置在所述信号层中的一对差分信号线中的一个并且形成在第一栅格点上；以及
第二信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第二信号通孔导电地连接到所述一对差分信号线的另一个并且形成在相对于所述第一信号通孔对角地邻近定位的第二栅格点上。
2.根据权利要求1所述的多层布线基板，还包括:
差分信号线，其被排列为在所述第一信号通孔和所述第二信号通孔之间穿过。
3.一种包括至少一个信号层和至少一个接地层的多层布线基板，所述多层布线基板包括:
第一信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸并导电地连接到设置在所述信号层中的一对差分信号线的一个；以及
第二信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸并导电地连接到所述一对差分信号线的另一个，
其中所述第一信号通孔和所述第二信号通孔彼此间隔开布置，以使得所述第一信号通孔的中心点与所述第二信号通孔的中心点之间的距离比导电地连接到所述信号层中的所述差分信号线的所述信号通孔的中心点之间的最短距离长。
4.根据权利要求3所述的多层布线基板，其中所述第一信号通孔和所述第二信号通孔，在所述第一信号通孔的所述中心点与所述第二信号通孔的所述中心点之间的所述距离比连接到所述信号层中的所述差分信号线的所述信号通孔的中心点之间的所述最短距离的两倍短的范围内，彼此间隔开布置。
5.一种电子设备，包括:
多层布线基板，其设置有至少一个信号层和至少一个接地层，所述多层布线基板包括:
第一信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第一信号通孔导电地连接到设置在所述信号层中的一对差分信号线中的一个并且形成在第一栅格点上；以及
第二信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第二信号通孔导电地连接到所述一对差分信号线的另一个并且形成在相对于所述第一信号通孔对角地邻近定位的第二栅格点上；以及
半导体部件，其配置为安装在所述多层布线基板上。
6.一种包括至少一个信号层和至少一个接地层的多层布线基板，所述多层布线基板包括:
第一信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸并导电地连接到所述信号层；
第二信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第二信号通孔形成在邻近所述第一信号通孔的位置处，并导电地连接到所述信号层；
第一接地通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第一接地通孔形成在邻近所述第一信号通孔的位置处，并导电地连接到所述接地层；
第二接地通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第二接地通孔形成在邻近所述第二信号通孔的位置处，并导电地连接到所述接地层；以及
差分信号对，其被排列为在所述第一信号通孔和所述第一接地通孔之间穿过或在所述第二信号通孔和所述第二接地通孔之间穿过。
7.根据权利要求6所述的多层布线基板，其中所述差分信号对被排列为大体上平行于所述第一信号通孔和所述第二信号通孔沿其布置的线。
8.一种包括至少一个信号层和至少一个接地层的多层布线基板，所述多层布线基板包括:
第一信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸并导电地连接到所述信号层；
第二信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第二信号通孔形成在邻近所述第一信号通孔的位置处，并导电地连接到所述信号层；
第一接地通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第一接地通孔形成在邻近所述第一信号通孔的位置处，并导电地连接到所述接地层；
第二接地通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸，所述第二接地通孔形成在邻近所述第二信号通孔的位置处，并导电地连接到所述接地层；以及
差分信号对，其被排列为大体上平行于所述第一信号通孔和所述第二信号通孔沿其布置的线。
9.一种电子设备，包括:
多层布线基板，其设置有至少一个信号层和至少一个接地层，所述多层布线基板包括:
第一信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸并导电地连接到设置在所述信号层中的一对差分信号线的一个；以及
第二信号通孔，其在大体上垂直于所述多层布线基板的所述层的方向上延伸并导电地连接到所述一对差分信号线的另一个，
其中所述第一信号通孔和所述第二信号通孔彼此间隔开布置，以使得所述第一信号通孔的中心点和所述第二信号通孔的中心点之间的距离比导电地连接到所述信号层上的所述差分信号线的所述信号通孔的中心点之间的最短距离长；以及
半导体部件，其配置为安装在所述多层布线基板上。
CN2013100530003A 2012-02-21 2013-02-18 多层布线基板和电子设备 Pending CN103260340A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-035358 2012-02-21
JP2012035358A JP5919872B2 (ja) 2012-02-21 2012-02-21 多層配線基板及び電子機器

Publications (1)

Publication Number Publication Date
CN103260340A true CN103260340A (zh) 2013-08-21

Family

ID=47740795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100530003A Pending CN103260340A (zh) 2012-02-21 2013-02-18 多层布线基板和电子设备

Country Status (5)

Country Link
US (1) US20130215588A1 (zh)
EP (1) EP2640169A3 (zh)
JP (1) JP5919872B2 (zh)
KR (1) KR20130096186A (zh)
CN (1) CN103260340A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107852812A (zh) * 2015-07-08 2018-03-27 日本电气株式会社 印刷布线板
CN109246926A (zh) * 2017-07-10 2019-01-18 中兴通讯股份有限公司 一种pcb布设方法及装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9357632B1 (en) * 2013-04-19 2016-05-31 Juniper Networks, Inc. Apparatus, system, and method for reducing interference between clock signals
US10973116B2 (en) * 2016-09-30 2021-04-06 Intel Corporation 3D high-inductive ground plane for crosstalk reduction
TWI638442B (zh) * 2017-05-26 2018-10-11 瑞昱半導體股份有限公司 電子裝置及其電路基板
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
US10840173B2 (en) * 2018-09-28 2020-11-17 Juniper Networks, Inc. Multi-pitch ball grid array
KR20230031546A (ko) 2021-08-27 2023-03-07 삼성전자주식회사 반도체 모듈용 모듈 기판 및 반도체 메모리 모듈
CN115101497B (zh) * 2022-08-29 2022-12-02 成都登临科技有限公司 一种集成电路封装体、印制电路板、板卡和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121421A1 (en) * 2006-11-24 2008-05-29 Nec Corporation Printed circuit board
US20100214039A1 (en) * 2009-02-23 2010-08-26 Asustek Computer Inc. Filter

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127797A (ja) 1983-12-14 1985-07-08 日本電気株式会社 多層プリント配線基板
JP3199592B2 (ja) 1995-01-27 2001-08-20 株式会社日立製作所 多層印刷回路基板
US6534872B1 (en) * 1998-10-13 2003-03-18 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
US6150729A (en) * 1999-07-01 2000-11-21 Lsi Logic Corporation Routing density enhancement for semiconductor BGA packages and printed wiring boards
JP2001053437A (ja) * 1999-08-06 2001-02-23 Shinko Electric Ind Co Ltd 多層回路基板
JP3232562B2 (ja) 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
JP3658304B2 (ja) * 2000-09-26 2005-06-08 キヤノン株式会社 プリント配線板
US6577508B1 (en) * 2000-08-10 2003-06-10 Nortel Networks Limited Multilayer circuit board
JP4005451B2 (ja) 2002-08-29 2007-11-07 富士通株式会社 多層基板及び半導体装置
US7141742B2 (en) * 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
KR100615606B1 (ko) * 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
US7365435B2 (en) * 2005-08-10 2008-04-29 Alcatel Alternating micro-vias and throughboard vias to create PCB routing channels in BGA interconnect grid
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
JP4930590B2 (ja) 2006-10-13 2012-05-16 日本電気株式会社 多層基板
WO2009028108A1 (en) * 2007-08-31 2009-03-05 Nec Corporation Multi-layer substrate
WO2009144829A1 (en) * 2008-05-26 2009-12-03 Nec Corporation Multilayer substrate
JP2011018673A (ja) 2009-07-07 2011-01-27 Hitachi Ltd Ｌｓｉパッケージ、プリント基板および電子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121421A1 (en) * 2006-11-24 2008-05-29 Nec Corporation Printed circuit board
US20100214039A1 (en) * 2009-02-23 2010-08-26 Asustek Computer Inc. Filter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107852812A (zh) * 2015-07-08 2018-03-27 日本电气株式会社 印刷布线板
CN109246926A (zh) * 2017-07-10 2019-01-18 中兴通讯股份有限公司 一种pcb布设方法及装置

Also Published As

Publication number Publication date
JP5919872B2 (ja) 2016-05-18
EP2640169A3 (en) 2013-11-06
EP2640169A2 (en) 2013-09-18
US20130215588A1 (en) 2013-08-22
JP2013172017A (ja) 2013-09-02
KR20130096186A (ko) 2013-08-29

Similar Documents

Publication Publication Date Title
CN103260340A (zh) 多层布线基板和电子设备
US8885357B2 (en) Printed circuit board with reduced cross-talk
US7935896B2 (en) Matched-impedance connector footprints
CN103260338A (zh) 多层布线板和电子装置
CN103260339A (zh) 多层布线板和电子装置
US9040835B2 (en) Attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board
US9699887B2 (en) Circuit board and electronic device
US7329818B2 (en) Transmission circuit board
CN101557683B (zh) 用于集成电路晶片电性测试的探针卡
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
US7901248B2 (en) Plug connector and multilayer board
US20140375394A1 (en) Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board
KR102040790B1 (ko) 무선통신용 연성회로기판
US8841561B1 (en) High performance PCB
CN115101497B (zh) 一种集成电路封装体、印制电路板、板卡和电子设备
CN112770493B (zh) 柔性线路板及电子设备
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
CN211702518U (zh) 电路板结构
US10932359B2 (en) Circuit board and electrical connector with the same
CN117320268A (zh) 电路板、电路板组件
JP2008004369A (ja) コネクタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130821