KR20130096186A - 다층 배선 기판 및 전자 기기 - Google Patents

다층 배선 기판 및 전자 기기 Download PDF

Info

Publication number
KR20130096186A
KR20130096186A KR1020130016504A KR20130016504A KR20130096186A KR 20130096186 A KR20130096186 A KR 20130096186A KR 1020130016504 A KR1020130016504 A KR 1020130016504A KR 20130016504 A KR20130016504 A KR 20130016504A KR 20130096186 A KR20130096186 A KR 20130096186A
Authority
KR
South Korea
Prior art keywords
signal
signal via
pair
differential
port
Prior art date
Application number
KR1020130016504A
Other languages
English (en)
Inventor
겐이치 가와이
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20130096186A publication Critical patent/KR20130096186A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09245Crossing layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes

Abstract

본 발명은 차동 신호 비아와 차동 배선 사이의 크로스토크를 저감시킬 수 있는 다층 배선 기판을 제공하는 것을 목적으로 한다.
적어도 하나의 신호층(3)과 그라운드층(2)을 갖는 다층 배선 기판(1)이다. 다층 배선 기판(1)은, 다층 배선 기판(1)의 적층 방향으로 연장되고, 신호층(3) 위에 설치된 한 쌍의 차동 신호 배선(30A) 중 한쪽에 접속되며, 제1 격자점 위에 형성된 제1 차동 신호 비아(12A)를 갖는다. 또한 다층 배선 기판(1)은, 적층 방향으로 연장되고, 한 쌍의 차동 신호 배선(30A) 중 다른 쪽에 접속되며, 제1 차동 신호 비아(12A)에 대하여 대각 위치의 제2 격자점 위에 형성된 제2 차동 신호 비아(12B)를 갖는다.

Description

다층 배선 기판 및 전자 기기{MULTILAYERED WIRING SUBSTRATE AND ELECTRONIC APPARATUS}
본 발명은, 다층 배선 기판 및 전자 기기에 관한 것이다.
종래부터, 다층 배선 기판 내의 각 층을 비아로 접속하는 기술이 있다. 도 17은 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도, 도 18은 신호 비아쌍의 일례를 도시하는 설명도, 도 19는, 일부를 생략한 도 18의 선 D-D를 따라 취한 단면도이다.
도 19에 도시하는 다층 배선 기판(100)은, 절연재(101)를 이용하여 복수의 그라운드층(102) 및 신호층(103)이 순차 적층되어 형성되는 다층 구조의 배선 기판이다. 예컨대 다층 배선 기판(100)은, 제1 신호층(103A)에, 제2 그라운드층(102B), 제3 신호층(103C), 제4 그라운드층(102D), 제5 신호층(103E), 제6 그라운드층(102F), 제7 신호층(103G)의 순으로 각 층이 적층된다. 또한 다층 배선 기판(100)은, 제7 신호층(103G)에, 제8 그라운드층(102H), 제9 신호층(103I) 및 제10 그라운드층(102J) 등의 순으로 각 층이 적층된다.
비아(110)는, 다층 배선 기판(100)의 적층면에 격자형으로 정해진 피치로 형성되고, 적층면에 대하여 수직인 방향으로 연장되는 구멍 안에 구리 등의 도전 물질을 충전하여 형성된다. 그리고, 각 비아(110)는, 다층 배선 기판(100) 내의 각 층을 접속한다.
또한, 복수의 비아(110)는, 그라운드 비아(111)와, 차동 신호 비아(112)를 갖는다. 그라운드 비아(111)는, 그라운드층(102)과 접속된다. 또한, 차동 신호 비아(112)는, 신호 랜드(113)를 통해 신호층(103)과 접속된다. 또한 설명의 편의상, 도 17에서는 그라운드 비아(111)는 검은 원으로 도시하고, 차동 신호 비아(112)는 해칭된 원으로 도시하는 것으로 한다.
또한, 신호 비아쌍(120)은, 예컨대 N1 또는 N2 방향에 인접하는 한 쌍의 차동 신호 비아(112)와, 이들 한 쌍의 차동 신호 비아(112)를 사이에 두는 한 쌍의 그라운드 비아(111)를 갖는다. 또한 신호 비아쌍(120)은, 예컨대 BGA(Ball Grid Array) 또는 LGA(Land Grid Array)와 접속된다. 각 신호 비아쌍(120)은, 인접하는 신호 비아쌍(120)으로부터, 예컨대 1 비아분 또는 2 비아분을 오프셋하여 배치된다.
또한, 신호 비아쌍(120) 내의 차동 신호 비아(112)가 삽입 관통하는 그라운드층(102)에는, 차동 신호 비아(112) 사이의 단락을 방지하는, 차동 신호 비아(112)의 직경보다 큰 직경의 클리어런스(114)가 형성된다. 클리어런스(114)는, 차동 신호 비아(112)와 접촉하지 않는 위치에 형성된다.
또한, 다층 배선 기판(100)은, 신호 비아쌍(120)의 차동 신호 비아(112)로부터 배선을 인출하는 경우, 배선을 인출하는 방향으로 차동 배선(130)을 배치하고, 이 차동 배선(130)을 이용하여 차동 신호 비아(112)로부터 배선을 인출한다.
도 17에 도시하는 다층 배선 기판(100)은, 예컨대 제1 신호 비아쌍(120A)∼제3 신호 비아쌍(120C)을 갖는다. 다층 배선 기판(100)은, 제3 신호 비아쌍(120C)의 차동 신호 비아(112)로부터 배선을 인출하는 제1 차동 배선(130A)과, 제2 신호 비아쌍(120B)의 차동 신호 비아(112)로부터 배선을 인출하는 제2 차동 배선(130B)을 갖는다. 또한 제1 차동 배선(130A)은, 도 19에 도시하는 바와 같이, 제2 그라운드층(102B)과 제4 그라운드층(102D) 사이의 제3 신호층(103C)에 배치되고, 예컨대 제1 신호 비아쌍(120A) 내의 차동 신호 비아(112) 사이를 통과한다. 또한, 제2 차동 배선(130B)은 제4 그라운드층(102D)과 제6 그라운드층(102F) 사이의 제5 신호층(103E)에 배치되고, 예컨대 제1 신호 비아쌍(120A) 내의 차동 신호 비아(112) 사이를 통과한다.
특허문헌 1 : 일본 특허 공개 소화60-127797호 공보 특허문헌 2 : 일본 특허 공표 제2010-506380호 공보 특허문헌 3 : 일본 특허 공개 제2011-18673호 공보 특허문헌 4 : 일본 특허 공개 평성08-204338호 공보 특허문헌 5 : 일본 특허 공개 제2001-119154호 공보 특허문헌 6 : 일본 특허 공개 제2004-95614호 공보
그러나, 다층 배선 기판(100)은, 최근의 배선 고밀도화의 요구에 따라, 신호 비아쌍(120) 내의 한 쌍의 차동 신호 비아(112) 사이의 거리가 짧아지기 때문에, 차동 신호 비아(112) 사이에서 발생하는 전자파의 영향이 커진다. 또한 한 쌍의 차동 신호 비아(112) 사이에 차동 배선(130)을 통과시킨 경우, 차동 신호 비아(112)와 차동 배선(130) 사이의 전자파의 간섭으로 크로스토크가 커진다. 그 결과, 차동 신호 비아(112)의 신호는 차동 배선(130) 신호의 노이즈가 되고, 차동 배선(130)의 신호는 차동 신호 비아(112) 신호의 노이즈가 된다.
또한, 다층 배선 기판(100)은, 차동 신호 비아(112)의 스터브(140)로부터 누설되는 전자파가 인접하는 차동 배선(130)에 영향을 준다. 이와 같이, 차동 신호 비아(112)의 신호와, 차동 배선(130)의 신호가 서로 노이즈가 되거나, 차동 신호 비아(112)의 스터브(140)로부터 전자파가 누설됨으로써, 차동 신호 비아(112)와 차동 배선(130) 사이의 크로스토크가 커진다.
하나의 측면에서는, 차동 신호 비아(신호 비아)와 차동 배선(차동 신호 배선) 사이의 크로스토크를 저감시킬 수 있는 다층 배선 기판 및 전자 기기를 제공하는 것을 목적으로 한다.
하나의 양태에서는, 하나 이상의 신호층과 그라운드층을 갖는 다층 배선 기판이다. 이 양태에서는, 상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층 위에 설치된 한 쌍의 차동 신호 배선 중 한쪽에 접속되며, 제1 격자점 위에 형성된 제1 신호 비아를 갖는다. 또한 이 양태에서는, 상기 적층 방향으로 연장되고, 상기 한 쌍의 차동 신호 배선 중 다른 쪽에 접속되며, 상기 제1 신호 비아에 대하여 대각 위치의 제2 격자점 위에 형성된 제2 신호 비아를 갖는다.
하나의 양태에서는, 신호 비아와 차동 신호 배선 사이의 크로스토크를 저감시킬 수 있다.
도 1은, 실시예 1의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도.
도 2는 일부를 생략한 도 1의 선 A-A를 따라 취한 단면도.
도 3은 실시예 1과 비교예 1과의 크로스토크의 계산 결과를 비교한 설명도.
도 4는 실시예 1의 다층 배선 기판과 실장하는 반도체칩의 패드와의 위치 관계의 일례를 도시하는 설명도.
도 5는 실시예 2의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도.
도 6은 일부를 생략한 도 5의 선 B-B를 따라 취한 단면도.
도 7은 실시예 2와 비교예 2와의 크로스토크의 계산 결과를 비교한 설명도이다.
도 8은 비교예 2의 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도.
도 9는 실시예 3의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도.
도 10은 실시예 3과 비교예 2와의 크로스토크의 계산 결과를 비교한 설명도.
도 11은 실시예 4의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도.
도 12는 실시예 4의 신호 비아쌍의 일례를 도시하는 설명도.
도 13은 실시예 4와 비교예 3과의 크로스토크의 계산 결과를 비교한 설명도.
도 14는 실시예 5의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도.
도 15는 실시예 5의 신호 비아쌍의 일례를 도시하는 설명도.
도 16은 실시예 5와 비교예 4와의 크로스토크의 계산 결과를 비교한 설명도.
도 17은 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도.
도 18은 신호 비아쌍의 일례를 도시하는 설명도.
도 19는 일부를 생략한 도 18의 선 D-D를 따라 취한 단면도.
이하, 도면에 기초하여, 본원이 개시하는 다층 배선 기판 및 전자 기기의 실시예를 상세히 설명한다. 또한 본 실시예에 의해, 개시 기술은 한정되지 않는다. 이하의 실시예에서는, 다층 배선 기판 내에서의 각 요소, 예컨대 비아의 2차원의 상대 위치는, 예컨대 도 1에 도시하는 바와 같이, 도면을 향해 상하 방향을 N1 및 N2로 나타내고, 도면을 향해 좌우 방향을 M1 및 M2로 나타낸다. 또한 도면을 향해 좌측 하방향 및 우측 상방향을 X1 및 X2로 나타낸다. X1-X2의 축과, M1-M2의 축은 α의 각도로 교차한다. α는, 예컨대 0˚<α≤ 45˚이다.
또한, 도 1 등에서, X1-X2의 축에 한하지 않고, N1-N2의 축에 관해서 X1-X2의 축과 선대칭이 되는, 도면을 향하여 우측 상방향 및 좌측 하방향을 도시하는 축에 의해, 다층 배선 기판 내에서의 각 요소의 2차원의 상대 위치를 지정하여도 좋다. 이하의 실시예에서는, 다층 배선 기판 내에서의 각 요소가, 예컨대 신호 비아가 M1 및 M2 방향, 및 N1 및 N2 방향에 격자형으로 정해진 피치로 배치된다. 그리고, X1 및 X2 방향은, 정해진 피치에 대한 경사 방향이 된다. 또한, 이하의 실시예에서는, 차동 신호 비아의 직경은, 차동 신호 비아의 수평 단면의 최대 직경을 가리킨다. 또한 클리어런스의 직경은, 클리어런스의 수평 단면의 최대 직경을 가리키는 것으로 한다.
(실시예 1)
도 1은, 실시예 1의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도이다. 도 2는, 일부를 생략한 도 1의 선 A-A를 따라 취한 단면도이다.
도 2에 도시하는 다층 배선 기판(1)은, 절연재(91A)를 이용하여 복수의 그라운드층(2) 및 신호층(3)이 순차 적층되어 형성되는 다층 구조, 예컨대 18층 구조의 배선 기판이다. 예컨대 다층 배선 기판(1)은, 제1 신호층(3A)에, 제2 그라운드층(2B), 제3 신호층(3C), 제4 그라운드층(2D), 제5 신호층(3E), 제6 그라운드층(2F) 및 제7 신호층(3G)의 순으로 각 층이 적층된다. 또한 다층 배선 기판(1)은, 제7 신호층(3G)에, 제8 그라운드층(2H), 제9 신호층(3I) 및 제10 그라운드층(2J) 등의 순으로 각 층이 적층된다. 또한, 설명의 편의상, 제11층부터 제18층까지의 도시는 생략한다. 제14층, 제16층 및 제18층은, 예컨대 신호층(3)으로 한다.
비아(10)는, 그라운드층(2) 및 신호층(3)의 적층면에 대하여 수직인 방향으로 연장되는 구멍 안에 구리 등의 도전 물질을 충전하여 형성되지만, 완전히 충전할 필요는 없고, 접속되는 층과 도통이 취해져 있으면 된다. 또한, 복수의 비아(10)는, 도 1에 도시하는 바와 같이, 격자형으로 정해진 피치로 적층면 위에 형성되는 것이다. 그리고, 각 비아(10)에 의해, 다층 배선 기판(1) 내의 각 층이 접속된다.
또한, 복수의 비아(10)는, 그라운드 비아(11)와, 차동 신호 비아(12)를 갖는다. 또한 차동 신호 비아(12)는, 신호 비아의 일례이다. 그라운드 비아(11)는, 그라운드층(2)과 접속된다. 또한, 차동 신호 비아(12)는, 신호 랜드(13)를 통해 신호층(3)과 접속된다. 또한 설명의 편의상, 도 1에서는, 그라운드 비아(11)는 검은 원으로 도시하고, 차동 신호 비아(12)는 해칭된 원으로 도시하는 것으로 한다.
또한, 신호 비아쌍(20)은, 격자형으로 배치된 복수의 비아(10) 중, 도 1에 도시하는 X1 또는 X2 방향에 인접하는 한 쌍의 비아(10)로 이루는 한 쌍의 차동 신호 비아(12)와, 한 쌍의 차동 신호 비아(12)에 인접하는 한 쌍의 그라운드 비아(11)를 갖는다. 또한, 신호 비아쌍(20) 내의 한 쌍의 그라운드 비아(11)는, 신호 비아쌍(20) 내의 차동 신호 비아(12)와 인접하는 비아(10)로 형성하기 때문에, 적절하게 변경 가능하다. 또한 신호 비아쌍(20)은, 예컨대 BGA(Ball Grid Array) 또는 LGA(Land Grid Array)와 접속된다. 또한, 한 쌍의 차동 신호 비아(12)는, 예컨대 피치에 대하여 경사 방향, 즉 X1 또는 X2 방향에 인접하는 한 쌍의 비아(10)로 구성된다.
또한, 신호 비아쌍(20) 내의 차동 신호 비아(12)가 삽입 관통하는 그라운드층(2)에는, 차동 신호 비아(12) 사이의 단락을 방지하는, 차동 신호 비아(12)의 직경보다 큰 직경의 클리어런스(14)가 형성된다. 클리어런스(14)는, 차동 신호 비아(12)와 접촉하지 않는 위치에 형성된다.
또한, 신호 비아쌍(20)의 차동 신호 비아(12)로부터 배선을 인출하는 경우, 배선을 인출하는 방향으로 차동 배선(30)을 배치하고, 이 차동 배선(30)을 이용하여 차동 신호 비아(12)로부터 배선이 인출된다. 또한 차동 배선(30)은, 신호 배선의 일례이다.
도 2에 도시하는 다층 배선 기판(1)은, 신호 비아쌍(20)의 차동 신호 비아(12)로부터 배선을 인출하는 제1 차동 배선(30A)과, 도시하지 않는 신호 비아쌍(20)의 차동 신호 비아(12)로부터 배선을 인출하는 제2 차동 배선(30B)을 갖는다. 또한 제2 차동 배선(30B)은, 도 2에 도시하는 바와 같이, 제2 그라운드층(2B)과 제4 그라운드층(2D) 사이의 제3 신호층(3C)에 배치되고, 신호 비아쌍(20) 내의 차동 신호 비아(12) 사이를 통과한다. 또한 제1 차동 배선(30A)은, 제4 그라운드층(2D)과 제6 그라운드층(2F) 사이의 제5 신호층(3E)에 배치되고, 신호 비아쌍(20) 내의 차동 신호 비아(12)로부터 인출된다.
신호 비아쌍(20) 내의 차동 신호 비아(12)는, 제1 차동 신호 비아(12A)와, 제2 차동 신호 비아(12B)를 갖는다. 제1 차동 신호 비아(12A)는, 신호층(3)에 배치된 제1 차동 배선(30A) 중 한쪽에 접속되고, 격자형의 제1 격자점 위에 형성된다. 또한 제2 차동 신호 비아(12B)는, 신호층(3)에 배치된 제1 차동 배선(30A) 중 다른 쪽에 접속되고, 제1 차동 신호 비아(12A)에 대하여 대각 위치의 제2 격자점 위에 형성된다. 그리고, 제1 차동 신호 비아(12A) 및 제2 차동 신호 비아(12B) 각각의 중심점 사이의 거리 Y2는, 제1 차동 배선(30A)에 접속된 신호 비아(10)의 중심점 사이의 최단 거리 Y1보다 긴 거리이다. 제1 차동 신호 비아(12A) 및 제2 차동 신호 비아(12B)는, 각각의 중심점으로부터 거리 Y2분, 이격되어 배치된다. 또한 제1 차동 신호 비아(12A) 및 제2 차동 신호 비아(12B) 각각의 중심점 사이의 거리 Y2는, 최단 거리 Y1의 2배보다 짧은 거리의 범위 내이다.
도 3은, 실시예 1과 비교예 1과의 크로스토크의 계산 결과를 비교한 설명도이다. 또한 비아(10)의 직경은 약 0.25 ㎜, 차동 신호 비아(12)의 직경은 약 0.2 ㎜, 격자형으로 배치된 비아(10) 사이의 피치는 약 1 ㎜로 하였다. 또한 클리어런스(14)의 직경은 약 0.8 ㎜, 신호층(3)의 구리 두께는 30 ㎛, 그라운드층(2)은 두께 0의 이상 그라운드(ideal ground)로서 계산을 행하였다. 또한, 비아(10) 사이의 피치는, 비아(10)의 중심으로부터 인접하는 비아(10)의 중심까지의 거리이다.
도 3은, 4구간의 크로스토크의 계산 결과를 도시하는 것이다. 또한, 구간을 정의하는 각 포트는 이하와 같다. 제1 포트(P1)는, 신호 비아쌍(20) 내의 차동 신호 비아(12)의 표층(제18 신호층)이다. 제2 포트(P2)는, 도 1에 도시하는 바와 같이, 제1 차동 배선(30A)의 M1측의 선로단(線路端)이다. 제3 포트(P3)는, 도 1에 도시하는 바와 같이, 제2 차동 배선(30B)의 M2측의 선로단이다. 제4 포트(P4)는, 도 1에 도시하는 바와 같이, 제2 차동 배선(30B)의 M1측의 선로단이다.
또한, 크로스토크의 S 파라미터는, 차동 모드(Differential Mode) 및 동상 모드(Common Mode)를 혼합한 혼합 모드(Mixed-Mode)의 S 파라미터로 표기한다. 또한 비교예 1은 도 17 및 도 18에 도시하는 바와 같이, 격자형으로 정해진 피치에 배치된 복수의 비아(110) 중, N1 또는 N2 방향에 인접하는 한 쌍의 차동 신호 비아(112) 사이에 차동 배선(130)을 통과시킨 기판을 사용하는 것으로 한다.
도 3의 (A)에 도시하는 Xtalk Sdd(3, 1)는, 제1 포트(P1)를 입력 포트, 제3 포트(P3)를 출력 포트로 하는 제1 구간에서의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크의 계산 결과를 나타낸다. 실시예 1의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S1)는, 비교예 1의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S100)와 비교하여, 대략 전체 주파수대에서 약 10 dB 저하되어 있다.
또한, 도 3의 (B)에 도시하는 Xtalk Sdd(3,2)는, 제2 포트(P2)를 입력 포트, 제3 포트(P3)를 출력 포트로 하는 제2 구간에서의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크의 계산 결과를 도시한다. 실시예 1의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S1)는, 비교예 1의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S100)와 비교하여, 대략 전체 주파수대에서 약 10 dB 저하되어 있다.
또한, 도 3의 (C)에 도시하는 Xtalk Sdd(4, 1)는, 제1 포트(P1)를 입력 포트, 제4 포트(P4)를 출력 포트로 하는 제3 구간에서의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크의 계산 결과를 도시한다. 실시예 1의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S1)는, 비교예 1의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S100)와 비교하여, 대략 전체 주파수대에서 약 10 dB 저하되어 있다.
또한, 도 3의 (D)에 도시하는 Xtalk Sdd(4, 2)는, 제2 포트(P2)를 입력 포트, 제4 포트(P4)를 출력 포트로 하는 제4 구간에서의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크의 계산 결과를 도시한다. 실시예 1의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S1)는, 비교예 1의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S100)와 비교하여, 대략 전체 주파수대에서 약 10 dB 저하되어 있다.
실시예 1에서는, 격자형으로 정해진 피치로 배치된 복수의 비아(10) 중, X1 또는 X2 방향에 인접하는 한 쌍의 비아(10)로 신호 비아쌍(20)의 한 쌍의 차동 신호 비아(12)가 형성된다. 또한, 격자 내의 제1 격자점 위에 형성된 제1 차동 신호 비아(12A)와, 제1 차동 신호 비아(12A)에 대하여 대각 위치의 제2 격자점 위에 형성된 제2 차동 신호 비아(12B)가 형성된다. 즉, 신호 비아쌍(20)의 한 쌍의 차동 신호 비아(12) 사이의 거리 Y2가 N1 또는 N2 방향 또는 M1 또는 M2 방향에 인접하는 한 쌍의 차동 신호 비아(12) 사이의 거리 Y1에 비교하여 길어진다. 그 결과, 신호 비아쌍(20)의 한 쌍의 차동 신호 비아(12) 사이의 크로스토크를 저감시킬 수 있고, 한 쌍의 차동 신호 비아(12) 사이에 차동 배선(30)을 통과시킨 경우라도, 비교예 1에 비교하여 크로스토크를 저감시킬 수 있다.
또한, 도 4는, 실시예 1의 다층 배선 기판(1)과 실장하는 반도체칩의 패드와의 위치 관계의 일례를 도시하는 설명도이다. 다층 배선 기판(1)에 실장하는 반도체칩의 패드(60)는, 도 4의 (A)에 도시하는 바와 같다. 그리고, 반도체칩의 2열째의 패드(60)는, 제1 그라운드 패드(61A), 제1 신호 패드(62A), 제2 신호 패드(62B) 및 제2 그라운드 패드(61B)를 갖는다.
또한, 비교예인 다층 배선 기판(100)의 신호 비아쌍(120)은, 도 4의 (B)에 도시하는 바와 같이, 복수의 비아(110) 중, N1 또는 N2 방향에 인접하는 한 쌍의 차동 신호 비아(112) 및 한 쌍의 그라운드 비아(111)를 갖는다. 신호 비아쌍(120)은, 제1 그라운드 비아(111A), 제1 차동 신호 비아(112A), 제2 차동 신호 비아(112B) 및 제2 그라운드 비아(111B)를 갖는다. 그리고, 다층 배선 기판(100) 위에 반도체칩을 실장하는 경우, 도 4의 (B)에 도시하는 바와 같다. 즉, 제1 그라운드 비아(111A)에 제1 그라운드 패드(61A)를, 제1 차동 신호 비아(112A)에 제1 신호 패드(62A)를 땜납볼 등으로 접속한다. 또한 제2 차동 신호 비아(112B)에 제2 신호패드(62B)를, 제2 그라운드 비아(111B)에 제2 그라운드 패드(61B)를 땜납볼 등으로 접속한다. 그리고 다층 배선 기판(100) 위에 반도체칩을 실장할 수 있다.
이것에 대하여, 실시예 1의 다층 배선 기판(1)의 신호 비아쌍(20)은, 도 4의 (C)에 도시하는 바와 같이, 복수의 비아(10) 중, X1 또는 X2 방향에 인접하는 한 쌍의 차동 신호 비아(12) 및 한 쌍의 그라운드 비아(11)를 갖는다. 그리고, 신호 비아쌍(20)은, 제1 그라운드 비아(11A), 제1 차동 신호 비아(12A), 제2 차동 신호 비아(12B) 및 제2 그라운드 비아(11B)를 갖는다. 그리고, 다층 배선 기판(1) 위에 반도체칩을 실장하는 경우, 도 4의 (C)에 도시하는 바와 같다. 즉, 제1 그라운드 비아(11A)에 제1 그라운드 패드(61A)를, 제1 차동 신호 비아(12A)에 제1 신호 패드(62A)를 땜납볼 등으로 접속한다. 또한 제2 차동 신호 비아(12B)에 제2 신호 패드(62B)를, 제2 그라운드 비아(11B)에 제2 그라운드 패드(61B)를 땜납볼 등으로 접속한다. 그리고, 다층 배선 기판(1) 위에 반도체칩을 실장할 수 있다.
실시예 1에서는, X1 또는 X2 방향에 인접한 한 쌍의 차동 신호 비아(12A, 12B)를 포함하는 신호 비아쌍(20)을 구비한 다층 배선 기판(1)이지만, 이러한 다층 배선 기판(1)이어도, 종래의 반도체칩의 패드 위치에 설계 변경을 가하지 않고, 반도체칩을 실장할 수 있다. 그 결과, 반도체칩을 다층 배선 기판(1)에 실장한 전자 기기를 제공할 수 있다.
다음에, X1 또는 X2 방향에 인접한 제1 차동 신호 비아(12A) 및 제2 차동 신호 비아(12B)를 포함하는 신호 비아쌍(20)을 병렬로 배치한 다층 배선 기판(1)의 실시형태에 대해, 실시예 2로서 이하에 설명한다.
(실시예 2)
도 5는, 실시예 2의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도이다. 도 6은, 일부를 생략한 도 5의 선 B-B를 따라 취한 단면도이다.
도 6에 도시하는 다층 배선 기판(1A)은, 제1 신호층(3A)에, 제2 그라운드층(2B), 제3 신호층(3C), 제4 그라운드층(2D), 제5 신호층(3E), 제6 그라운드층(2F) 및 제7 신호층(3G)의 순으로 각 층이 적층된다. 또한 다층 배선 기판(1A)은 제7 신호층(3G)에, 제8 그라운드층(2H), 제9 신호층(3I) 및 제10 그라운드층(2J) 등의 순으로 각 층이 적층된다. 또한 설명의 편의상, 제11층부터 제18층까지의 도시는 생략한다. 제14층, 제16층 및 제18층은, 예컨대 신호층(3)으로 한다.
또한, 도 5에 도시하는 다층 배선 기판(1A)은, 제1 신호 비아쌍(20A), 제2 신호 비아쌍(20B) 및 제3 신호 비아쌍(20C)을 갖는다. 제1 신호 비아쌍(20A), 제2 신호 비아쌍(20B) 및 제3 신호 비아쌍(20C)은, 평행하게 인접하여 배치된다. 또한 신호 비아쌍(20) 내의 차동 신호 비아(12)가 삽입 관통하는 그라운드층(2)에는, 차동 신호 비아(12) 사이의 단락을 방지한다, 차동 신호 비아(12)의 직경보다 큰 직경의 클리어런스(14)가 형성된다. 클리어런스(14)는, 차동 신호 비아(12)와 접촉하지 않는 위치에 형성된다.
또한, 신호 비아쌍(20)의 차동 신호 비아(12)로부터 배선을 인출하는 경우, 배선을 인출하는 방향으로 차동 배선(30)을 배치하고, 이 차동 배선(30)을 이용하여 차동 신호 비아(12)로부터 배선이 인출된다.
도 5에 도시하는 다층 배선 기판(1A)은, 제1 신호 비아쌍(20A)의 차동 신호 비아(12)로부터 배선을 인출하는 제1 차동 배선(30A)과, 제2 신호 비아쌍(20B)의 차동 신호 비아(12)로부터 배선을 인출하는 제2 차동 배선(30B)을 갖는다. 또한 제1 차동 배선(30A)은, 예컨대 제2 그라운드층(2B)과 제4 그라운드층(2D) 사이의 제3 신호층(3C)에 배치된다. 또한 제2 차동 배선(30B)은, 예컨대 제4 그라운드층(2D)과 제6 그라운드층(2F) 사이의 제5 신호층(3E)에 배치된다.
도 7은, 실시예 2와 비교예 2와의 크로스토크의 계산 결과를 비교한 설명도이다. 또한, 비아(10)의 직경은 약 0.25 ㎜, 차동 신호 비아(12)의 직경은 약 0.2 ㎜, 격자형으로 배치된 비아(10) 사이의 피치는 약 1 ㎜로 하였다. 또한 클리어런스(14)의 직경은 약 0.8 ㎜, 신호층(3)의 구리 두께는 30 ㎛, 그라운드층(2)은 두께 0의 이상 그라운드로서 계산하였다. 또한, 비아(10) 사이의 피치는, 비아(10)의 중심으로부터 인접하는 비아(10)의 중심까지의 거리이다. 도 8은 비교예 2의 다층 배선 기판(100)의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도이다. 또한, 도 17의 다층 배선 기판(100)과 동일한 구성에는 동일 부호를 붙임으로써, 그 중복되는 구성 및 동작의 설명에 대해서는 생략한다. 도 8에 도시하는 다층 배선 기판(100)은, 제1 신호 비아쌍(120A)의 차동 신호 비아(112)로부터 배선을 인출하는 제1 차동 배선(130C)과, 제2 신호 비아쌍(120B)의 차동 신호 비아(112)로부터 배선을 인출하는 제2 차동 배선(130D)을 갖는다.
실시예 2는, 다층 배선 기판(1A)의 X1 또는 X2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 제1 신호 비아쌍(20A) 및 제2 신호 비아쌍(20B)을 대상으로 하였다. 이것에 대하여, 비교예 2는, 도 8에 도시하는 다층 배선 기판(100)의 N1 또는 N2 방향에 인접하는 한 쌍의 차동 신호 비아(112)를 포함하는 제1 신호 비아쌍(120A) 및 제2 신호 비아쌍(120B)을 대상으로 하였다.
도 7은, 4구간의 크로스토크의 계산 결과를 도시하는 것이다. 또한, 구간을 정의하는 각 포트는 이하와 같다. 제1 포트(P1)는, 제1 신호 비아쌍(20A) 내의 차동 신호 비아(12)의 표층(제18 신호층)이다. 제2 포트(P2)는, 도 5에 도시하는 바와 같이, 제1 차동 배선(30A)의 M1측의 선로단이다. 제3 포트(P3)는, 제2 신호 비아쌍(20B) 내의 차동 신호 비아(12)의 표층(제18 신호층)이다. 제4 포트(P4)는, 도 5에 도시하는 바와 같이, 제2 차동 배선(30B)의 M1측의 선로단이다. 또한, 크로스토크의 S 파라미터는, 차동 모드(Differential Mode) 및 동상 모드(Common Mode)를 혼합한 혼합 모드(Mixed-Mode)의 S 파라미터로 표기한다.
도 7의 (A)에 도시하는 Xtalk Sdd(3, 1)는, 제1 포트(P1)를 입력 포트, 제3 포트(P3)를 출력 포트로 하는 제1 구간에서의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크의 계산 결과를 도시한다. 실시예 2의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S2)는, 비교예 2의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S101)와 비교하여, 대략 전체 주파수대에서 수 dB 저하되어 있다.
도 7의 (B)에 도시하는 Xtalk Sdd(3,2)는, 제2 포트(P2)를 입력 포트, 제3 포트(P3)를 출력 포트로 하는 제2 구간에서의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크의 계산 결과를 도시한다. 실시예 2의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S2)는, 비교예 2의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S101)와 비교하여, 약 12 GHz 이상의 주파수대에서 약 20 dB 저하되어 있다.
도 7의 (C)에 도시하는 Xtalk Sdd(4, 1)는, 제1 포트(P1)를 입력 포트, 제4 포트(P4)를 출력 포트로 하는 제3 구간에서의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크의 계산 결과를 도시한다. 실시예 2의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S2)는, 비교예 2의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S101)와 비교하여, 대략 전체 주파수대에서 약 15 dB 저하되어 있다.
도 7의 (D)에 도시하는 Xtalk Sdd(4, 2)는, 제2 포트(P2)를 입력 포트, 제4 포트(P4)를 출력 포트로 하는 제4 구간에서의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크의 계산 결과를 도시한다. 실시예 2의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S2)는, 비교예 2의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S101)와 비교하여, 대략 전체 주파수대에서 약 10 dB 저하되어 있다.
실시예 2에서는, 격자형으로 정해진 피치로 배치된 복수의 비아(10) 중, X1 또는 X2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 제1 신호 비아쌍(20A) 및 제2 신호 비아쌍(20B)을 평행하게 인접 배치한다. N1 또는 N2 방향 또는 M1 또는 M2 방향에 인접하는 한 쌍의 차동 신호 비아를 포함하는 신호 비아쌍을 인접 배치하는 경우에 비교하여, 신호 비아쌍 사이의 거리가 길어진다. 그 결과, X1 또는 X2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 신호 비아쌍(20)을 평행하게 인접 배치하는 경우, N1 또는 N2 방향 또는 M1 또는 M2 방향에 인접하는 한 쌍의 차동 신호 비아를 포함하는 신호 비아쌍(비교예 2)에 비교하여, 크로스토크를 저감시킬 수 있다.
(실시예 3)
다음에 실시예 3의 다층 배선 기판에 대해서 설명한다. 도 9는, 실시예 3의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도이다. 또한, 실시예 1의 다층 배선 기판(1)과 동일한 구성에는 동일 부호를 붙임으로써, 그 중복되는 구성 및 동작의 설명에 대해서는 생략한다.
도 9에 도시하는 다층 배선 기판(1B)은, 제1 신호 비아쌍(20A)과, 제2 신호 비아쌍(20B)과, 제4 신호 비아쌍(21)을 갖는다. 제4 신호 비아쌍(21)은, 격자형으로 정해진 피치로 배치된 복수의 비아(10) 중, M1 또는 M2 방향에 인접하는 한 쌍의 비아(10)로 이루는 한 쌍의 차동 신호 비아(12)와, 한 쌍의 차동 신호 비아(12)의 양측을 사이에 두는 한 쌍의 그라운드 비아(11)를 갖는다. 또한, 신호 비아쌍(21) 내의 한 쌍의 그라운드 비아(11)는, 신호 비아쌍(21) 내의 한 쌍의 차동 신호 비아(12)와 인접하는 비아(10)로 형성하기 때문에, 적절하게 변경 가능하다. 제1 신호 비아쌍(20A) 및 제2 신호 비아쌍(20B)은, 평행하게 인접하여 배치된다. 또한 제2 신호 비아쌍(20B) 및 제4 신호 비아쌍(21)도, 평행하게 인접하여 배치된다.
도 9에 도시하는 다층 배선 기판(1B)은 제2 신호 비아쌍(20B)의 차동 신호 비아(12)로부터 인출하는 제3 차동 배선(30C)과, 제4 신호 비아쌍(21)의 차동 신호 비아(12)로부터 인출하는 제4 차동 배선(30D)을 갖는다. 또한 제3 차동 배선(30C)은, 예컨대 제2 그라운드층(2B)과 제4 그라운드층(2D) 사이의 제3 신호층(3C)에 배치된다. 또한, 제4 차동 배선(30D)은, 예컨대 제4 그라운드층(2D)과 제6 그라운드층(2F) 사이의 제5 신호층(3E)에 배치된다.
도 10은, 실시예 3과 비교예 2와의 크로스토크의 계산 결과를 비교한 설명도이다. 실시예 3은, 다층 배선 기판(1B)의 X1 또는 X2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 제2 신호 비아쌍(20B) 및, M1 또는 M2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 제4 신호 비아쌍(21)을 대상으로 하였다. 또한 도 10에 도시하는 Xtalk Sdd(3, 1), Xtalk Sdd(4, 1), Xtalk Sdd(3, 2), Xtalk Sdd(4, 2)는 도 7과 마찬가지이다.
제1 포트(P1)는, 제2 신호 비아쌍(20B) 내의 차동 신호 비아(12)의 표층(제18 신호층)이다. 제2 포트(P2)는, 도 9에 도시하는 바와 같이, 제3 차동 배선(30C)의 M1측의 선로단이다. 제3 포트(P3)는, 제4 신호 비아쌍(21) 내의 차동 신호 비아(12)의 표층(제18 신호층)이다. 제4 포트(P4)는, 도 9에 도시하는 바와 같이, 제4 차동 배선(30D)의 M2측의 선로단이다.
도 10의 (A)를 참조하면, 실시예 3의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S3)는, 비교예 2의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S101)와 비교하여, 대략 전체 주파수대에서 약 10 dB 저하되어 있다.
도 10의 (B)를 참조하면, 실시예 3의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S3)는, 비교예 2의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S101)와 비교하여, 대략 전체 주파수대에서 약 10 dB 저하되어 있다.
도 10의 (C)를 참조하면, 실시예 3의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S3)는, 비교예 2의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S101)와 비교하여, 대략 전체 주파수대에서 약 5 dB 저하되어 있다.
도 10의 (D)를 참조하면, 실시예 3의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S3)는, 비교예 2의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S101)와 비교하여, 대략 전체 주파수대에서 약 5 dB 저하되어 있다.
실시예 3에서는, 격자형으로 정해진 피치의 복수의 비아(10) 중, X1 또는 X2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 제1 신호 비아쌍(20A)과, M1 또는 M2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 제4 신호 비아쌍(21)을 평행하게 인접 배치한다. N1 또는 N2 방향 또는 M1 또는 M2 방향에 인접하는 한 쌍의 차동 신호 비아를 포함하는 신호 비아쌍을 인접 배치하는 경우에 비교하여, 신호 비아쌍 사이의 거리가 길어진다. 그 결과, X1 또는 X2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 신호 비아쌍(20) 및, M1 또는 M2 방향에 인접하는 한 쌍의 차동 신호 비아를 포함하는 신호 비아쌍(21)을 평행하게 인접 배치하는 경우, 비교예 2에 비교하여, 크로스토크를 저감시킬 수 있다.
또한, 상기 실시예 3에서는, 제2 신호 비아쌍(20B) 및 제4 신호 비아쌍(21)을 평행하게 인접 배치하는 경우에 대해서 설명하였다. 그러나, 제4 신호 비아쌍(21)을, N1 또는 N2 방향에 인접하는 한 쌍의 차동 신호 비아(12)를 포함하는 신호 비아쌍으로 변경하여도 동일한 효과가 얻어진다.
(실시예 4)
다음에 실시예 4의 다층 배선 기판에 대해서 설명한다. 도 11은, 실시예 4의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도이다. 도 12는, 실시예 4의 신호 비아쌍의 일례를 도시하는 설명도이다. 또한, 실시예 1의 다층 배선 기판(1)과 동일한 것에는 동일 부호를 붙임으로써, 그 중복되는 구성 및 동작의 설명에 대해서는 생략한다.
도 11에 도시하는 다층 배선 기판(1C)의 신호 비아쌍(23)은, 격자형으로 정해진 피치로 배치된 복수의 비아(10) 중, N1 또는 N2 방향에 인접하는 한 쌍의 비아(10)로 이루는 한 쌍의 차동 신호 비아(12)와, 한 쌍의 차동 신호 비아(12)의 양측을 사이에 두는 한 쌍의 그라운드 비아(11)를 갖는다. 또한 그라운드 비아(11)는, 신호 비아쌍(23) 내의 차동 신호 비아(12)에 인접하는 비아(10)로 적절하게 변경 가능하다.
한 쌍의 차동 신호 비아(12)는, 제1 차동 신호 비아(12C)와, 제2 차동 신호 비아(12D)를 갖는다. 한 쌍의 그라운드 비아(11)는, 제1 차동 신호 비아(12C)에 인접한 위치에 형성된 제1 그라운드 비아(11C)와, 제2 차동 신호 비아(12D)에 인접한 위치에 형성된 제2 그라운드 비아(11D)를 갖는다.
또한, 다층 배선 기판(1C)은, 제1 신호 비아쌍(23A)과, 제2 신호 비아쌍(23B)과, 제3 신호 비아쌍(23C)과, 제4 신호 비아쌍(23D)을 갖는다. 또한 상이한 신호층(3)에 배치된 제7 차동 배선(30G)은, 제2 신호 비아쌍(23B) 내의 그라운드 비아(11)와 차동 신호 비아(12) 사이를 통과한다. 또한 제7 차동 배선(30G)은, 제4 신호 비아쌍(23D) 내의 그라운드 비아(11)와 차동 신호 비아(12) 사이를 통과한다. 또한 제7 차동 배선(30G)은, 제3 신호 비아쌍(23C) 내의 그라운드 비아(11)와 차동 신호 비아(12) 사이를 통과한다. 또한 제7 차동 배선(30G)은, 제1 신호 비아쌍(23A) 내의 그라운드 비아(11)와 차동 신호 비아(12) 사이를 통과한다. 또한 제1 신호 비아쌍(23A) 내의 차동 신호 비아(12)는, 상이한 신호층(3)에 배치된 제8 차동 배선(30H)과 접속된다.
도 13은, 실시예 4와 비교예 3과의 크로스토크의 계산 결과를 비교한 설명도이다. 제1 포트(P1)는, 제1 신호 비아쌍(23A)의 차동 신호 비아(12)의 표층(제18 신호층)이다. 제2 포트(P2)는, 도 11에 도시하는 바와 같이, 제8 차동 배선(30H)의 M1측의 종단로이다. 또한 제3 포트(P3)는, 도 11에 도시하는 바와 같이, 제7 차동 배선(30G)의 M2측의 선로단이다. 제4 포트(P4)는, 도 11에 도시하는 바와 같이, 제7 차동 배선(30G)의 M1측의 선로단이다. 또한 비교예 3에서는, 차동 배선(30)을 신호 비아쌍(23) 내의 차동 신호 비아(12) 사이에 통과시킨 기판을 사용하는 것으로 한다. 또한 도 13에 도시하는 Xtalk Sdd(3, 1), Xtalk Sdd(4, 1), Xtalk Sdd(3, 2), Xtalk Sdd(4, 2)는, 도 7과 마찬가지이다.
도 13의 (A)를 참조하면, 실시예 4의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S4)는, 비교예 3의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S102)와 비교하여, 10 GHz 이상의 주파수대에서 약 5 dB∼10 dB 저하되어 있다.
도 13의 (B)를 참조하면, 실시예 4의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S4)는, 비교예 3의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S102)와 비교하여, 2 GHz 이상의 주파수대에서 약 5 dB∼10 dB 저하되어 있다.
도 13의 (C)를 참조하면, 실시예 4의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S4)는, 비교예 3의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S102)와 비교하여, 2 GH 이상의 주파수대에서 약 5 dB∼10 dB 저하되어 있다.
도 13의 (D)를 참조하면, 실시예 4의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S4)는, 비교예 3의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S102)와 비교하여, 2 GHz 이상의 주파수대에서 약 5 dB∼10 dB 저하되어 있다.
실시예 4에서는, 신호 비아쌍(23) 내에 차동 배선(30)을 통과시키는 경우, 신호 비아쌍(23) 내의 차동 신호 비아(12)와 그라운드 비아(11) 사이에 차동 배선(30)을 통과시킨다. 예컨대 제1 차동 신호 비아(12C)와 제1 그라운드 비아(11C) 사이, 또는 제2 차동 신호 비아(12D)와 제2 그라운드 비아(12D) 사이에 차동 배선(30)을 통과시킨다. 그 결과, 신호 비아쌍(23) 내의 차동 배선(30)을 통과하는 한쪽이 그라운드 비아(11)가 되기 때문에, 차동 신호 비아(12) 사이에 차동 배선30)을 통과시키는 경우에 비교하여 크로스토크를 저감시킬 수 있다.
또한, 실시예 4에서는, 신호 비아쌍(23) 내의 한 쌍의 차동 신호 비아(12)를, 격자형으로 정해진 피치로 배치된 복수의 비아(10) 중, N1 또는 N2 방향에 인접하는 한 쌍의 비아(10)로 형성하였다. 그러나, 한 쌍의 차동 신호 비아(12)를, M1 또는 M2 방향 또는 X1 또는 X2 방향에 인접하는 한 쌍의 비아(10)로 형성하여도 좋다.
(실시예 5)
다음에 실시예 5의 다층 배선 기판에 대해서 설명한다. 도 14는, 실시예 5의 일부를 생략한 다층 배선 기판의 신호 비아쌍의 배치 관계의 일례를 도시하는 설명도이다. 도 15는, 실시예 5의 신호 비아쌍의 일례를 도시하는 설명도이다. 또한, 실시예 1의 다층 배선 기판(1)과 동일한 것에는 동일 부호를 붙임으로써, 그 중복되는 구성 및 동작의 설명에 대해서는 생략한다.
도 14에 도시하는 다층 배선 기판(1D)의 신호 비아쌍(23)은, 격자형으로 정해진 피치로 배치된 복수의 비아(10) 중, N1 또는 N2 방향에 인접하는 한 쌍의 비아(10)로 이루는 한 쌍의 차동 신호 비아(12)와, 한 쌍의 차동 신호 비아(12)의 양측을 사이에 두는 한 쌍의 그라운드 비아(11)를 갖는다. 또한, 그라운드 비아(11)는, 신호 비아쌍(23) 내의 차동 신호 비아(12)에 인접하는 비아(10)로 적절하게 변경 가능하다.
또한, 다층 배선 기판(1D)은, 제1 신호 비아쌍(23A)과, 제2 신호 비아쌍(23B)과, 제3 신호 비아쌍(23C)과, 제4 신호 비아쌍(23D)을 갖는다. 또한 상이한 신호층(3)에 배치된 제9 차동 배선(30I)은, 제2 신호 비아쌍(23B) 내의 그라운드 비아(11)와 차동 신호 비아(12) 사이를 통과한다. 또한 제9 차동 배선(30I)은 제2 신호 비아쌍(23B) 내의 인접하는 한 쌍의 차동 신호 비아(12)와 병렬로 통과한다. 또한 제9 차동 배선(30I)은 제4 신호 비아쌍(23D) 내의 그라운드 비아(11)와 차동 신호 비아(12) 사이를 통과한다. 또한 제9 차동 배선(30I)은, 제3 신호 비아쌍(23C) 내의 그라운드 비아(11)와 차동 신호 비아(12) 사이를 통과한다. 또한 제9 차동 배선(30I)은 제1 신호 비아쌍(23A) 내의 그라운드 비아(11)와 차동 신호 비아(12) 사이를 통과한다. 또한, 제1 신호 비아쌍(23A) 내의 차동 신호 비아(12)는, 상이한 신호층(3)에 배치된 제10 차동 배선(30J)과 접속된다.
도 16은, 실시예 5와 비교예 4와의 크로스토크의 계산 결과를 비교한 설명도이다. 제1 포트(P1)는, 제1 신호 비아쌍(23A)의 차동 신호 비아(12)의 표층(제18 신호층)이다. 제2 포트(P2)는, 도 14에 도시하는 바와 같이, 제10 차동 배선(30J)의 M1측의 종단로이다. 또한 제3 포트(P3)는, 도 14에 도시하는 바와 같이, 제9 차동 배선(30I)의 M2측의 선로단이다. 제4 포트(P4)는, 도 14에 도시하는 바와 같이, 제9 차동 배선(30I)의 M1측의 선로단이다. 또한, 비교예 4에서는, 차동 배선(30)을 신호 비아쌍(23) 내의 차동 신호 비아(12) 사이에 통과시킨 기판을 사용하는 것으로 한다. 또한 도 16에 도시하는 Xtalk Sdd(3, 1), Xtalk Sdd(4, 1), Xtalk Sdd(3, 2), Xtalk Sdd(4,2)는, 도 7과 마찬가지이다.
도 16의 (A)를 참조하면, 실시예 5의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S5)는, 비교예 4의 제1 포트(P1)와 제3 포트(P3) 사이의 크로스토크(S103)와 비교하여, 전체 주파수대에서 약 10 dB∼15 dB 저하되어 있다.
도 16의 (B)를 참조하면, 실시예 5의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S5)는, 비교예4의 제2 포트(P2)와 제3 포트(P3) 사이의 크로스토크(S103)와 비교하여, 전체 주파수대에서 약 10 dB∼15 dB 저하되어 있다.
도 16의 (C)를 참조하면, 실시예 5의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S5)는, 비교예 4의 제1 포트(P1)와 제4 포트(P4) 사이의 크로스토크(S103)와 비교하여, 전체 주파수대에서 약 10 dB∼15 dB 저하되어 있다.
도 16의 (D)를 참조하면, 실시예 5의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S5)는, 비교예 4의 제2 포트(P2)와 제4 포트(P4) 사이의 크로스토크(S103)와 비교하여, 전체 주파수대에서 약 10 dB∼15 dB 저하되어 있다.
실시예 5에서는, 신호 비아쌍(23) 내에 차동 배선(30)을 통과시키는 경우, 신호 비아쌍(23) 내의 차동 신호 비아(12)와 그라운드 비아(11) 사이에 차동 배선(30)을 통과시키고, 신호 비아쌍(23) 내의 한 쌍의 차동 신호 비아(12)와 병렬로 차동 배선(30)을 통과시킨다. 그 결과, 차동 배선(30)을 차동 신호 비아(12) 사이에 통과시키는 경우에 비교하여 크로스토크를 저감시킬 수 있다.
실시예 5에서는, 신호 비아쌍(23) 내의 한 쌍의 차동 신호 비아(12) 사이에서 전자계가 결합되기 때문에, 한 쌍의 차동 신호 비아(12) 사이에서 차동 배선(30)을 통과시킨 경우, 크로스토크가 커진다. 이것에 대하여, 한 쌍의 차동 신호 비아(12)를 병렬로 차동 배선(30)을 통과시키는 경우, 차동 신호 비아(12) 사이에서 전자계가 결합되어 있기 때문에, 병렬로 통과하는 차동 배선(30)에의 크로스토크가 작아진다.
또한, 실시예 5에서는, 신호 비아쌍(23) 내의 한 쌍의 차동 신호 비아(12)를, 격자형으로 정해진 피치로 배치된 복수의 비아(10) 중, N1 또는 N2 방향에 인접하는 한 쌍의 비아(10)로 형성하였다. 그러나, 한 쌍의 차동 신호 비아(12)를, M1 또는 M2 방향 또는 X1 또는 X2 방향에 인접하는 한 쌍의 비아(10)로 형성하여도 좋다.
또한, 상기 실시예에서는, 구체적인 수치를 예시했지만, 이들 수치로 한정되지 않는다.
이상, 본 실시예를 포함하는 실시형태에 관하여, 추가로 이하의 부기를 개시한다.
(부기 1) 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에 있어서,
상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층 위에 설치된 한 쌍의 차동 신호 배선 중 한쪽에 접속되며, 제1 격자점 위에 형성된 제1 신호 비아와,
상기 적층 방향으로 연장되고, 상기 한 쌍의 차동 신호 배선 중 다른 쪽에 접속되며, 상기 제1 신호 비아에 대하여 대각 위치의 제2 격자점 위에 형성된 제2 신호 비아를 갖는 것을 특징으로 하는 다층 배선 기판.
(부기 2) 상기 제1 신호 비아와 상기 제2 신호 비아 사이를 통과하도록 배선된 차동 신호 배선을 더 갖는 것을 특징으로 하는 부기 1에 기재된 다층 배선 기판.
(부기 3) 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에 있어서,
상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층 위에 설치된 한 쌍의 차동 신호 배선 중 한쪽에 접속된 제1 신호 비아와,
상기 적층 방향으로 연장되고, 상기 한 쌍의 차동 신호 배선 중 다른 쪽에 접속된 제2 신호 비아를 구비하며,
상기 제1 신호 비아와 상기 제2 신호 비아는,
상기 제1 신호 비아 및 상기 제2 신호 비아 각각의 중심점 사이의 거리가 상기 신호층 위의 차동 신호 배선에 접속된 신호 비아의 중심점 사이의 최단 거리보다 긴 거리가 되는 위치에 이격되어 배치되는 것을 특징으로 하는 다층 배선 기판.
(부기 4) 상기 제1 신호 비아와 상기 제2 신호 비아는,
상기 제1 신호 비아 및 상기 제2 신호 비아 각각의 중심점 사이의 거리가 상기 최단 거리의 2배보다 짧은 거리의 범위 내에서 이격된 위치에 배치된 것을 특징으로 하는 부기 3에 기재된 다층 배선 기판.
(부기 5) 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에 있어서, 상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층 위에 설치된 한 쌍의 차동 신호 배선 중 한쪽에 접속되며, 제1 격자점 위에 형성된 제1 신호 비아와, 상기 적층 방향으로 연장되고, 상기 한 쌍의 차동 신호 배선 중 다른 쪽에 접속되며, 상기 제1 신호 비아에 대하여 대각 위치의 제2 격자점 위에 형성된 제2 신호 비아를 갖는 다층 배선 기판과,
상기 다층 배선 기판에 실장되는 반도체 부품을 갖는 것을 특징으로 하는 전자 기기.
(부기 6) 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에 있어서,
상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층에 접속된 제1 신호 비아와,
상기 제1 신호 비아에 인접한 위치에 형성되고, 상기 적층 방향으로 연장되며, 상기 신호층에 접속된 제2 신호 비아와,
상기 제1 신호 비아에 인접한 위치에 형성되고, 상기 적층 방향으로 연장되며, 상기 그라운드층에 접속되는 제1 그라운드 비아와,
상기 제2 신호 비아에 인접한 위치에 형성되고, 상기 적층 방향으로 연장되며, 상기 그라운드층에 접속되는 제2 그라운드 비아와,
상기 제1 신호 비아와 상기 제1 그라운드 비아 사이 또는, 상기 제2 신호 비아와 상기 제2 그라운드 비아 사이를 통과하도록 배선된 차동 신호 배선을 갖는 것을 특징으로 하는 다층 배선 기판.
(부기 7) 상기 차동 신호 배선은,
상기 제1 신호 비아 및 상기 제2 신호 비아가 나열되는 열과 평행하게 배선되는 것을 특징으로 하는 부기 6에 기재된 다층 배선 기판.
(부기 8) 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에 있어서,
상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층에 접속된 제1 신호 비아와,
상기 제1 신호 비아에 인접한 위치에 형성되고, 상기 적층 방향으로 연장되며, 상기 신호층에 접속되는 제2 신호 비아와,
상기 제1 신호 비아에 인접한 위치에 형성되고, 상기 적층 방향으로 연장되며, 상기 그라운드층에 접속되는 제1 그라운드 비아와,
상기 제2 신호 비아에 인접한 위치에 형성되고, 상기 적층 방향으로 연장되며, 상기 그라운드층에 접속되는 제2 그라운드 비아와,
상기 제1 신호 비아 및 상기 제2 신호 비아가 나열되는 열과 평행하게 배선된 차동 신호 배선을 갖는 것을 특징으로 하는 다층 배선 기판.
(부기 9) 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에 있어서, 상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층 위에 설치된 한 쌍의 차동 신호 배선 중 한쪽에 접속된 제1 신호 비아와, 상기 적층 방향으로 연장되고, 상기 한 쌍의 차동 신호 배선 중 다른 쪽에 접속된 제2 신호 비아를 구비하며, 상기 제1 신호 비아와 상기 제2 신호 비아가, 상기 제1 신호 비아 및 상기 제2 신호 비아 각각의 중심점 사이의 거리가 상기 신호층 위의 차동 신호 배선에 접속된 신호 비아의 중심점 사이의 최단 거리보다 긴 거리가 되는 위치에 이격되어 배치된 다층 배선 기판과,
상기 다층 배선 기판에 실장되는 반도체 부품을 갖는 것을 특징으로 하는 전자 기기.
1: 다층 배선 기판, 2: 그라운드층, 3: 신호층, 10: 비아, 11: 그라운드 비아, 11C: 제1 그라운드 비아, 11D: 제2 그라운드 비아, 12: 차동 신호 비아, 12A: 제1 차동 신호 비아, 12B: 제2 차동 신호 비아, 12C: 제1 차동 신호 비아, 12D: 제2 차동 신호 비아, 20: 신호 비아쌍, 30: 차동 배선

Claims (5)

  1. 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에 있어서,
    상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층 위에 설치된 한 쌍의 차동 신호 배선 중 한쪽에 접속되며, 제1 격자점 위에 형성된 제1 신호 비아와,
    상기 적층 방향으로 연장되고, 상기 한 쌍의 차동 신호 배선 중 다른 쪽에 접속되며, 상기 제1 신호 비아에 대하여 대각 위치의 제2 격자점 위에 형성된 제2 신호 비아를 갖는 것을 특징으로 하는 다층 배선 기판.
  2. 제1항에 있어서, 상기 제1 신호 비아와 상기 제2 신호 비아 사이를 통과하도록 배선된 차동 신호 배선을 더 갖는 것을 특징으로 하는 다층 배선 기판.
  3. 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에 있어서,
    상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층 위에 설치된 한 쌍의 차동 신호 배선 중 한쪽에 접속된 제1 신호 비아와,
    상기 적층 방향으로 연장되고, 상기 한 쌍의 차동 신호 배선 중 다른 쪽에 접속된 제2 신호 비아를 구비하며,
    상기 제1 신호 비아와 상기 제2 신호 비아는,
    상기 제1 신호 비아 및 상기 제2 신호 비아 각각의 중심점 사이의 거리가, 상기 신호층 위의 차동 신호 배선에 접속된 신호 비아의 중심점 사이의 최단 거리보다 긴 거리가 되는 위치에 이격되어 배치된 것을 특징으로 하는 다층 배선 기판.
  4. 제3항에 있어서, 상기 제1 신호 비아와 상기 제2 신호 비아는,
    상기 제1 신호 비아 및 상기 제2 신호 비아 각각의 중심점 사이의 거리가, 상기 최단 거리의 2배보다 짧은 거리의 범위 내에서 이격된 위치에 배치된 것을 특징으로 하는 다층 배선 기판.
  5. 적어도 하나의 신호층과 그라운드층을 갖는 다층 배선 기판에서, 상기 다층 배선 기판의 적층 방향으로 연장되고, 상기 신호층 위에 설치된 한 쌍의 차동 신호 배선 중 한쪽에 접속되며, 제1 격자점 위에 형성된 제1 신호 비아와, 상기 적층 방향으로 연장되고, 상기 한 쌍의 차동 신호 배선 중 다른 쪽에 접속되며, 상기 제1 신호 비아에 대하여 대각 위치의 제2 격자점 위에 형성된 제2 신호 비아를 갖는 다층 배선 기판과,
    상기 다층 배선 기판에 실장되는 반도체 부품을 갖는 것을 특징으로 하는 전자 기기.
KR1020130016504A 2012-02-21 2013-02-15 다층 배선 기판 및 전자 기기 KR20130096186A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012035358A JP5919872B2 (ja) 2012-02-21 2012-02-21 多層配線基板及び電子機器
JPJP-P-2012-035358 2012-02-21

Publications (1)

Publication Number Publication Date
KR20130096186A true KR20130096186A (ko) 2013-08-29

Family

ID=47740795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130016504A KR20130096186A (ko) 2012-02-21 2013-02-15 다층 배선 기판 및 전자 기기

Country Status (5)

Country Link
US (1) US20130215588A1 (ko)
EP (1) EP2640169A3 (ko)
JP (1) JP5919872B2 (ko)
KR (1) KR20130096186A (ko)
CN (1) CN103260340A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9357632B1 (en) * 2013-04-19 2016-05-31 Juniper Networks, Inc. Apparatus, system, and method for reducing interference between clock signals
WO2017006553A1 (ja) * 2015-07-08 2017-01-12 日本電気株式会社 プリント配線基板
US10973116B2 (en) * 2016-09-30 2021-04-06 Intel Corporation 3D high-inductive ground plane for crosstalk reduction
TWI638442B (zh) * 2017-05-26 2018-10-11 瑞昱半導體股份有限公司 電子裝置及其電路基板
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
CN109246926A (zh) * 2017-07-10 2019-01-18 中兴通讯股份有限公司 一种pcb布设方法及装置
US10840173B2 (en) * 2018-09-28 2020-11-17 Juniper Networks, Inc. Multi-pitch ball grid array
KR20230031546A (ko) 2021-08-27 2023-03-07 삼성전자주식회사 반도체 모듈용 모듈 기판 및 반도체 메모리 모듈
CN115101497B (zh) * 2022-08-29 2022-12-02 成都登临科技有限公司 一种集成电路封装体、印制电路板、板卡和电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127797A (ja) 1983-12-14 1985-07-08 日本電気株式会社 多層プリント配線基板
JP3199592B2 (ja) 1995-01-27 2001-08-20 株式会社日立製作所 多層印刷回路基板
US6534872B1 (en) * 1998-10-13 2003-03-18 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
US6150729A (en) * 1999-07-01 2000-11-21 Lsi Logic Corporation Routing density enhancement for semiconductor BGA packages and printed wiring boards
JP2001053437A (ja) * 1999-08-06 2001-02-23 Shinko Electric Ind Co Ltd 多層回路基板
JP3232562B2 (ja) 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
JP3658304B2 (ja) * 2000-09-26 2005-06-08 キヤノン株式会社 プリント配線板
US6577508B1 (en) * 2000-08-10 2003-06-10 Nortel Networks Limited Multilayer circuit board
JP4005451B2 (ja) 2002-08-29 2007-11-07 富士通株式会社 多層基板及び半導体装置
US7141742B2 (en) * 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
KR100615606B1 (ko) * 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
US7365435B2 (en) * 2005-08-10 2008-04-29 Alcatel Alternating micro-vias and throughboard vias to create PCB routing channels in BGA interconnect grid
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
JP4930590B2 (ja) 2006-10-13 2012-05-16 日本電気株式会社 多層基板
JP5194440B2 (ja) * 2006-11-24 2013-05-08 日本電気株式会社 プリント配線基板
WO2009028108A1 (en) * 2007-08-31 2009-03-05 Nec Corporation Multi-layer substrate
US8536464B2 (en) * 2008-05-26 2013-09-17 Nec Corporation Multilayer substrate
TW201032381A (en) * 2009-02-23 2010-09-01 Asustek Comp Inc Filter
JP2011018673A (ja) 2009-07-07 2011-01-27 Hitachi Ltd Lsiパッケージ、プリント基板および電子装置

Also Published As

Publication number Publication date
US20130215588A1 (en) 2013-08-22
EP2640169A2 (en) 2013-09-18
JP2013172017A (ja) 2013-09-02
JP5919872B2 (ja) 2016-05-18
CN103260340A (zh) 2013-08-21
EP2640169A3 (en) 2013-11-06

Similar Documents

Publication Publication Date Title
KR20130096186A (ko) 다층 배선 기판 및 전자 기기
KR20130096143A (ko) 다층 배선 기판 및 전자 기기
KR20130096144A (ko) 다층 배선 기판 및 전자 기기
JP5079668B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
CN101453828B (zh) 电磁带隙结构与印刷电路板
US20100265159A1 (en) Electromagnetic band gap element, and antenna and filter using the same
JP4916300B2 (ja) 多層配線基板
JP5019033B2 (ja) コモンモード電流抑制ebgフィルタ
JP6168943B2 (ja) Ebg構造体、半導体デバイスおよび回路基板
JP2010010183A (ja) 導波路構造およびプリント配線板
JP6810001B2 (ja) 高周波伝送線路
US7329818B2 (en) Transmission circuit board
US20150054713A1 (en) Electromagnetic band gap element, electronic circuit,and conductor structure
US10251274B2 (en) Printed circuit board
US20090084582A1 (en) Printed circuit board having stepped conduction layer
JP5610111B1 (ja) 高周波モジュール
JP2011066223A (ja) 回路基板
JP2011165824A (ja) 半導体装置
JP2014154593A (ja) 高周波パッケージ
JP5951156B2 (ja) 表面実装高周波回路
CN105263303A (zh) 一种用于为基板屏蔽电磁辐射的装置及方法
US9847564B2 (en) Slow-wave transmission line formed in a multi-layer substrate
JP5716858B2 (ja) プリント配線板
JP5556941B2 (ja) 導波路構造、プリント配線板、および電子装置
JP2011171900A (ja) 電磁バンドギャップ構造素子及び印刷回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application