CN109246926A - 一种pcb布设方法及装置 - Google Patents

一种pcb布设方法及装置 Download PDF

Info

Publication number
CN109246926A
CN109246926A CN201710556556.2A CN201710556556A CN109246926A CN 109246926 A CN109246926 A CN 109246926A CN 201710556556 A CN201710556556 A CN 201710556556A CN 109246926 A CN109246926 A CN 109246926A
Authority
CN
China
Prior art keywords
differential signal
via hole
pair
line
fanned out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710556556.2A
Other languages
English (en)
Inventor
倪建丽
马峰超
李军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201710556556.2A priority Critical patent/CN109246926A/zh
Publication of CN109246926A publication Critical patent/CN109246926A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提出了一种PCB布设方法及装置，该方法包括：根据预置的布设规则，在PCB板中布设焊球阵列封装BGA元器件所有管脚的表层扇出线和扇出过孔；在所述BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整所述一对差分信号管脚的表层扇出线和扇出过孔，以使所述一对差分信号管脚的扇出过孔圆心之间的连线与所述信号传输线平行。本发明所述一种PCB布设方法及装置，能够有效的降低信号传输线对BGA元器件差分信号管脚的扇出过孔的串扰影响；能够有效减少PCB中高速信号线所占的层数，节约PCB制造成本；能够有效简化BGA元器件的选型，节约了设计师的元器件选型时间，提高了设计师的设计效率，降低了设计难度。

Description

一种PCB布设方法及装置
技术领域
本发明涉及印刷电路板技术领域，尤其涉及一种PCB布设方法及装置。
背景技术
在PCB(Printed Circuit Board，印刷电路板)设计中，为减小高速差分信号在BGA(Ball Grid Array，焊球阵列封装)元器件在PCB上扇出区域引入的串扰，现有技术通常通过合理规划高速信号的扇出信号层(例如：将BGA元器件后排的高速网络在靠下的信号层扇出，而前排的高速网络在靠上的信号层扇出，从而避免引入线与孔壁(孔盘)间耦合的近端或远端串扰)。但现有技术中用于规避BGA元器件扇出区域线与孔壁(孔盘)的方法存在以下问题：现有技术为完全避开线穿孔壁(孔盘)的设计需要占用较大的布线空间(例如：占用较多的信号层)，增加了成本；现有技术为完全避开线穿孔壁(孔盘)的设计要求高速通道两侧元器件的网络互联关系要同时满足该扇出层规划方案的需求，对BGA元器件选型提高了难度，增大了硬件设计人员的工作量；有些高速BGA元器件由于自身引脚分布的问题，里侧用长孔反而会引入更大的孔与孔的耦合串扰，这也为元器件选型带来了难度。
发明内容
本发明要解决的技术问题是，提供一种PCB布设方法及装置，克服现有技术中信号传输线对BGA元器件的差分信号引脚扇出过孔的串扰过大的缺陷。
本发明采用的技术方案是，所述一种印刷电路板PCB布设方法，包括：
根据预置的布设规则，在PCB板中布设焊球阵列封装BGA元器件所有管脚的表层扇出线和扇出过孔；
在所述BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整所述一对差分信号管脚的表层扇出线和扇出过孔，以使所述一对差分信号管脚的扇出过孔圆心之间的连线与所述信号传输线平行。
进一步的，在所述分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，所述方法还包括：
根据所述一对差分信号管脚的表层扇出线和扇出过孔，调整所述BGA元器件除所述一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔；
其中，所述BGA元器件的任意两个扇出过孔不重合；
所述BGA元器件的任意两个表层扇出线不重合。
进一步的，在所述分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，所述方法还包括：
在所述PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设所述一对差分信号管脚的扇出过孔的反焊盘。
进一步的，在所述分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，所述方法还包括：
根据所述一对差分信号管脚的扇出过孔位置，在PCB中的设定信号层布设所述一对差分信号管脚的差分信号传输线。
进一步的，所述在PCB中的设定信号层布设所述一对差分信号管脚的差分信号传输线之后，所述方法还包括：
根据所述设定信号层，对所述一对差分信号管脚的扇出过孔进行背钻。
本发明还提供一种印刷电路板PCB布设装置，包括：
布设模块，用于根据预置的布设规则，在PCB板中布设焊球阵列封装BGA元器件所有管脚的表层扇出线和扇出过孔；
第一调整模块，用于在所述BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整所述一对差分信号管脚的表层扇出线和扇出过孔，以使所述一对差分信号管脚的扇出过孔圆心之间的连线与所述信号传输线平行。
进一步的，所述装置还包括：
第二调整模块，用于所述第一调整模块分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，根据所述一对差分信号管脚的表层扇出线和扇出过孔，调整所述BGA元器件除所述一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔；
其中，所述BGA元器件的任意两个管脚的扇出过孔不重合；
所述BGA元器件的任意两个管脚的表层扇出线不重合。
进一步的，所述装置还包括：
布设反焊盘模块，用于所述第一调整模块分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，在所述PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设所述一对差分信号管脚的扇出过孔的反焊盘。
进一步的，所述装置还包括：
布线模块，用于所述第一调整模块分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，根据所述一对差分信号管脚的扇出过孔位置，在PCB中的设定信号层布设所述一对差分信号管脚的差分信号传输线。
进一步的，所述装置还包括：
背钻模块，用于所述布线模块在PCB中的设定信号层布设所述一对差分信号管脚的差分信号传输线之后，根据所述设定信号层，对所述一对差分信号管脚的扇出过孔进行背钻。
采用上述技术方案，本发明至少具有下列优点：
本发明所述一种PCB布设方法及装置，能够有效的降低信号传输线对BGA元器件差分信号管脚的扇出过孔的串扰影响；能够有效减少PCB中高速信号线所占的层数，节约PCB制造成本；能够有效简化BGA元器件的选型，节约了设计师的元器件选型时间，提高了设计师的设计效率，降低了设计难度。
附图说明
图1为本发明第一实施例的PCB布设方法流程图；
图2为本发明第一、第二实施例的BGA元器件的表层扇出线和扇出过孔结构示意图；
图3为本发明第二实施例的PCB布设方法流程图；
图4为本发明第二实施例的BGA元器件的差分信号管脚的表层扇出线和扇出过孔结构示意图；
图5为本发明第二实施例的BGA元器件调整后的表层扇出线和扇出过孔结构示意图；
图6为本发明第三实施例的PCB布设装置结构示意图；
图7为本发明第四实施例的PCB布设装置结构示意图；
图8为本发明第五实施例的BGA元器件的管脚根据预设的布设规则设计的表层扇出线、扇出过孔和内层扇出线的结构示意图；
图9为本发明第五实施例的压接元器件的管脚和内层扇出线的结构示意图；
图10为本发明第五实施例的传输线对扇出过孔的串扰仿真结果图。
具体实施方式
为更进一步阐述本发明为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明进行详细说明如下。
本发明第一实施例，一种PCB布设方法，如图1～图2所示，包括以下具体步骤：
步骤S101，根据预置的布设规则，在PCB板中布设BGA元器件所有管脚的表层扇出线和扇出过孔。
例如，如图2所示，根据用户预置的布设规则，在PCB板中布设BGA元器件所有管脚的表层扇出线和扇出过孔。
步骤S102，在BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整该一对差分信号管脚的表层扇出线和扇出过孔，以使该一对差分信号管脚的扇出过孔圆心之间的连线与信号传输线平行。
其中，设定距离根据设计师的设计经验进行设定；
或者，根据有限次的信号传输线对差分信号管脚的扇出过孔的串扰测试结果进行设定；
或者，根据有限次的信号传输线对差分信号管脚的扇出过孔的串扰软件仿真结果进行设定。
信号传输线包括但不限于：差分信号传输线等信号传输线。
可选的，步骤S102，包括：
在BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整该一对差分信号管脚的表层扇出线和扇出过孔。
其中，该一对差分信号管脚的扇出过孔圆心之间的连线与该信号传输线平行；
该一对差分信号管脚的表层扇出线均为直线；
该一对差分信号管脚的表层扇出线平行；
该一对差分信号管脚的表层扇出线长度相同；
该一对差分信号管脚中任一管脚的扇出过孔至对应的差分信号管脚的距离为设定值。
通过本发明第一实施例所述PCB布设方法，能够有效的降低信号传输线对BGA元器件差分信号管脚的扇出过孔的串扰影响；能够有效减少PCB中高速信号线所占的层数，节约PCB制造成本；能够有效简化BGA元器件的选型，节约了设计师的元器件选型时间，提高了设计师的设计效率，降低了设计难度。
本发明第二实施例，一种PCB布设方法，如图3～4所示，包括以下具体步骤：
步骤S201，根据预置的布设规则，在PCB板中布设BGA元器件所有管脚的表层扇出线和扇出过孔。
例如，如图2所示，根据用户预置的布设规则，在PCB板中布设BGA元器件所有管脚的表层扇出线和扇出过孔。
步骤S202，在BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整该一对差分信号管脚的表层扇出线和扇出过孔，以使该一对差分信号管脚的扇出过孔圆心之间的连线与信号传输线平行。
其中，设定距离根据设计师的设计经验进行设定；
或者，根据有限次的信号传输线对差分信号管脚的扇出过孔的串扰测试结果进行设定；
或者，根据有限次的信号传输线对差分信号管脚的扇出过孔的串扰软件仿真结果进行设定。
信号传输线包括但不限于：差分信号传输线等信号传输线。
可选的，步骤S202，包括：
如图4所示，在BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整该一对差分信号管脚的表层扇出线和扇出过孔。其中，该一对差分信号管脚的扇出过孔圆心之间的连线与该信号传输线平行；
该一对差分信号管脚的表层扇出线均为直线；
该一对差分信号管脚的表层扇出线平行；
该一对差分信号管脚的表层扇出线长度相同；
该一对差分信号管脚中任一管脚的扇出过孔至对应的差分信号管脚的距离为设定值。
步骤S203，根据该一对差分信号管脚的表层扇出线和扇出过孔，调整BGA元器件除该一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔，如图5所示。
其中，BGA元器件的任意两个扇出过孔不重合；
BGA元器件的任意两个表层扇出线不重合。
其中，重合的方式包括但不限于：完全重合和部分重合。
可选的，步骤S203，包括：
根据该一对差分信号管脚的表层扇出线和扇出过孔，调整BGA元器件除该一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔。
其中，BGA元器件的任意两个扇出过孔不重合；
BGA元器件的任意两个表层扇出线不重合。
其中，重合的方式包括但不限于：完全重合和部分重合。
所有表层扇出线均为直线；
除该一对差分信号管脚外的其他管脚的扇出线与该一对差分信号管脚中任一管脚的扇出线平行或垂直；
所有表层扇出线长度均相同；BGA元器件所有管脚的扇出过孔至对应的管脚的距离均为设定值。
步骤S204，在所述PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设该一对差分信号管脚的扇出过孔的反焊盘。
通过布设扇出过孔的反焊盘，能够有效的降低电容负载，提高过孔阻抗，减小传输延时，改善该一对差分信号管脚输入或输出的差分信号的信号完整性。
例如：在所述PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设该一对差分信号管脚的扇出过孔的反焊盘；该扇出过孔的反焊盘的半径比扇出过孔的焊盘大0.15mm。
步骤S205，根据该一对差分信号管脚的扇出过孔位置，在PCB中的设定信号层布设该一对差分信号管脚的差分信号传输线。
步骤S206，根据设定信号层，对该一对差分信号管脚的扇出过孔进行背钻。
通过对一对差分信号管脚的扇出过孔进行背钻，能够进一步的降低残桩带来的谐振影响；提高差分信号的信号完整性。
通过本发明第二实施例所述PCB布设方法，能够有效的降低信号传输线对BGA元器件差分信号管脚的扇出过孔的串扰影响；能够有效减少PCB中高速信号线所占的层数，节约PCB制造成本；能够有效简化BGA元器件的选型，节约了设计师的元器件选型时间，提高了设计师的设计效率，降低了设计难度。
本发明第三实施例，一种PCB布设装置，如图6所示，包括以下组成部分：
布设模块100，用于根据预置的布设规则，在PCB板中布设BGA元器件所有管脚的表层扇出线和扇出过孔。
例如，布设模块100，用于根据用户预置的的布设规则，在PCB板中布设BGA元器件所有管脚的表层扇出线和扇出过孔。
第一调整模块200，用于在BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整该一对差分信号管脚的表层扇出线和扇出过孔，以使该一对差分信号管脚的扇出过孔圆心之间的连线与信号传输线平行。
其中，设定距离根据设计师的设计经验进行设定；
或者，根据有限次的信号传输线对差分信号管脚的扇出过孔的串扰测试结果进行设定；
或者，根据有限次的信号传输线对差分信号管脚的扇出过孔的串扰软件仿真结果进行设定。
信号传输线包括但不限于：差分信号传输线等信号传输线。
可选的，第一调整模块200，用于：
在BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整该一对差分信号管脚的表层扇出线和扇出过孔。
其中，该一对差分信号管脚的扇出过孔圆心之间的连线与该信号传输线平行；
该一对差分信号管脚的表层扇出线均为直线；
该一对差分信号管脚的表层扇出线平行；
该一对差分信号管脚的表层扇出线长度相同；
该一对差分信号管脚中任一管脚的扇出过孔至对应的差分信号管脚的距离为设定值。
通过本发明第三实施例所述PCB布设装置，能够有效的降低信号传输线对BGA元器件差分信号管脚的扇出过孔的串扰影响；能够有效减少PCB中高速信号线所占的层数，节约PCB制造成本；能够有效简化BGA元器件的选型，节约了设计师的元器件选型时间，提高了设计师的设计效率，降低了设计难度。
本发明第四实施例，一种PCB布设装置，如图7所示，包括以下组成部分：
布设模块100，用于根据预置的布设规则，在PCB板中布设BGA元器件所有管脚的表层扇出线和扇出过孔。
例如，布设模块100，用于根据用户预置的的布设规则，在PCB板中布设BGA元器件所有管脚的表层扇出线和扇出过孔。
第一调整模块200，用于在BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整该一对差分信号管脚的表层扇出线和扇出过孔，以使该一对差分信号管脚的扇出过孔圆心之间的连线与信号传输线平行。
其中，设定距离根据设计师的设计经验进行设定；
或者，根据有限次的信号传输线对差分信号管脚的扇出过孔的串扰测试结果进行设定；
或者，根据有限次的信号传输线对差分信号管脚的扇出过孔的串扰软件仿真结果进行设定。
信号传输线包括但不限于：差分信号传输线等信号传输线。
可选的，第一调整模块200，用于：
在BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整该一对差分信号管脚的表层扇出线和扇出过孔。
其中，该一对差分信号管脚的扇出过孔圆心之间的连线与该信号传输线平行；
该一对差分信号管脚的表层扇出线均为直线；
该一对差分信号管脚的表层扇出线平行；
该一对差分信号管脚的表层扇出线长度相同；
该一对差分信号管脚中任一管脚的扇出过孔至对应的差分信号管脚的距离为设定值。
第二调整模块300，用于根据该一对差分信号管脚的表层扇出线和扇出过孔，调整BGA元器件除该一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔。
其中，BGA元器件的任意两个扇出过孔不重合；
BGA元器件的任意两个表层扇出线不重合。
其中，重合的方式包括但不限于：完全重合和部分重合。
可选的，第二调整模块300，用于：
根据该一对差分信号管脚的表层扇出线和扇出过孔，调整BGA元器件除该一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔。
其中，BGA元器件的任意两个扇出过孔不重合；
BGA元器件的任意两个表层扇出线不重合。
其中，重合的方式包括但不限于：完全重合和部分重合。
所有表层扇出线均为直线；
除该一对差分信号管脚外的其他管脚的扇出线与该一对差分信号管脚中任一管脚的扇出线平行或垂直；
所有表层扇出线长度均相同；BGA元器件所有管脚的扇出过孔至对应的管脚的距离均为设定值。
布设反焊盘模块400，用于在所述PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设该一对差分信号管脚的扇出过孔的反焊盘。
通过布设扇出过孔的反焊盘，能够有效的降低电容负载，提高过孔阻抗，减小传输延时，改善该一对差分信号管脚输入或输出的差分信号的信号完整性。
例如：在所述PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设该一对差分信号管脚的扇出过孔的反焊盘；该扇出过孔的反焊盘的半径比扇出过孔的焊盘大0.15mm。
布线模块500，用于根据该一对差分信号管脚的扇出过孔位置，在PCB中的设定信号层布设该一对差分信号管脚的差分信号传输线。
背钻模块600，用于根据设定信号层，对该一对差分信号管脚的扇出过孔进行背钻。
通过对一对差分信号管脚的扇出过孔进行背钻，能够进一步的降低残桩带来的谐振影响；提高差分信号的信号完整性。
通过本发明第四实施例所述PCB布设装置，能够有效的降低信号传输线对BGA元器件差分信号管脚的扇出过孔的串扰影响；能够有效减少PCB中高速信号线所占的层数，节约PCB制造成本；能够有效简化BGA元器件的选型，节约了设计师的元器件选型时间，提高了设计师的设计效率，降低了设计难度。
本发明第五实施例，本实施例是在上述实施例的基础上，以一种PCB布设方法为例，结合附图8～10介绍一个本发明的应用实例。
步骤S701，在PCB板上布设BGA元器件和压接元器件，其中BGA元器件的第1列管脚中的差分信号管脚与压接元器件的第4列管脚中的差分信号管脚通过第一信号层的差分信号传输线对应相连，BGA元器件的第2列管脚中的差分信号管脚与压接元器件的第3列管脚中的差分信号管脚通过第二信号层的差分信号传输线对应相连，BGA元器件的第3列管脚中的差分信号管脚与压接元器件的第2列管脚中的差分信号管脚通过第三信号层的差分信号传输线对应相连，BGA元器件的第4列管脚中的差分信号管脚与压接元器件的第1列管脚中的差分信号管脚通过第四信号层的差分信号传输线对应相连，共使用四个信号层。其中，图8是BGA元器件的管脚根据预设的布设规则设计的表层扇出线、扇出过孔和内层扇出线的布设图，图9是压接元器件的管脚和内层扇出线的布设图
步骤S702，由于BGA元器件的尺寸较小，因此BGA元器件中的第二列、第三列和第四列的差分信号管脚中的任一管脚的扇出过孔在设定距离内存在信号层的差分信号传输线；
根据该差分信号传输线的位置，调整BGA元器件中的第四列第一对差分信号管脚的表层扇出线和扇出过孔，以使第四列第一对差分信号管脚扇出过孔圆心之间的连线与该差分信号传输线平行。表层扇出线的一端连接扇出过孔，表层扇出线的另一端连接BGA元器件的差分信号管脚。扇出线的长度为设定长度。
如图10所示，调整BGA元器件中的第四列第一对差分信号管脚的表层扇出线和扇出过孔，能够有效的降低信号传输线对BGA元器件差分信号管脚的扇出过孔的串扰影响。
步骤S703，根据BGA元器件中的第四列第一对差分信号管脚的表层扇出线和扇出过孔，布设BGA元器件除该一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔。
其中，所有扇出过孔均不重合；所有表层扇出线均不重合；
所有表层扇出线均为直线；
除该一对差分信号管脚外的其他管脚的扇出线与该一对差分信号管脚中任一管脚的扇出线平行或垂直。
步骤S705，布设BGA元器件中差分信号管脚的扇出过孔的反焊盘。
可选的，步骤S705，包括：
在PCB中除信号传输线的上参考层和下参考层外的所有层，布设BGA元器件中差分信号管脚的扇出过孔的反焊盘。
通过布设扇出过孔的反焊盘，能够有效的降低电容负载，提高过孔阻抗，减小传输延时，改善该一对差分信号管脚输入或输出的差分信号的信号完整性。
例如：在PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设BGA元器件中的差分信号管脚的扇出过孔的反焊盘；该扇出过孔的反焊盘的半径比扇出过孔的焊盘大0.15mm。
步骤S706，根据BGA元器件中差分信号管脚的扇出过孔位置，在PCB的信号层布设BGA元器件中差分信号管脚的扇出过孔的差分信号传输线。
步骤S707，根据BGA元器件中差分信号管脚的差分信号传输线所在的PCB信号层，对BGA元器件中差分信号管脚的扇出过孔进行背钻。
通过对一对差分信号管脚的扇出过孔进行背钻，能够进一步的降低残桩带来的谐振影响；提高差分信号的信号完整性。
通过具体实施方式的说明，应当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图示仅是提供参考与说明之用，并非用来对本发明加以限制。

Claims (10)

1.一种印刷电路板PCB布设方法，其特征在于，包括：
根据预置的布设规则，在PCB板中布设焊球阵列封装BGA元器件所有管脚的表层扇出线和扇出过孔；
在所述BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整所述一对差分信号管脚的表层扇出线和扇出过孔，以使所述一对差分信号管脚的扇出过孔圆心之间的连线与所述信号传输线平行。
2.根据权利要求1所述的方法，其特征在于，在所述分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，所述方法还包括：
根据所述一对差分信号管脚的表层扇出线和扇出过孔，调整所述BGA元器件除所述一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔；
其中，所述BGA元器件的任意两个扇出过孔不重合；
所述BGA元器件的任意两个表层扇出线不重合。
3.根据权利要求1所述的方法，其特征在于，在所述分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，所述方法还包括：
在所述PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设所述一对差分信号管脚的扇出过孔的反焊盘。
4.根据权利要求1所述的方法，其特征在于，在所述分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，所述方法还包括：
根据所述一对差分信号管脚的扇出过孔位置，在PCB中的设定信号层布设所述一对差分信号管脚的差分信号传输线。
5.根据权利要求4所述的方法，其特征在于，所述在PCB中的设定信号层布设所述一对差分信号管脚的差分信号传输线之后，所述方法还包括：
根据所述设定信号层，对所述一对差分信号管脚的扇出过孔进行背钻。
6.一种印刷电路板PCB布设装置，其特征在于，包括：
布设模块，用于根据预置的布设规则，在PCB板中布设焊球阵列封装BGA元器件所有管脚的表层扇出线和扇出过孔；
第一调整模块，用于在所述BGA元器件的一对差分信号管脚中任一管脚的扇出过孔设定距离内存在信号传输线的情况下，分别调整所述一对差分信号管脚的表层扇出线和扇出过孔，以使所述一对差分信号管脚的扇出过孔圆心之间的连线与所述信号传输线平行。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括：
第二调整模块，用于所述第一调整模块分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，根据所述一对差分信号管脚的表层扇出线和扇出过孔，调整所述BGA元器件除所述一对差分信号管脚外的其他管脚的表层扇出线和扇出过孔；
其中，所述BGA元器件的任意两个管脚的扇出过孔不重合；
所述BGA元器件的任意两个管脚的表层扇出线不重合。
8.根据权利要求6所述的装置，其特征在于，所述装置还包括：
布设反焊盘模块，用于所述第一调整模块分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，在所述PCB中除所述信号传输线的上参考层和下参考层外的所有层，布设所述一对差分信号管脚的扇出过孔的反焊盘。
9.根据权利要求6所述的装置，其特征在于，所述装置还包括：
布线模块，用于所述第一调整模块分别调整所述一对差分信号管脚的表层扇出线和扇出过孔之后，根据所述一对差分信号管脚的扇出过孔位置，在PCB中的设定信号层布设所述一对差分信号管脚的差分信号传输线。
10.根据权利要求9所述的装置，其特征在于，所述装置还包括：
背钻模块，用于所述布线模块在PCB中的设定信号层布设所述一对差分信号管脚的差分信号传输线之后，根据所述设定信号层，对所述一对差分信号管脚的扇出过孔进行背钻。
CN201710556556.2A 2017-07-10 2017-07-10 一种pcb布设方法及装置 Pending CN109246926A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710556556.2A CN109246926A (zh) 2017-07-10 2017-07-10 一种pcb布设方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710556556.2A CN109246926A (zh) 2017-07-10 2017-07-10 一种pcb布设方法及装置

Publications (1)

Publication Number Publication Date
CN109246926A true CN109246926A (zh) 2019-01-18

Family

ID=65083390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710556556.2A Pending CN109246926A (zh) 2017-07-10 2017-07-10 一种pcb布设方法及装置

Country Status (1)

Country Link
CN (1) CN109246926A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048482A (zh) * 2019-12-17 2020-04-21 上海芯波电子科技有限公司 一种bga引脚结构、毫米波超宽带封装结构及芯片
CN111246658A (zh) * 2020-02-21 2020-06-05 苏州浪潮智能科技有限公司 一种pcb设计中差分布线的方法及系统
CN118201224A (zh) * 2024-05-17 2024-06-14 深圳中科系统集成技术有限公司 Bga焊盘扇出方法、设计装置、电子设备及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
CN2634760Y (zh) * 2003-07-25 2004-08-18 中兴通讯股份有限公司 一种高速信号的过孔结构
CN1852636A (zh) * 2005-04-23 2006-10-25 鸿富锦精密工业（深圳）有限公司 具有改良焊盘的印刷电路板
CN102487021A (zh) * 2010-12-03 2012-06-06 新科金朋有限公司 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法
CN103096613A (zh) * 2011-11-07 2013-05-08 英业达科技有限公司 印刷电路板及其制作方法
CN203120286U (zh) * 2013-02-21 2013-08-07 广州兴森快捷电路科技有限公司 阻抗受控、低损耗的单端过孔结构
CN103260340A (zh) * 2012-02-21 2013-08-21 富士通株式会社 多层布线基板和电子设备
CN103929877A (zh) * 2013-01-15 2014-07-16 富士通株式会社 印刷电路板和印刷电路板的制造方法
CN104969669A (zh) * 2013-01-29 2015-10-07 富加宜（亚洲）私人有限公司 具有偏移差分信号通路的pcb

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
CN2634760Y (zh) * 2003-07-25 2004-08-18 中兴通讯股份有限公司 一种高速信号的过孔结构
CN1852636A (zh) * 2005-04-23 2006-10-25 鸿富锦精密工业（深圳）有限公司 具有改良焊盘的印刷电路板
CN102487021A (zh) * 2010-12-03 2012-06-06 新科金朋有限公司 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法
CN103096613A (zh) * 2011-11-07 2013-05-08 英业达科技有限公司 印刷电路板及其制作方法
CN103260340A (zh) * 2012-02-21 2013-08-21 富士通株式会社 多层布线基板和电子设备
CN103929877A (zh) * 2013-01-15 2014-07-16 富士通株式会社 印刷电路板和印刷电路板的制造方法
CN104969669A (zh) * 2013-01-29 2015-10-07 富加宜（亚洲）私人有限公司 具有偏移差分信号通路的pcb
CN203120286U (zh) * 2013-02-21 2013-08-07 广州兴森快捷电路科技有限公司 阻抗受控、低损耗的单端过孔结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048482A (zh) * 2019-12-17 2020-04-21 上海芯波电子科技有限公司 一种bga引脚结构、毫米波超宽带封装结构及芯片
CN111246658A (zh) * 2020-02-21 2020-06-05 苏州浪潮智能科技有限公司 一种pcb设计中差分布线的方法及系统
CN111246658B (zh) * 2020-02-21 2022-01-04 苏州浪潮智能科技有限公司 一种pcb设计中差分布线的方法及系统
CN118201224A (zh) * 2024-05-17 2024-06-14 深圳中科系统集成技术有限公司 Bga焊盘扇出方法、设计装置、电子设备及存储介质
CN118201224B (zh) * 2024-05-17 2024-07-12 深圳中科系统集成技术有限公司 Bga焊盘扇出方法、设计装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
US8542494B2 (en) Circuit board having holes to increase resonant frequency of via stubs
CN109246926A (zh) 一种pcb布设方法及装置
US10375820B2 (en) Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
US20160358866A1 (en) Package substrate differential impedance optimization for 25 gbps and beyond
US20090044968A1 (en) Flexible printed circuit board
CN105260544B (zh) 电路板的简易走线方法
CN209546002U (zh) 一种优化超高速连接器过孔性能的pcb结构
US7781680B2 (en) Flexible printed circuit board
CN105323966A (zh) 一种优化电容与差分过孔互连时的阻抗连续性设计方法
Becker et al. Electronic packaging of the IBM z13 processor drawer
CN104936374A (zh) 插接组件高频信号连接垫的抗损耗结构
CN102686007B (zh) 具有高速差分信号布线结构的印刷电路板
CN206879213U (zh) 电路板及电子设备
CN108828382A (zh) 多芯片集成测试方法
WO2016202152A1 (zh) 芯片封装载板、芯片和电路板
US10032710B2 (en) Via pattern to reduce crosstalk between differential signal pairs
CN207149744U (zh) 具有多层布线印制板的总线高速背板连接器
CN205912336U (zh) 一种直插型射频连接器的走线结构
Shin et al. Signal Integrity Design and Analysis of Universal Chiplet Interconnect Express (UCIe) Channel in Silicon Interposer for Advanced Package
US8803339B1 (en) Bump out for differential signals
CN105810602A (zh) 一种保持bga封装内部布线阻抗连续的方法
CN213126597U (zh) 一种改善bga走线性能的pcb结构
TW201349950A (zh) 電路板
CN213305847U (zh) 一种优化bga内过孔串扰的pcb结构
CN108882506A (zh) 一种针对高密度pcb板的电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190118