CN213126597U - 一种改善bga走线性能的pcb结构 - Google Patents

Abstract

本实用新型涉及一种改善BGA走线性能的PCB结构，包括信号焊盘和地过孔，两个所述信号焊盘连接一组差分走线，其特征在于，位于所述差分走线两侧的所述地过孔处设有铜皮，且所述铜皮与所述差分走线位于同一层板上，若干所述地过孔的所述铜皮依次连接形成地平面，所述铜皮的宽度不小于所述地过孔的孔径，所述信号焊盘所在的电路层板的上层板和/或下层板设有地参考面。本实用新型通过在与信号走线同层的地过孔铺设铜皮的方式，形成走线包地的共面波导效应，相比于现有技术，更有效地降低了信号走线的阻抗，从而使得该走线信号的回波损耗降低，本实用新型的结构简洁，方法简单，在BGA芯片空间小，加工难的困境下，实现优化信号走线性能。

Description

一种改善BGA走线性能的PCB结构

技术领域

本实用新型涉及电路板领域，具体的说，是涉及一种改善BGA走线性能的PCB结构。

背景技术

印制电路板（Printed Circuit Board，PCB板）又称印刷电路板，是电子产品的物理支撑以及信号传输的重要组成部分，其中PCB内走线是电路板上最常见的结构。随着球栅阵列封装芯片（BGA芯片）的广泛使用，信号传输的速率越来越高，对该芯片的电路板里面的走线阻抗控制提出了较高的要求，要求其与外面区域的走线保持一样的阻抗。

但是很多情况下，传统的设计方法既受到空间的限制又无法达到生产商的加工要求，很难做到很好地控制阻抗。例如在1.0mm间距的BGA芯片电路板内，走线上下层比较厚，相邻过孔间只有11mil左右的走线空间，又要求走线的线宽、线距符合加工需求，即均不能小于3.5mil。即使采用走线线宽3.8mil，线间距3.5mil，也只能做到98欧姆。

如何在不增加加工难度以及重新修改叠层的情况下降低BGA芯片内走线阻抗，成为业界急需解决的难度。

发明内容

为了克服现有的技术中信号走线阻抗过高，走线信号质量差的问题，本实用新型提供一种改善BGA走线性能的PCB结构。

本实用新型技术方案如下所述：

一种改善BGA走线性能的PCB结构，包括信号焊盘和地过孔，两个所述信号焊盘连接一组差分走线，其特征在于，位于所述差分走线两侧的所述地过孔处设有铜皮，且所述铜皮与所述差分走线位于同一层板上。

根据上述方案的本实用新型，其特征在于，所述铜皮的宽度不小于所述地过孔的孔径。

进一步的，所述铜皮的宽度等于所述地过孔的孔径。

根据上述方案的本实用新型，其特征在于，若干所述地过孔的所述铜皮依次连接形成地平面。

优选的，所述差分走线的线宽等于3.8mil，线间距等于3.5mil。

根据上述方案的本实用新型，其特征在于，所述差分走线所在的层板的上层板和/或下层板设有地参考面。

根据上述方案的本实用新型，其特征在于，所述差分走线的阻抗小于98Ω。

优选的，所述差分走线的阻抗等于91Ω。

根据上述方案的本实用新型，其有益效果在于：

本实用新型通过在与信号走线同层的地过孔铺设铜皮的方式，形成走线包地的共面波导效应，相比于现有技术，更有效地降低了信号走线的阻抗，从而使得该走线信号的回波损耗降低；本实用新型的结构简洁，方法简单，在BGA芯片空间小、加工难的困境下，实现了优化阻抗，提升信号走线性能的效果。

附图说明

图1为本实用新型的结构示意图。

图2为本实施例的阻抗仿真对比图。

图3为本实施例的信号损耗仿真对比图。

在图中，1、信号焊盘；2、地过孔；3、差分走线；4、铜皮。

具体实施方式

为了更好地理解本实用新型的目的、技术方案以及技术效果，以下结合附图和实施例对本实用新型进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本实用新型，并不用于限定本实用新型。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。“若干”的含义是两个或两个以上，除非另有明确具体地限定。

如图1所示，一种改善BGA走线性能的PCB结构，包括信号焊盘1和地过孔2，两个信号焊盘1连接一组差分走线3，位于差分走线3两侧的地过孔2处设有铜皮4，且铜皮4与差分走线3位于同一层板上。若干地过孔2的铜皮4依次连接形成地平面，没有地过孔的位置则避开，避免电路板出现短路连接。

在本实施例中，铜皮4的宽度不小于所述地过孔3的孔径，理论上，铜皮宽度越大，地平面距离信号走线就越近，阻抗的优化效果就更好。但是考虑到BGA芯片的空间有限，可优选方案：铜皮4的宽度等于地过孔2的孔径。

与传统的走线阻抗的优化方式一样，在本实施例中，信号焊盘1所在的电路层板的上层板和/或下层板也设有地参考面，对于走线阻抗的优化也有一定的效果，进一步降低信号线的阻抗，使得差分走线3的阻抗小于98Ω。

本实用新型相比于现有的阻抗优化方法，利用在同层的走线进行包地的方式，即在同层的地过孔处铺设地平面，形成走线共面波导的效应，有效地降低了走线的阻抗。

如图2所示，利用阻抗仿真软件对本实施例的PCB结构的走线阻抗进行模拟，并与现有阻抗优化方式的信号走线（差分走线）阻抗模拟结果进行对比，参照图2，可得本实施例的差分走线阻抗为91Ω，接近90Ω；而现有阻抗优化方式的差分走线阻抗大于98Ω，可见，本实用新型有效地降低了走线的阻抗，且阻抗接近90Ω。

如图3所示，利用信号损耗仿真软件对本实施例的PCB结构的信号回波损耗进行模拟，并与现有阻抗优化方式的信号走线的信号回波损耗的结果进行对比，可知在0-20GHz的频率段，本实施例的信号损耗在-70dB～-30dB之间，而现有的阻抗优化方式的信号损耗在-20dB～-50dB之间，可见，本实施例的信号损耗比现有的方案的信号损耗小。

在本实施例中，差分走线3的线宽等于3.8mil，线间距等于3.5mil。

综上所述，本实用新型通过在与信号走线同层的地过孔铺设铜皮的方式，形成走线包地的共面波导效应，相比于现有技术，更有效地降低了信号走线的阻抗，从而使得该走线信号的回波损耗降低；本实用新型的结构简洁，方法简单，在BGA芯片空间小，加工难的困境下，实现优化信号走线性能。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种改善BGA走线性能的PCB结构，包括信号焊盘和地过孔，两个所述信号焊盘连接一组差分走线，其特征在于，位于所述差分走线两侧的所述地过孔处设有铜皮，且所述铜皮与所述差分走线位于同一层板上。

2.根据权利要求1所述的一种改善BGA走线性能的PCB结构，其特征在于，所述铜皮的宽度不小于所述地过孔的孔径。

3.根据权利要求2所述的一种改善BGA走线性能的PCB结构，其特征在于，所述铜皮的宽度等于所述地过孔的孔径。

4.根据权利要求1所述的一种改善BGA走线性能的PCB结构，其特征在于，若干所述地过孔的所述铜皮依次连接形成地平面。

5.根据权利要求1所述的一种改善BGA走线性能的PCB结构，其特征在于，所述差分走线的线宽等于3.8mil，线间距等于3.5mil。

6.根据权利要求1所述的一种改善BGA走线性能的PCB结构，其特征在于，所述差分走线所在的层板的上层板和/或下层板设有地参考面。

7.根据权利要求1所述的一种改善BGA走线性能的PCB结构，其特征在于，所述差分走线的阻抗小于98Ω。

8.根据权利要求7所述的一种改善BGA走线性能的PCB结构，其特征在于，所述差分走线的阻抗小于91Ω。

Images