CN118201224B - Bga焊盘扇出方法、设计装置、电子设备及存储介质 - Google Patents

Abstract

本发明提供了一种BGA焊盘扇出方法、设计装置、电子设备及存储介质，涉及电路板技术领域。该方法包括：将多层电路板上BGA区域划分为第一区域和第二区域；对第一区域的焊盘进行扇出，确定第一区域的扇出布局及与第一区域的全部或部分扇出布局对称的第二区域的扇出布局；其中，将第一区域中的相应焊盘在多层电路板的第一层导电层上进行扇出；将第一区域中的其他焊盘通过盲孔或通孔扇出至多层电路板的其他层导电层；其中，当盲孔的孔径小于第一阈值时，盲孔采用激光孔，且多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值。本发明降低了BGA扇出及电路板生产制造的难度与成本等。

Description

BGA焊盘扇出方法、设计装置、电子设备及存储介质

技术领域

本发明涉及电路板技术领域，具体而言，涉及一种BGA焊盘扇出方法、设计装置、电子设备及存储介质。

背景技术

随着集成电路封装技术的发展，球栅阵列封装（Ball Grid Array，BGA）在印刷电路板（Printed Circuit Board，PCB，简称电路板）上的应用越来越常见，如通过BGA实现芯片等器件在电路板上的封装。

然而，随着芯片等器件的集成度不断提高，封装体积不断减小，导致电路板上用于芯片封装的器件焊盘之间的间距越来越近，进而导致BGA扇出的难度相应增大，尤其是在芯片等器件的引脚数量较多时，会进一步增加BGA扇出的难度。对此，目前一般通过在多层电路板上采用大量的埋孔、盲孔和通孔等过孔进行配合以实现BGA扇出，但是，这样极大增加了电路板上器件焊盘走线的繁杂程度，提升了BGA扇出及电路板生产制造的难度与成本等。

发明内容

本发明解决的问题是：如何降低BGA扇出及电路板生产制造的难度与成本。

为解决上述问题，本发明提供一种BGA焊盘扇出方法，基于多层电路板；所述BGA焊盘扇出方法包括：

确定所述多层电路板上BGA区域的焊盘的列数b及所述焊盘的行列排序，并将第一列至第列的所述焊盘划分至第一区域，将第列至第b列的所述焊盘划分至第二区域；

对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局；

当b为偶数时，根据所述第一区域的扇出布局采用对称设计，确定所述第二区域的扇出布局；当b为奇数时，根据所述第一区域中前（b-1）/2列所述焊盘的扇出布局采用对称设计，确定所述第二区域的扇出布局；

其中，所述对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局包括：

基于所述行列排序，将所述第一区域中前d行和前d列的所述焊盘在所述多层电路板的第一层导电层上进行扇出；

将所述第一区域中除前d行和前d列外的其他行和其他列的所述焊盘通过盲孔或通孔扇出至所述多层电路板的除第一层所述导电层外的其他所述导电层；其中，当所述盲孔的孔径小于第一阈值时，所述盲孔采用激光孔，且所述多层电路板上采用同一所述盲孔的所有导电层中任意相邻两个所述导电层的间距均小于或等于第二阈值。

可选地，当所述BGA区域的位于同一行的相邻所述焊盘的中心距和位于同一列的相邻所述焊盘的中心距均大于第三阈值且小于或等于第四阈值时，每层所述导电层用于扇出所述第一区域中的至多两行和两列的所述焊盘；当所述BGA区域的位于同一行的相邻所述焊盘的中心距和位于同一列的相邻所述焊盘的中心距均小于或等于所述第三阈值时，每层所述导电层用于扇出所述第一区域中的至多一行和一列的所述焊盘。

可选地，所述对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局之前，所述BGA焊盘扇出方法还包括：

确定所述多层电路板上所述BGA区域的所述焊盘的行数a；

当所述BGA区域的位于同一行的相邻所述焊盘的中心距和位于同一列的相邻所述焊盘的中心距均大于第三阈值且小于或等于第四阈值、所述多层电路板的所述导电层的层数f≥且b≥5时，所述将所述第一区域中前d行和前d列的所述焊盘在所述多层电路板的第一层导电层上进行扇出包括：

将所述第一区域中前两行和前两列的所述焊盘在所述多层电路板的第一层所述导电层上进行扇出；

所述将所述第一区域中除前d行和前d列外的其他行和其他列的所述焊盘通过盲孔或通孔扇出至所述多层电路板的除第一层所述导电层外的其他所述导电层包括：

若所述第一区域中除前2n行和前2n列外所述焊盘的行数和列数中至少一个为1，将所述第一区域中第2m-1行、第2m行、第2m-1列和第2m列的所述焊盘通过所述盲孔扇出至所述多层电路板的第m层所述导电层；将所述第一区域中除前2n行和前2n列外的其他行和其他列的所述焊盘通过所述盲孔或所述通孔扇出至所述多层电路板的除前n层所述导电层外的其他所述导电层；其中，f-1≥n≥m≥2。

可选地，所述将所述第一区域中前两行和前两列的所述焊盘在所述多层电路板的第一层所述导电层上进行扇出包括：

将所述第一区域中第一行和第一列的所述焊盘在第一层所述导电层上通过引线向所述BGA区域外引出；

将所述第一区域中第二行和第二列的所述焊盘在第一层所述导电层上通过引线经第一行或第一列的相邻所述焊盘之间的空白区域引出至所述BGA区域外。

可选地，所述多层电路板包括多个所述导电层和设置在相邻两个所述导电层之间的绝缘层；所述当所述盲孔的孔径小于第一阈值时，所述盲孔采用激光孔，且所述多层电路板上采用同一所述盲孔的所有导电层中任意相邻两个所述导电层的间距均小于或等于第二阈值包括：

当所述盲孔的孔径小于所述第一阈值时，所述盲孔采用激光孔，所述多层电路板上采用同一所述盲孔的所有导电层中任意相邻两个所述导电层之间的所述绝缘层的厚度均小于或等于所述第二阈值。

可选地，当所述多层电路板的前x层所述导电层采用同一所述盲孔且所述盲孔采用激光孔时，若第一层所述导电层与第x层所述导电层的间距大于所述第二阈值，将前x层所述导电层和相应所述绝缘层按次序进行任意组合，得到的每个组合的起始绝缘层到最终绝缘层的总厚度均小于或等于所述第二阈值，分别在每个所述组合的对应位置进行激光打孔后采用二次压合工艺连接所有所述组合，以形成所述盲孔。

可选地，所述将所述第一区域中除前2n行和前2n列外的其他行和其他列的所述焊盘通过所述盲孔或所述通孔扇出至所述多层电路板的除前n层所述导电层外的其他所述导电层包括：

将所述第一区域中除前2n行和前2n列外的其他行和其他列的所述焊盘通过所述盲孔或所述通孔扇出至所述多层电路板的第n+1层所述导电层至第f层所述导电层中的至少一层上。

为解决上述问题，本发明还提供一种BGA焊盘扇出方案设计装置，包括：

区域划分单元，用于确定多层电路板上BGA区域的焊盘的列数b及所述焊盘的行列排序，并将第一列至第列的所述焊盘划分至第一区域，将第列至第b列的所述焊盘划分至第二区域；

第一区域扇出设计单元，用于对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局；

第二区域扇出设计单元，用于当b为偶数时，根据所述第一区域的扇出布局采用对称设计，确定所述第二区域的扇出布局；当b为奇数时，根据所述第一区域中前（b-1）/2列所述焊盘的扇出布局采用对称设计，确定所述第二区域的扇出布局；

其中，所述对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局包括：

基于所述行列排序，将所述第一区域中前d行和前d列的所述焊盘在所述多层电路板的第一层导电层上进行扇出；

将所述第一区域中除前d行和前d列外的其他行和其他列的所述焊盘通过盲孔或通孔扇出至所述多层电路板的除第一层所述导电层外的其他所述导电层；其中，当所述盲孔的孔径小于第一阈值时，所述盲孔采用激光孔，且所述多层电路板上采用同一所述盲孔的所有导电层中任意相邻两个所述导电层的间距均小于或等于第二阈值。

为解决上述问题，本发明还提供一种电子设备，包括存储器和处理器；

所述存储器，用于存储计算机程序；

所述处理器，用于当执行所述计算机程序时，实现如上所述的BGA焊盘扇出方法。

为解决上述问题，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器读取并运行时，实现如上所述的BGA焊盘扇出方法。

本发明与现有技术相比，具有以下有益效果：本发明通过对电路板上BGA区域的焊盘采用全部或部分对称的扇出布局，在提升焊盘扇出设计效率的同时，有效降低了焊盘扇出时走线的复杂程度。其中，通过将第一区域中前d行和前d列的焊盘在多层电路板的第一层导电层上进行扇出，以合理、有效利用第一层导电层的空间；通过将第一区域中除前d行和前d列外的其他行和其他列的焊盘在多层电路板的除第一层导电层外的其他导电层上采用盲孔或通孔进行扇出，以利用盲孔或通孔进行相应焊盘在其他导电层上的扇出，实现BGA区域焊盘的分层、有序扇出，在合理、有效利用多层电路板的每层导电层的空间的同时，避免了同一层导电层的焊盘引线设置过多导致线路交叉和干扰的情况发生。而且，相对于大量使用埋孔、盲孔和通孔等过孔进行配合以实现BGA扇出的方式，本发明采用盲孔和通孔即可实现焊盘在其他层的扇出，一方面，盲孔和通孔的使用可以使得焊盘扇出布局更加紧凑，节省电路板上的空间，有助于实现更高密度的布局，提升多层电路板对高集成度器件的适用性；另一方面，减少了过孔类型，能够简化焊盘扇出时的走线设计，且便于实现更加整齐、规整、美观的焊盘扇出走线，降低焊盘扇出走线的繁杂程度等，从而简化了多层电路板结构，有助于简化多层电路板的生产工序，降低多层电路板的生产制造的难度与成本，且简化了采用本发明方法的多层电路板的设计流程，提升了相应多层电路板的设计效率。另外，当本发明用于高集成度器件（如引脚多且密集的器件）的BGA扇出时，若所需盲孔的孔径小于第一阈值，盲孔采用激光孔，且需保证多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值，以保证盲孔能够顺利制成，如此，提升了本实施例方法的适用性、可靠性。

附图说明

图1为本发明实施例中BGA焊盘扇出方法的流程示意图；

图2为本发明实施例中BGA区域焊盘在第一层导电层上走线的结构示意图；

图3为本发明实施例中第一区域焊盘在第一层导电层上走线的结构示意图；

图4为本发明实施例中BGA焊盘扇出方案设计装置的结构框图；

图5为本发明实施例中电子设备的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。

结合图1-图3所示，本发明实施例提供一种BGA焊盘扇出方法，基于多层电路板；BGA焊盘扇出方法包括以下步骤：

步骤100、确定多层电路板上BGA区域的焊盘的列数b及焊盘的行列排序，并将第一列至第列的焊盘划分至第一区域，将第列至第b列的焊盘划分至第二区域；

步骤200、对第一区域的焊盘进行扇出，确定第一区域的扇出布局；

步骤300、当b为偶数时，根据第一区域的扇出布局采用对称设计，确定第二区域的扇出布局；当b为奇数时，根据第一区域中前（b-1）/2列焊盘的扇出布局采用对称设计，确定第二区域的扇出布局；

其中，对第一区域的焊盘进行扇出，确定第一区域的扇出布局包括：

基于行列排序，将第一区域中前d行和前d列的焊盘在多层电路板的第一层导电层上进行扇出；

将第一区域中除前d行和前d列外的其他行和其他列的焊盘通过盲孔或通孔扇出至多层电路板的除第一层导电层外的其他导电层；其中，当盲孔的孔径小于第一阈值时，盲孔采用激光孔，且多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值。

本实施例方法用于实现多层电路板（即具有多层导电层的电路板，如将具有十层导电层的电路板称为十层电路板，其中的十层导电层从上到下依次为第一层导电层、第二层导电层......第十层导电层）上BGA区域的焊盘（或器件引脚）的扇出（即从器件焊盘到相应过孔的走线）布局的设计，以将焊盘在多层电路板上通过走线引出至相应位置，从而便于通过BGA封装在多层电路板上的器件与其他器件在电路板上进行连接。

具体地，通过步骤100，先确定BGA区域的焊盘的行与列（基于BGA区域的所有焊盘一般采取阵列分布），并确定焊盘的行列排序（其可根据需求设定或定义BGA区域焊盘的行与列的次序，即确定第一列到最终列、确定第一行到最终行），例如可按照从左到右或从右到左的顺序依次对各列焊盘进行排序，以保证本实施例方法后续步骤能够基于确定的焊盘行列排序有序进行；并确定多层电路板上BGA区域的焊盘的列数b。基于焊盘的列数b，可根据需求设定和定义BGA区域所有焊盘的起始列（即第一列）和最终列（即第b列），并将BGA区域的所有焊盘划分为对称（如左右对称或上下对称）或部分对称的两个区域，如将第一列至第列的焊盘划分至第一区域，将第列至第b列的焊盘划分至第二区域，在b为偶数时，第一区域的焊盘排布和第二区域的焊盘排布对称；在b为奇数时，第二区域的焊盘排布与第一区域前（b-1）/2列的焊盘排布对称。示例性地，若在划分BGA区域的焊盘的行列时，确定横向（左右方向）的为行，纵向（上下方向）的为列；若将最右方的一列作为第一列，则最左方的一列为第b列（最终列）；若将最上方的一行作为第一行，则最下方的一行为最终行。其中，、为取整符号，表示向下取整，表示取不大于（b+1）/2的最大整数；表示向上取整，表示取不小于（b/2）+1的最小整数。

为提升BGA焊盘扇出（设计）的效率，第一区域和第二区域的焊盘的走线（或引线布局）可同样采用（部分或全部）对称设计，例如，在完成第一区域的焊盘扇出设计（布局）后，第二区域的焊盘扇出设计采用已完成的第一区域的焊盘扇出设计的对称设计，或采用已完成的第一区域的部分焊盘扇出设计的对称设计，换言之，第二区域的焊盘扇出布局与第一区域的（全部或部分）焊盘扇出布局呈轴对称。示例性地，先通过步骤200，对第一区域的焊盘进行扇出，确定第一区域的焊盘的扇出布局（或引线布局）。其后，通过步骤300，当b为偶数时，即BGA区域的焊盘为偶数列时，第一区域的扇出布局即为BGA区域前b/2列的焊盘布局，如此，即可根据第一区域的全部扇出布局采用对称设计，得到与第一区域的焊盘的扇出布局相对称的第二区域的焊盘的扇出布局，从而完成整个BGA区域的所有焊盘的扇出布局；而当b为奇数时，即BGA区域的焊盘为奇数列时，第一区域的扇出布局即为BGA区域前（b+1）/2列的焊盘布局，由于第二区域的列数为（b-1）/2，此时，则根据第一区域的前（b-1）/2列焊盘的扇出布局采用对称设计，得到与第一区域的部分焊盘的扇出布局相对称的第二区域的焊盘的扇出布局，从而完成整个BGA区域的所有焊盘的扇出布局。

其中，为合理、有效利用多层电路板的每层导电层的空间，在对第一区域的焊盘进行扇出时，先将第一区域中前d行和前d列的焊盘在多层电路板的第一层导电层（一般地，将电路板的顶层信号层，也称元件层，作为第一层导电层；将所有导电层的层数作为多层电路板的层数）上进行扇出。通过对前d行和前d列的焊盘同时进行扇出，以合理、充分利用第一层导电层的空间等。在完成第一区域中前d行和前d列的焊盘在多层电路板的第一层导电层上的扇出后，将第一区域中除前d行和前d列外的其他行和其他列的焊盘通过盲孔或通孔扇出至多层电路板的除第一层导电层外的其他导电层。在一些实施例中，位于相同次序的行与列的公共区域的每个焊盘通过一条引线引出即可，其可以是横向引出，或是纵向引出。如此，以在有效利用多层电路板的每层导电层的空间的同时，提升BGA区域焊盘扇出的美观性，以及避免不同焊盘的引线之间相互干涉而影响相应器件及多层电路板的功能，有效提升了多层电路板工作时的稳定性和可靠性。

而且，考虑到电路板上的过孔一般是采用机械打孔、激光打孔，机械打孔和激光打孔均存在一定的局限性，如机械打孔难以用于小于一定孔径的过孔（原因在于容易断刀），激光打孔对小于一定孔径的过孔同样适用，但激光打孔的深度有限。因此，在本实施例方法中，通过对盲孔的孔径设置第一阈值，将第一阈值作为适用激光打孔而不适用机械打孔的阈值，当所需的盲孔的孔径小于第一阈值时，如在进行高集成度的器件的BGA时，需要孔径较小的盲孔时，盲孔采用激光打孔形成。其中，为保证激光打孔的顺利进行，需要满足多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值（第二阈值作为激光打孔深度的上限值），示例性地，当某个采用激光孔的盲孔贯穿多层电路板的前x层导电层时，需要保证采用该盲孔的前x层导电层中的任意相邻两个导电层的间距均小于或等于第二阈值，即保证采用该盲孔的前x层导电层中的任意相邻两个导电层之间的绝缘层（或介质层，其可采用芯板（Core）/半固化片（Prepreg，PP））的厚度均小于或等于第二阈值，以避免前x层导电层间存在大于第二阈值的某层绝缘层影响激光打孔的顺利进行。如此，以提升本实施例方法对高集成度器件（如引脚多且密集的器件）的适用性。

这样，本实施例方法通过对电路板上BGA区域的焊盘采用全部或部分对称的扇出布局，在提升焊盘扇出设计效率的同时，有效降低了焊盘扇出时走线的复杂程度。其中，通过将第一区域中前d行和前d列的焊盘在多层电路板的第一层导电层上进行扇出，以合理、有效利用第一层导电层的空间；通过将第一区域中除前d行和前d列外的其他行和其他列的焊盘在多层电路板的除第一层导电层外的其他导电层上采用盲孔或通孔进行扇出，以利用盲孔或通孔进行相应焊盘在其他导电层上的扇出，实现BGA区域焊盘的分层、有序扇出，在合理、有效利用多层电路板的每层导电层的空间的同时，避免了同一层导电层的焊盘引线设置过多导致线路交叉和干扰的情况发生。而且，相对于大量使用埋孔、盲孔和通孔等过孔进行配合以实现BGA扇出的方式，本实施例方法采用盲孔和通孔即可实现焊盘在其他层的扇出，一方面，盲孔和通孔的使用可以使得焊盘扇出布局更加紧凑，节省电路板上的空间，有助于实现更高密度的布局，提升多层电路板对高集成度器件的适用性；另一方面，减少了过孔类型，能够简化焊盘扇出时的走线设计，且便于实现更加整齐、规整、美观的焊盘扇出走线，降低焊盘扇出走线的繁杂程度等，从而简化了多层电路板结构，有助于简化多层电路板的生产工序，降低多层电路板的生产制造的难度与成本，且简化了采用本实施例方法的多层电路板的设计流程，提升了相应多层电路板的设计效率。另外，当本实施例方法用于高集成度器件（如引脚多且密集的器件）的BGA扇出时，若所需盲孔的孔径小于第一阈值，盲孔采用激光孔，且需保证多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值，以保证盲孔能够顺利制成，如此，提升了本实施例方法的适用性、可靠性。

可选地，当BGA区域的位于同一行的相邻焊盘的中心距和位于同一列的相邻焊盘的中心距均大于第三阈值且小于或等于第四阈值时，每层导电层用于扇出第一区域中的至多两行和两列的焊盘；当BGA区域的位于同一行的相邻焊盘的中心距和位于同一列的相邻焊盘的中心距均小于或等于第三阈值时，每层导电层用于扇出第一区域中的至多一行和一列的焊盘。

为提升本实施例方法对相应高集成度器件的适用性，考虑到用于高集成度器件的器件焊盘（对应高集成度器件的器件引脚）一般设置的较为密集，将本实施例方法所适用的高集成度器件的位于同一行或同一列相邻器件引脚的中心距（即相邻引脚的中心或轴线的间距）的最大值记为第四阈值，也就是说，本实施例方法适用于中心距小于或等于第四阈值的器件焊盘阵列。而且，考虑到用于焊盘扇出的引线存在一定线宽、相邻焊盘的间距有限以及为避免不同的焊盘的引线之间及焊盘与引线之间相互干涉等，将用于焊盘扇出的引线的线宽与焊盘直径之和记为第三阈值。根据BGA区域的位于同一行的相邻焊盘的中心距（即同一行的相邻焊盘的焊盘中心的间距）和位于同一列的相邻焊盘的中心距（即同一列的相邻焊盘的焊盘中心的间距），结合第三阈值，来确定每层导电层适于扇出第一区域中的焊盘的行数和列数。示例性地，当BGA区域的位于同一行的相邻焊盘的中心距和位于同一列的相邻焊盘的中心距均小于或等于所用引线的宽度与焊盘直径之和（即第三阈值）时，若将第一区域中第二行和第二列的焊盘通过相应引线从第一区域中第一行或第一列的相邻焊盘之间引出（为方便走线，焊盘在每层导电层上的扇出一般从最焊盘外圈开始），则第一区域中第二行和第二列的焊盘的相应引线会与第一区域中第一行或第一列的相应焊盘干涉，因此，此时第一层导电层仅适于扇出第一区域中的至多一行和一列的焊盘；而当BGA区域的位于同一行的相邻焊盘的中心距和位于同一列的相邻焊盘的中心距均大于第三阈值且小于或等于第四阈值时，第一区域中第一行或第一列的相邻焊盘之间具有一定空间用于引出第一区域中第二行和第二列的相应焊盘的相应引线，此时，第一层导电层适于扇出第一区域中的两行和两列的焊盘。类似地，对于多层电路板，当BGA区域的位于同一行的相邻焊盘的中心距和位于同一列的相邻焊盘的中心距均大于第三阈值且小于或等于第四阈值时，每层导电层用于扇出第一区域中的至多两行和两列的焊盘；当BGA区域的位于同一行的相邻焊盘的中心距和位于同一列的相邻焊盘的中心距均小于或等于第三阈值时，每层导电层用于扇出第一区域中的至多一行和一列的焊盘。值得说明的是，第四阈值为本实施例方法所适用的高集成度器件的位于同一行或同一列相邻器件引脚的中心距的最大值，对于相应的高集成度器件，其位于同一行或同一列相邻器件引脚对应在多层电路板上的相邻焊盘之间一般不具备适于设置两条互不干涉的引线的空间条件，且过多引线在同一导电层上的设置会极大增加电路板上器件焊盘走线的繁杂程度，因此，一般位于同一行或同一列的相邻两个焊盘之间设置至多一条引线，相应地，在适用于相应高集成度器件的本实施例方法中，多层电路板的每层导电层优选最多扇出第一区域中的两圈焊盘（其为相邻的两行和两列的焊盘）。

这样，本实施例方法在合理、充分、有效利用第一层导电层及其他层导电层的空间的同时，使得第一层导电层及其他层导电层上相应焊盘间的引线布局更加整齐、简洁，避免了线路交叉和干扰的可能性，从而提高了电路板工作时的稳定性和可靠性。

可选地，步骤200之前，本方法还包括：

确定多层电路板上BGA区域的焊盘的行数a。

具体地，在通过步骤200对第一区域的焊盘进行扇出之前，先确定多层电路板上BGA区域的焊盘的行数a，如在步骤100中，同时确定多层电路板上BGA区域的焊盘的行数a和列数b，以便根据a和b来具体设计BGA区域焊盘的扇出。

当BGA区域的位于同一行的相邻焊盘的中心距和位于同一列的相邻焊盘的中心距均大于第三阈值且小于或等于第四阈值、多层电路板的导电层的层数f≥且b≥5时，将第一区域中前d行和前d列的焊盘在多层电路板的第一层导电层上进行扇出包括：

将第一区域中前两行和前两列的焊盘在多层电路板的第一层导电层上进行扇出。

具体地，在b≤4时，第一层导电层上即可实现BGA区域所有焊盘的扇出。在b≥5，f≥时，第一区域中焊盘的列数大于或等于3，由于多层电路板的导电层的层数大于或等于，则可对第一区域中焊盘进行分层扇出，此时，优选将第一区域中前两行和前两列的焊盘在多层电路板的第一层导电层，以有效利用第一层导电层的空间。其中，表示取不小于b/4的最小整数。

将第一区域中除前d行和前d列外的其他行和其他列的焊盘通过盲孔或通孔扇出至多层电路板的除第一层导电层外的其他导电层包括：

若第一区域中除前2n行和前2n列外焊盘的行数和列数中至少一个为1，将第一区域中第2m-1行、第2m行、第2m-1列和第2m列的焊盘通过盲孔扇出至多层电路板的第m层导电层；将第一区域中除前2n行和前2n列外的其他行和其他列的焊盘通过盲孔或通孔扇出至多层电路板的除前n层导电层外的其他导电层；其中，f-1≥n≥m≥2。

在多层电路板的导电层的层数f大于或等于，b≥5时，若第一区域中除前2n行和前2n列外的其他焊盘的行数和列数中至少一个为1，则通过前n层导电层中的每层导电层上扇出第一区域中连续的两行和两列焊盘的前n层导电层，具体地，将第一区域中第2m-1行、第2m行、第2m-1列和第2m列的焊盘在多层电路板的第m层导电层上通过盲孔进行扇出，以有效利用多层电路板的前n层导电层的空间，其中，f-1≥n≥n≥2。对于第一区域中除前2n行和前2n列外的其他行和其他列的焊盘的扇出，则通过相应的盲孔或通孔扇出至多层电路板的除前n层导电层外的其他导电层。

示例性地，当多层电路板的导电层的层数大于2，若第一区域中至少存在四行和四列的焊盘，则将第一区域中第三行、第四行、第三列和第四列的焊盘在多层电路板的第二层导电层上通过盲孔进行扇出，并将第一区域中除前四行和前四列外的其他行和其他列的焊盘在多层电路板的除第一层导电层和第二层导电层外的其他导电层上通过盲孔或通孔进行扇出。当多层电路板的导电层的层数大于3，若第一区域中至少存在六行和六列的焊盘，则将第一区域中第三行、第四行、第三列和第四列的焊盘在多层电路板的第二层导电层上通过盲孔进行扇出，将第一区域中第五行、第六行、第五列和第六列的焊盘在多层电路板的第三层导电层上通过盲孔进行扇出，并将第一区域中除前六行和前六列外的其他行和其他列的焊盘在多层电路板的除第一层导电层至第三层导电层外的其他导电层上通过盲孔或通孔进行扇出。依此类推，可实现第一区域所有焊盘在多层电路板上的扇出。如此，提升了本实施例方法对相应高集成度器件的适用性，且在合理、充分、有效利用多层电路板的空间的同时，使得多层电路板上相应焊盘间的引线布局更加整齐、简洁，避免了线路交叉和干扰的可能性，从而提高了电路板工作时的稳定性和可靠性。

可选地，将第一区域中前两行和前两列的焊盘在多层电路板的第一层导电层上进行扇出包括：

将第一区域中第一行和第一列的焊盘在第一层导电层上通过引线向BGA区域外引出；

将第一区域中第二行和第二列的焊盘在第一层导电层上通过引线经第一行或第一列的相邻焊盘之间的空白区域引出至BGA区域外。

具体地，在第一区域中，位于最外圈的第一行和第一列的焊盘的引线无需经过相邻的两个焊盘之间，因此，位于第一区域中最外圈的第一行和第一列的焊盘可直接在多层电路板的第一层导电层上通过引线引出至BGA区域外。第一区域中第二行和第二列的焊盘引出至BGA区域外则需引线经过第一行和第一列的相邻焊盘之间，因此，第一区域中第二行和第二列的每个焊盘在多层电路板的第一层导电层上通过相应引线经第一行或第一列的相应的两个相邻焊盘之间的空白区域（即未设置焊盘、引线等的区域）引出至BGA区域外。如此，完成第一区域中前两行和前两列的焊盘在多层电路板的第一层导电层上的扇出，其在有效利用多层电路板的每层导电层的空间的同时，提升了BGA区域焊盘扇出的美观性，以及避免了不同焊盘的引线之间相互干涉而相应器件及多层电路板的功能，有效提升了多层电路板工作时的稳定性和可靠性。

可选地，多层电路板包括多个导电层和设置在相邻两个导电层之间的绝缘层。

具体地，多层电路板包括导电层和绝缘层，多层电路板的层数即为导电层的总的层数，绝缘层设置在任意的相邻两个导电层之间，用于隔离（绝缘）不同的导电层。示例性地，对于十层电路板，绝缘层设有九层，九层绝缘层依次设置在第一层导电层与第二层导电层之间、第二层导电层与第三层导电层之间……第九层导电层与第十层导电层之间。

当盲孔的孔径小于第一阈值时，盲孔采用激光孔，且多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值包括：

当盲孔的孔径小于第一阈值时，盲孔采用激光孔，多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层之间的绝缘层的厚度均小于或等于第二阈值。

具体地，相邻两个导电层的间距为一个导电层到另一个导电层的最短距离。对于连接后的导电层与绝缘层，相邻两个导电层的间距也是设置在相邻两个导电层之间的绝缘层的厚度。因此，当盲孔的孔径小于第一阈值时，盲孔采用激光孔，且要选择每层厚度均小于或等于第二阈值的绝缘层作为激光孔（盲孔）的载体。

可选地，当多层电路板的前x层导电层采用同一盲孔且盲孔采用激光孔时，若第一层导电层与第x层导电层的间距大于第二阈值，将前x层导电层和相应的绝缘层按次序进行任意组合，得到的每个组合的起始绝缘层到最终绝缘层的总厚度均小于或等于第二阈值，分别在每个组合的对应位置进行激光打孔后采用二次压合工艺连接所有组合，以形成盲孔。

具体地，由于目前激光打孔存在一定局限性，在所需盲孔孔径（内径）小于第一阈值时，优选采用激光打孔，且此时激光打孔的深度一般小于或等于第二阈值，因此，在盲孔采用激光孔时，为保证盲孔的顺利形成，对多层电路板的采用同一盲孔的所有导电层中任意相邻两个导电层的间距需有一定限制，即要求多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值，也就是说，要求多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层之间的绝缘层的厚度均小于或等于第二阈值。其中，当多层电路板的前x层导电层（即第一层至第x层的导电层）采用同一盲孔且盲孔采用激光孔时，若第一层导电层与第x层导电层的间距小于或等于第二阈值，可直接对连接在一起的前x层导电层进行激光打孔以得到相应的盲孔；而若第一层导电层与第x层导电层的间距大于第二阈值，显然无法直接对连接完成的第一层导电层至第x层导电层进行激光打孔以得到相应的盲孔，则需要对前x层导电层和相应的绝缘层分开进行激光打孔。示例性地，可以将前x层导电层和相应的绝缘层（即与前x层导电层连接的绝缘层，或前x层导电层之间的绝缘层）按次序进行任意组合，如将第g层导电层至第k层导电层以及与第g层导电层至第k层导电层连接的绝缘层进行组合，如此可得到多个组合，要求得到的每个组合的起始绝缘层到最终绝缘层的总厚度均小于或等于第二阈值（以保证能够顺利地对每个组合进行打孔），然后对每个组合进行激光打孔，即在每个组合的对应位置进行激光打孔以打出相应通孔，其后可采用二次压合工艺连接前x层导电层（即按次序连接所有组合），在前x层导电层进行连接后，所有组合的相应通孔与其他导电层构成相应盲孔。如此，以保证盲孔的顺利形成，以及提升盲孔制成的便利性。其中，1≤g≤k≤x；对于某个组合，起始绝缘层为该组合中序列号最小（排序最靠前）的绝缘层，最终绝缘层为该组合中序列号最大（排序最靠后）的绝缘层，如对于前三层导电层和前三层导电层之间的绝缘层构成的组合，将第一层导电层与第二层导电层之间的导电层记为第一层绝缘层，将第二层导电层与第三层导电层之间的导电层记为第二层绝缘层，在该组合中，第一层绝缘层即为起始绝缘层，第二层绝缘层即为最终绝缘层。在一些实施例中，第二阈值的取值范围为(0，4mil]，如第二阈值可取4mil（密耳，或毫英寸）。在一些实施例中，第一阈值的取值范围为（0.1mm-2mm），如第一阈值可取0.15mm（毫米，1毫米约为39.37密耳）。

可选地，上述的每个组合至少包括一层绝缘层。例如，相应组合由一层绝缘层形成，或由一层绝缘层及位于该绝缘层一侧的一层导电层形成，或由一层绝缘层及位于该绝缘层两侧的两层导电层形成，或由其他数量的绝缘层及导电层形成。

为便于理解，下面以十层电路板为例进行说明。当十层电路板的前六层导电层采用同一盲孔且盲孔采用激光孔时，需保证前六层导电层中任意相邻两个导电层的间距均小于或等于第二阈值，此时，若第一层导电层与第六层导电层的间距大于第二阈值，可以将前六层导电层和相应的绝缘层按次序进行任意组合，且要求得到的每个组合的起始绝缘层到最终绝缘层的总厚度（总厚度由起始绝缘层到最终绝缘层的所有绝缘层的厚度和位于起始绝缘层到最终绝缘层之间的所有导电层的厚度构成）小于或等于第二阈值。例如，前六层导电层之间共设有五层导电层，将这五层导电层按导电层的排序依次记为第一层绝缘层（位于第一层导电层与第二层导电层之间）、第二层绝缘层、第三层绝缘层、第四层绝缘层、第五层绝缘层，若第一层绝缘层到第二层绝缘层的总厚度（即第一层绝缘层、第二层导电层和第二层绝缘层的总厚度）小于或等于第二阈值、第三层绝缘层到第四层绝缘层的总厚度（即第三层绝缘层、第四层导电层和第四层绝缘层的总厚度）小于或等于第二阈值，可将第一层导电层、第一层绝缘层（作为起始绝缘层）、第二层导电层、第二层绝缘层（作为最终绝缘层）、第三层导电层作为一个组合，将第三层绝缘层（作为起始绝缘层）、第四层导电层、第四层绝缘层（作为最终绝缘层）、第五层导电层作为一个组合，将第五层绝缘层（即起始绝缘层和最终绝缘层为同一个）、第六层导电层作为一个组合，得到三个适于激光打孔的组合，分别在每个组合的对应位置进行激光打孔后采用二次压合工艺连接所有组合，以形成相应盲孔。

可选地，当多层电路板的前三层导电层采用形式为激光孔的同一盲孔时，若第一层导电层与第三层导电层的间距大于第二阈值，分别在第一层导电层与第二层导电层之间的第一层绝缘层、第二层导电层与第三层导电层之间的第二层绝缘层的对应位置进行激光打孔后采用二次压合工艺连接第一层导电层至第三层导电层，以形成盲孔。

示例性地，当多层电路板的前三层导电层采用形式为激光孔的同一盲孔时，要求采用该盲孔的第一层导电层与第二层导电层的间距、第二层导电层与第三层导电层的间距均小于或等于第二阈值，即要求第一层绝缘层、第二层绝缘层的厚度均小于或等于第二阈值，此时，若第一层导电层与第三层导电层的间距（即第一层绝缘层、第二层导电层和第二层绝缘层的总厚度）大于第二阈值，此时，无法直接对连接的第一层导电层至第三层导电层进行激光打孔以得到相应的盲孔，而需要将第一层导电层至第三层导电层分开进行激光打孔，如对第一层导电层、第一层绝缘层和第二层导电层形成的组合进行激光打孔，对第二层绝缘层和第三层导电层形成的组合进行激光打孔，且进行激光打孔的相应位置需对应，以保证第一层导电层至第三层导电层连接后能够形成相应的盲孔。其中，对于第一层导电层至第三层导电层的连接，优选采用二次压合工艺进行连接（即对相应组合进行二次压合），以提升多层电路板的层间的结合强度，从而保证多层电路板不同导电层之间电气连接的连续性和可靠性。其中，在采用二次压合工艺进行连接时，需保证相应的激光孔的位置相对应（对齐），以形成功能完整的盲孔。

可选地，导电层可采用铜箔等导电材料。

可选地，将第一区域中除前2n行和前2n列外的其他行和其他列的焊盘通过盲孔或通孔扇出至多层电路板的除前n层导电层外的其他导电层包括：

将第一区域中除前2n行和前2n列外的其他行和其他列的焊盘通过盲孔或通孔扇出至多层电路板的第n+1层导电层至第f层导电层中的至少一层上。

具体地，在完成第一区域前2n行和前2n列焊盘在前n层导电层上的分层扇出后，若第一区域中除前2n行和前2n列外焊盘的行数和列数中至少一个为1，则可将第一区域中除前2n行和前2n列外的其他行和其他列的焊盘通过盲孔或通孔扇出至多层电路板的第n+1层导电层至第f层导电层（即位于多层电路板底层的导电层）中的至少一层上。在一些实施例中，可将第一区域剩下的未进行扇出的焊盘在多层电路板的底层的导电层上通过通孔（如机械通孔，其贯穿多层电路板的所有层导电层，可将第一层导电层上的焊盘引至底层的导电层）进行扇出，以提升多层电路板的空间利用率等，且在多层电路板的导电层层数足够时，通过上述操作，可使得其他未进行焊盘（器件引脚）扇出的导电层用于如电源引脚等焊盘的扇出。

为便于理解，下面以BGA区域设有14列28行的焊盘阵列为例对本方法进行说明，设定焊盘的中心间距（pitch，即同一行或同一列的相邻两个焊盘的中心的间距）为0.5mm，焊盘引线的线宽为3mil。结合图2、图3所示（其中省略号表示按顺序省略的内容，将图2和图3中最上方的一行作为第一行、最右方的一列作为第一列，省略号即表示第8-27行的焊盘及相应的过孔），对于14列28行的焊盘阵列，b=14，a=28，划分得到的第一区域由第一列至第七列构成，第二区域由第八列至第十四列构成，由于第一区域与第二区域可采用对称设计，完成第一区域的焊盘扇出后，对第二区域采用对称设计，即可完成BGA区域的焊盘扇出。其后，开始评估焊盘扇出的思路：0.5mm pitch间距意味着BGA区域不能大面积使用6mil/14mil（最小机械孔的孔径（内径）/孔盘（外径）大小），只能局部使用机械孔，机械孔外的其他地方则只能用4mil/10mil（最小激光孔的孔径/孔盘大小）的激光孔；由于焊盘阵列列数较多，单纯地使用VIA 1-2（即贯穿第一层和第二层导电层的盲孔）激光孔也无法完全扇出所有焊盘，因此，需要更多的盲孔类型，但是由于0.5mm Pitch太小，在BGA的内部放不下比4mil/10mil更大的激光孔，所以在挑选多层电路板的导电层的板材（印刷电路板板材）时，需使用如PP/Core（印刷电路板中用到的材料，具体可根据使用场景及需求进行选择）等介质厚度更薄的材料（常规都是4mil厚度的PP/Core）。在一些实施例中，由于BGA区域空间有限，盲孔可采用盘中孔。

在进行扇出时，先将第一区域的前两行和前两列在第一层导电层上进行扇出，且第一区域的前两行和前两列的焊盘无需打穿孔，通过引线引到BGA区域外再打孔（用于连接其他器件）即可；其中，焊盘引线的线宽是3mil，第二行和第二列的焊盘的引线可从第一行和第一列的相应的相邻两个焊盘中间引出，引线到两边的焊盘各是3.5mil（约为3.5mil，通过（焊盘中心间距-焊盘直径-线宽）/2得到）。对于第一区域的第三行、第四行、第三列和第四列的焊盘的扇出，使用VIA 1-2在第二层导电层上进行扇出，即第一层导电层到第二层导电层用4mil/10mil大小的激光孔打穿介质（即打穿第一层导电层与第二层导电层间的绝缘层）形成盲孔（VIA 1-2），然后把第一层导电层的信号线引到第二层导电层扇出，此时，第二层导电层仅用于走第一区域的第三行、第四行、第三列和第四列的焊盘引线（信号线）。继续扇出第一区域的第五行、第六行、第五列和第六列的焊盘，利用板材及加工方式（二次压合）的相应特性，选用VIA 1-3（即贯穿第一层至第三层导电层的盲孔）的激光孔，孔径大小也是4mil/10mil，也就是第一层至第三层导电层用4/10mil大小的激光孔打穿介质（即打穿第一层与第三层导电层间的绝缘层及导电层，可以是一次激光打孔或多次激光打孔）形成盲孔（VIA 1-3），然后把第一层导电层的信号线引到第三层导电层扇出。对于第一区域的第七列的焊盘，则可通过相应盲孔引到相应导电层扇出，如对于具有十层导电层的多层电路板，可将第一区域的第七列的焊盘通过相应盲孔引到第四层、第五层、第六层、第七层、第八层、第九层或第十层（底层）的导电层进行扇出。如此，完成第一区域的焊盘引出，第二区域的焊盘引出采用与第一区域对称的设计即可。

结合图4所示，本发明另一实施例提供一种BGA焊盘扇出方案设计装置，包括：

区域划分单元，用于确定多层电路板上BGA区域的焊盘的列数b及焊盘的行列排序，并将第一列至第列的焊盘划分至第一区域，将第列至第b列的焊盘划分至第二区域；

第一区域扇出设计单元，用于对第一区域的焊盘进行扇出，确定第一区域的扇出布局；

第二区域扇出设计单元，用于当b为偶数时，根据第一区域的扇出布局采用对称设计，确定第二区域的扇出布局；当b为奇数时，根据第一区域中前（b-1）/2列焊盘的扇出布局采用对称设计，确定第二区域的扇出布局；

其中，对第一区域的焊盘进行扇出，确定第一区域的扇出布局包括：

基于行列排序，将第一区域中前d行和前d列的焊盘在多层电路板的第一层导电层上进行扇出；

将第一区域中除前d行和前d列外的其他行和其他列的焊盘通过盲孔或通孔扇出至多层电路板的除第一层导电层外的其他导电层；其中，当盲孔的孔径小于第一阈值时，盲孔采用激光孔，且多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值。

本实施例中，通过BGA焊盘扇出方案设计装置的区域划分单元、第一区域扇出设计单元和第二区域扇出设计单元等结构之间的相互配合，顺利且稳定地执行上述的BGA焊盘扇出方法，实现BGA焊盘扇出（布局）方案的设计，其通过对电路板上BGA区域的焊盘采用全部或部分对称的扇出布局，在提升焊盘扇出设计效率的同时，有效降低了焊盘扇出时走线的复杂程度。其中，通过将第一区域中前两行和前两列的焊盘在多层电路板的第一层导电层上进行扇出，以合理、有效利用第一层导电层的空间；通过将第一区域中除前两行和前两列外的其他行和其他列的焊盘在多层电路板的除第一层导电层外的其他导电层上通过盲孔或通孔进行扇出，以利用盲孔或通孔进行相应焊盘在其他导电层上的扇出，实现BGA区域焊盘的分层、有序扇出，在合理、有效利用多层电路板的每层导电层的空间的同时，避免了同一层导电层的焊盘引线设置过多导致线路交叉和干扰的情况发生。而且，相对于大量使用埋孔、盲孔和通孔等过孔进行配合以实现BGA扇出的方式，本实施例采用盲孔和通孔即可实现焊盘在其他层的扇出，一方面，盲孔和通孔的使用可以使得焊盘扇出布局更加紧凑，节省电路板上的空间，有助于实现更高密度的布局，提升多层电路板对高集成度器件的适用性；另一方面，减少了过孔类型，能够简化焊盘扇出时的走线设计，且便于实现更加整齐、规整、美观的焊盘扇出走线，降低焊盘扇出走线的繁杂程度等，从而简化了多层电路板结构，有助于简化多层电路板的生产工序，降低多层电路板的生产制造的难度与成本，且简化了采用上述的BGA焊盘扇出方法及BGA焊盘扇出方案设计装置的多层电路板的设计流程，实现了BGA焊盘的自动扇出（设计），提升了相应多层电路板的设计效率。另外，当本设计装置用于高集成度器件（如引脚多且密集的器件）的BGA扇出设计时，若所需盲孔的孔径小于第一阈值，盲孔选择采用激光孔，且需保证多层电路板上采用同一盲孔的所有导电层中任意相邻两个导电层的间距均小于或等于第二阈值，以保证后期电路板生产制造时盲孔能够顺利制成，如此，提升本设计装置的适用性、可靠性。

结合图5所示，本发明另一实施例提供一种电子设备，包括存储器501和处理器502；

存储器501，用于存储计算机程序；

处理器502，用于当执行计算机程序时，实现如上的BGA焊盘扇出方法。

本实施例中，通过电子设备的存储器501和处理器502等结构之间的相互配合，顺利且稳定地执行上述的BGA焊盘扇出方法，以通过对电路板上BGA区域的焊盘采用全部或部分对称的扇出布局，在提升焊盘扇出设计效率的同时，有效降低了焊盘扇出时走线的复杂程度。其中，通过将第一区域中前两行和前两列的焊盘在多层电路板的第一层导电层上进行扇出，以合理、有效利用第一层导电层的空间；通过将第一区域中除前两行和前两列外的其他行和其他列的焊盘在多层电路板的除第一层导电层外的其他导电层上通过盲孔或通孔进行扇出，以利用盲孔或通孔进行相应焊盘在其他导电层上的扇出，实现BGA区域焊盘的分层、有序扇出，在合理、有效利用多层电路板的每层导电层的空间的同时，避免了同一层导电层的焊盘引线设置过多导致线路交叉和干扰的情况发生。而且，相对于大量使用埋孔、盲孔和通孔等过孔进行配合以实现BGA扇出的方式，本实施例采用盲孔和通孔即可实现焊盘在其他层的扇出，一方面，盲孔和通孔的使用可以使得焊盘扇出布局更加紧凑，节省电路板上的空间，有助于实现更高密度的布局，提升多层电路板对高集成度器件的适用性；另一方面，减少了过孔类型，能够简化焊盘扇出时的走线设计，且便于实现更加整齐、规整、美观的焊盘扇出走线，降低焊盘扇出走线的繁杂程度等，从而简化了多层电路板结构，有助于简化多层电路板的生产工序，降低多层电路板的生产制造的难度与成本，且简化了采用上述的BGA焊盘扇出方法及电子设备的多层电路板的设计流程，实现了BGA焊盘的自动扇出（设计），提升了相应多层电路板的设计效率。

本发明另一实施例提供一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器读取并运行时，实现如上的BGA焊盘扇出方法。

本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或processor（处理器）执行本发明实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

通过计算机可读存储介质，存储BGA焊盘扇出方法相应的计算机程序，能够保证BGA焊盘扇出方法相应的计算机程序被相应处理器读取和运行时的稳定性等。具体地，通过对电路板上BGA区域的焊盘采用全部或部分对称的扇出布局，在提升焊盘扇出设计效率的同时，有效降低了焊盘扇出时走线的复杂程度。其中，通过将第一区域中前两行和前两列的焊盘在多层电路板的第一层导电层上进行扇出，以合理、有效利用第一层导电层的空间；通过将第一区域中除前两行和前两列外的其他行和其他列的焊盘在多层电路板的除第一层导电层外的其他导电层上通过盲孔或通孔进行扇出，以利用盲孔或通孔进行相应焊盘在其他导电层上的扇出，实现BGA区域焊盘的分层、有序扇出，在合理、有效利用多层电路板的每层导电层的空间的同时，避免了同一层导电层的焊盘引线设置过多导致线路交叉和干扰的情况发生。而且，相对于大量使用埋孔、盲孔和通孔等过孔进行配合以实现BGA扇出的方式，本实施例采用盲孔和通孔即可实现焊盘在其他层的扇出，一方面，盲孔和通孔的使用可以使得焊盘扇出布局更加紧凑，节省电路板上的空间，有助于实现更高密度的布局，提升多层电路板对高集成度器件的适用性；另一方面，减少了过孔类型，能够简化焊盘扇出时的走线设计，且便于实现更加整齐、规整、美观的焊盘扇出走线，降低焊盘扇出走线的繁杂程度等，从而简化了多层电路板结构，有助于简化多层电路板的生产工序，降低多层电路板的生产制造的难度与成本，且简化了采用上述的BGA焊盘扇出方法及计算机可读存储介质的多层电路板的设计流程，实现了BGA焊盘的自动扇出（设计），提升了相应多层电路板的设计效率。

虽然本发明披露如上，但本发明的保护范围并非仅限于此。本领域技术人员在不脱离本发明的精神和范围的前提下，可进行各种变更与修改，这些变更与修改均将落入本发明的保护范围。

Claims (9)

1.一种BGA焊盘扇出方法，其特征在于，基于多层电路板；所述BGA焊盘扇出方法包括：

确定所述多层电路板上BGA区域的焊盘的列数b及所述焊盘的行列排序，并将第一列至第列的所述焊盘划分至第一区域，将第列至第b列的所述焊盘划分至第二区域；

对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局；

当b为偶数时，根据所述第一区域的扇出布局采用对称设计，确定所述第二区域的扇出布局；当b为奇数时，根据所述第一区域中前（b-1）/2列所述焊盘的扇出布局采用对称设计，确定所述第二区域的扇出布局；

其中，所述对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局包括：

基于所述行列排序，将所述第一区域中前d行和前d列的所述焊盘在所述多层电路板的第一层导电层上进行扇出；

将所述第一区域中除前d行和前d列外的其他行和其他列的所述焊盘通过盲孔或通孔扇出至所述多层电路板的除第一层所述导电层外的其他所述导电层；其中，当所述盲孔的孔径小于第一阈值时，所述盲孔采用激光孔，且所述多层电路板上采用同一所述盲孔的所有导电层中任意相邻两个所述导电层的间距均小于或等于第二阈值；

其中，所述对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局之前，所述BGA焊盘扇出方法还包括：

确定所述多层电路板上所述BGA区域的所述焊盘的行数a；

当所述BGA区域的位于同一行的相邻所述焊盘的中心距和位于同一列的相邻所述焊盘的中心距均大于第三阈值且小于或等于第四阈值、所述多层电路板的所述导电层的层数f≥且b≥5时，所述将所述第一区域中前d行和前d列的所述焊盘在所述多层电路板的第一层导电层上进行扇出包括：

将所述第一区域中前两行和前两列的所述焊盘在所述多层电路板的第一层所述导电层上进行扇出；

所述将所述第一区域中除前d行和前d列外的其他行和其他列的所述焊盘通过盲孔或通孔扇出至所述多层电路板的除第一层所述导电层外的其他所述导电层包括：

若所述第一区域中除前2n行和前2n列外所述焊盘的行数和列数中至少一个为1，将所述第一区域中第2m-1行、第2m行、第2m-1列和第2m列的所述焊盘通过所述盲孔扇出至所述多层电路板的第m层所述导电层；将所述第一区域中除前2n行和前2n列外的其他行和其他列的所述焊盘通过所述盲孔或所述通孔扇出至所述多层电路板的除前n层所述导电层外的其他所述导电层；其中，f-1≥n≥m≥2。

2.如权利要求1所述的BGA焊盘扇出方法，其特征在于，当所述BGA区域的位于同一行的相邻所述焊盘的中心距和位于同一列的相邻所述焊盘的中心距均大于第三阈值且小于或等于第四阈值时，每层所述导电层用于扇出所述第一区域中的至多两行和两列的所述焊盘；当所述BGA区域的位于同一行的相邻所述焊盘的中心距和位于同一列的相邻所述焊盘的中心距均小于或等于所述第三阈值时，每层所述导电层用于扇出所述第一区域中的至多一行和一列的所述焊盘。

3.如权利要求1或2所述的BGA焊盘扇出方法，其特征在于，所述将所述第一区域中前两行和前两列的所述焊盘在所述多层电路板的第一层所述导电层上进行扇出包括：

将所述第一区域中第一行和第一列的所述焊盘在第一层所述导电层上通过引线向所述BGA区域外引出；

将所述第一区域中第二行和第二列的所述焊盘在第一层所述导电层上通过引线经第一行或第一列的相邻所述焊盘之间的空白区域引出至所述BGA区域外。

4.如权利要求1或2所述的BGA焊盘扇出方法，其特征在于，所述多层电路板包括多个所述导电层和设置在相邻两个所述导电层之间的绝缘层；所述当所述盲孔的孔径小于第一阈值时，所述盲孔采用激光孔，且所述多层电路板上采用同一所述盲孔的所有导电层中任意相邻两个所述导电层的间距均小于或等于第二阈值包括：

当所述盲孔的孔径小于所述第一阈值时，所述盲孔采用激光孔，所述多层电路板上采用同一所述盲孔的所有导电层中任意相邻两个所述导电层之间的所述绝缘层的厚度均小于或等于所述第二阈值。

5.如权利要求4所述的BGA焊盘扇出方法，其特征在于，当所述多层电路板的前x层所述导电层采用同一所述盲孔且所述盲孔采用激光孔时，若第一层所述导电层与第x层所述导电层的间距大于所述第二阈值，将前x层所述导电层和相应所述绝缘层按次序进行任意组合，得到的每个组合的起始绝缘层到最终绝缘层的总厚度均小于或等于所述第二阈值，分别在每个所述组合的对应位置进行激光打孔后采用二次压合工艺连接所有所述组合，以形成所述盲孔。

6.如权利要求1或2所述的BGA焊盘扇出方法，其特征在于，所述将所述第一区域中除前2n行和前2n列外的其他行和其他列的所述焊盘通过所述盲孔或所述通孔扇出至所述多层电路板的除前n层所述导电层外的其他所述导电层包括：

将所述第一区域中除前2n行和前2n列外的其他行和其他列的所述焊盘通过所述盲孔或所述通孔扇出至所述多层电路板的第n+1层所述导电层至第f层所述导电层中的至少一层上。

7.一种BGA焊盘扇出方案设计装置，用于实现权利要求1-6中任一项所述的BGA焊盘扇出方法，其特征在于，包括：

区域划分单元，用于确定多层电路板上BGA区域的焊盘的列数b及所述焊盘的行列排序，并将第一列至第列的所述焊盘划分至第一区域，将第列至第b列的所述焊盘划分至第二区域；

第一区域扇出设计单元，用于对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局；

第二区域扇出设计单元，用于当b为偶数时，根据所述第一区域的扇出布局采用对称设计，确定所述第二区域的扇出布局；当b为奇数时，根据所述第一区域中前（b-1）/2列所述焊盘的扇出布局采用对称设计，确定所述第二区域的扇出布局；

其中，所述对所述第一区域的所述焊盘进行扇出，确定所述第一区域的扇出布局包括：

基于所述行列排序，将所述第一区域中前d行和前d列的所述焊盘在所述多层电路板的第一层导电层上进行扇出；

将所述第一区域中除前d行和前d列外的其他行和其他列的所述焊盘通过盲孔或通孔扇出至所述多层电路板的除第一层所述导电层外的其他所述导电层；其中，当所述盲孔的孔径小于第一阈值时，所述盲孔采用激光孔，且所述多层电路板上采用同一所述盲孔的所有导电层中任意相邻两个所述导电层的间距均小于或等于第二阈值。

8.一种电子设备，其特征在于，包括存储器和处理器；

所述存储器，用于存储计算机程序；

所述处理器，用于当执行所述计算机程序时，实现如权利要求1-6中任一项所述的BGA焊盘扇出方法。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器读取并运行时，实现如权利要求1-6中任一项所述的BGA焊盘扇出方法。