CN108882506A - 一种针对高密度pcb板的电路结构 - Google Patents

一种针对高密度pcb板的电路结构 Download PDF

Info

Publication number
CN108882506A
CN108882506A CN201810816343.3A CN201810816343A CN108882506A CN 108882506 A CN108882506 A CN 108882506A CN 201810816343 A CN201810816343 A CN 201810816343A CN 108882506 A CN108882506 A CN 108882506A
Authority
CN
China
Prior art keywords
pcb
via hole
conductor layer
measuring point
solder mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810816343.3A
Other languages
English (en)
Inventor
杜娟花
于健涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yuhua Chicco Science And Education Workshop
Original Assignee
Nanjing Yuhua Chicco Science And Education Workshop
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yuhua Chicco Science And Education Workshop filed Critical Nanjing Yuhua Chicco Science And Education Workshop
Priority to CN201810816343.3A priority Critical patent/CN108882506A/zh
Publication of CN108882506A publication Critical patent/CN108882506A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请适用于计算机领域，提供了一种针对高密度PCB板的电路结构，包括球栅阵列封装电子器件，在所述球栅阵列封装电子器件下方的PCB布线区域的过孔位置设置测点；所述过孔一端的导体层周围的PCB被阻焊层覆盖，且所述过孔被阻焊层全塞并露出所述过孔一端的导体层的外圈部分，形成所述测点；所述过孔另一端的导体层及其导体层周围的PCB被阻焊层覆盖。本申请实施例通过在BGA电子器件背面的过孔上设置测点，使得在PCB板面积有限、集成度较高的情况下，节省PCB面积，方便电路的测试，同时不影响PCB电路信号质量。

Description

一种针对高密度PCB板的电路结构
技术领域
本申请属于计算机领域，尤其涉及一种针对高密度PCB 板的电路结构。
背景技术
在PCB电路中，为提高产品成品率以及验证产品的性能，PCB 电路板的测试环节不可缺少，对于PCB 电路中BGA(Ball Grid Array，球栅阵列) 封装的电子器件，通常的测试方法是在PCB 板上设置测点，通过测点以完成对主要信号的测量。但随着电子产品集成度增加，PCB 板单位面积内的电子器件以及布线越来越密集，信号质量、速率的要求也越发严格。由于每个测点会占用一定的PCB 电路板面积，所以对于密度比较高的PCB 电路、在PCB面积有限或者线路信号质量要求比较高的情况下，已不允许电路设计人员任意拉线加测点。因此，为达到节省PCB 面积，合理设置测点，且不影响信号质量，以方便对于BGA 封装电子器件的各路信号的正确测试，便是一个有待解决的技术问题。
发明内容
本申请的主要目的在于提供一种针对高密度PCB 板的电路结构，旨在解决背景技术中所提到的问题。
本申请是这样实现的，一种针对高密度PCB 板的电路结构，包括球栅阵列封装电子器件，在所述球栅阵列封装电子器件下方的PCB 布线区域的过孔位置设置测点；所述过孔一端的导体层周围的PCB 被阻焊层覆盖，且所述过孔被阻焊层全塞并露出所述过孔一端的导体层的外圈部分，形成所述测点；
所述过孔另一端的导体层及其导体层周围的PCB 被阻焊层覆盖。
进一步的，所述测点的形状为环形。
更进一步的，所述环形的宽度不小于4mil
通过在BGA 电子器件下方的PCB 布线区域的过孔位置设置测点，使得在PCB 板面积有限、集成度较高的情况下，节省PCB 面积，方便电路的测试，同时不影响PCB 电路信号质量。
附图说明
图1是本申请实施例提供的PCB板电路结构示意图。
具体实施方式
为了使本申请的目的、原理及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在本申请的实施例中针对高密度PCB 板的电路结构，包括球栅阵列封装电子器件，且在所述球栅阵列封装电子器件下方的PCB 布线区域的过孔位置设置测点；所述过孔一端的导体层周围的PCB 被阻焊层覆盖，且所述过孔被阻焊层全塞并露出所述过孔一端的导体层的外圈部分，形成所述测点；所述过孔另一端的导体层及其导体层周围的PCB 被阻焊层覆盖。
图1示出了本申请一实施例，如图1 所示：在PCB 板3 上设置有过孔1，所述过孔1用于PCB 板3 不同层之间的连通，在本实施例中，导体层为铜层，所述过孔1 的侧壁以及上下端边缘区域设置有铜层4。过孔1 的顶端铜层4 周围的PCB 板3，被阻焊层2 所覆盖，所述阻焊层2 可以为绿油。
对于过孔1 的底端铜层4 及其周围的PCB 板3，被阻焊层2 覆盖。同时，整个过孔1被阻焊层全塞处理，以防止PCB 制程中，BGA 器件电路虚焊的问题。过孔1 顶端的铜层4部分，其铜层4 中心小部分连同顶端过孔1 区域被阻焊层2 覆盖，露出外圈部分的部分铜层5，形成PCB 板3 上的测点。露出的部分铜层5 形状为环形，其宽度D 不小于4mil。
在具体的实施例中，BGA 电子器件设置在PCB 板3 的一侧，所述测点设置在PCB板3 的另一侧与BGA 电子器件相对应的区域。
通过在过孔1 上设置测点，使得在小面积或集成度很高的PCB 电路设计中，节省PCB 板的面积。同时，该测点可以设置在BGA 封装器件的背面，节省PCB 电路，方便电路的测试，同时不影响PCB 电路信号质量。以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (3)

1.一种针对高密度PCB板的电路结构，包括球栅阵列封装电子器件，其特征在于，在所述球栅阵列封装电子器件下方的PCB 布线区域的过孔位置设置测点；所述过孔一端的导体层周围的PCB 被阻焊层覆盖，且所述过孔被阻焊层全塞并露出所述过孔一端的导体层的外圈部分，形成所述测点；所述过孔另一端的导体层及其导体层周围的PCB 被阻焊层覆盖。
2.如权利要求1所述的一种针对高密度PCB板的电路结构，其特征在于，所述测点的形状为环形。
3.如权利要求2所述的一种针对高密度PCB板的电路结构，其特征在于，所述环形的宽度不小于4mil。
CN201810816343.3A 2018-07-24 2018-07-24 一种针对高密度pcb板的电路结构 Withdrawn CN108882506A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810816343.3A CN108882506A (zh) 2018-07-24 2018-07-24 一种针对高密度pcb板的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810816343.3A CN108882506A (zh) 2018-07-24 2018-07-24 一种针对高密度pcb板的电路结构

Publications (1)

Publication Number Publication Date
CN108882506A true CN108882506A (zh) 2018-11-23

Family

ID=64304688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810816343.3A Withdrawn CN108882506A (zh) 2018-07-24 2018-07-24 一种针对高密度pcb板的电路结构

Country Status (1)

Country Link
CN (1) CN108882506A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022119084A1 (de) 2022-07-29 2024-02-01 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022119084A1 (de) 2022-07-29 2024-02-01 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Similar Documents

Publication Publication Date Title
US9629241B2 (en) Printed circuit board, ball grid array package and wiring method of printed circuit board
JP5371932B2 (ja) モジュール基板
JP2013539910A (ja) アンダーフィル付き半導体チップデバイス
US7511299B1 (en) Packaged integrated circuit with raised test points
US9236361B2 (en) Millimeter wave wafer level chip scale packaging (WLCSP) device
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
TWI618175B (zh) 設置有天線的積體電路封裝裝置及其製造方法
CN104425459A (zh) 半导体装置及半导体装置的检查方法
TW201407716A (zh) 半導體封裝件之製法
CN108882506A (zh) 一种针对高密度pcb板的电路结构
CN106771405B (zh) 一种球栅阵列式集成电路接口适配器
JP2004289156A (ja) リセスボンド半導体パッケージ基板
US8633398B2 (en) Circuit board contact pads
CN117119678A (zh) 一种适用于球栅阵列芯片的焊盘及球栅阵列芯片
JP2006278374A (ja) 半導体装置及びその実装構造
US11018094B2 (en) Semiconductor packages configured for measuring contact resistances and methods of obtaining contact resistances of the semiconductor packages
CN105050320A (zh) 一种针对高密度pcb板的电路结构
US9275940B2 (en) Semiconductor device and manufacturing method thereof
TWI444115B (zh) 印刷電路板和晶片系統
CN201986262U (zh) 一种针对高密度pcb板的电路结构
CN204180382U (zh) 印刷电路板和球栅阵列封装体
JP4956048B2 (ja) 半導体装置およびその製造方法
US7126155B1 (en) S-parameter power plane probe coupon
KR101142340B1 (ko) 반도체 패키지용 기판 및 그의 제조 방법
US20180218956A1 (en) Electric circuit module and test method of electric circuit module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20181123

WW01 Invention patent application withdrawn after publication