KR100615606B1 - 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 - Google Patents
메모리 모듈 및 이 모듈의 신호 라인 배치 방법 Download PDFInfo
- Publication number
- KR100615606B1 KR100615606B1 KR1020050021552A KR20050021552A KR100615606B1 KR 100615606 B1 KR100615606 B1 KR 100615606B1 KR 1020050021552 A KR1020050021552 A KR 1020050021552A KR 20050021552 A KR20050021552 A KR 20050021552A KR 100615606 B1 KR100615606 B1 KR 100615606B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- signal
- same
- same signal
- signal applying
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (12)
- 양면에 미러 형태로 탑재되는 메모리 칩들; 및상기 메모리 칩들의 동일 신호 인가 볼들이 접촉되는 양면에 미러 형태로 배치된 동일 신호 인가 접촉 패드들을 구비하는 인쇄 회로 기판을 구비하고,상기 미러 형태로 배치된 동일 신호 인가 접촉 패드들중 일면의 동일 신호 인가 접촉 패드 측으로 치우쳐서 형성되고, 상기 타면과 일면의 신호 라인을 연결하는 비아를 구비하고,상기 타면으로 전송되는 신호를 접촉 공통점에 연결하고, 상기 접촉 공통점과 상기 타면의 동일 신호 인가 접촉 패드를 연결하고, 상기 접촉 공통점을 상기 타면에 형성된 비아로 연결하고, 상기 일면에 형성된 비아와 상기 일면의 동일 신호 인가 접촉 패드를 연결하는 것을 특징으로 하는 메모리 모듈.
- 제1항에 있어서, 상기 접촉 공통점은상기 접촉 공통점으로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 전송 시간과 상기 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일하도록 하기 위한 지점에 배치하는 것을 특징으로 하는 메모리 모듈.
- 제2항에 있어서, 상기 접촉 공통점은상기 비아와 상기 타면의 동일 신호 인가 접촉 패드사이에 배치되는 것을 특징으로 하는 메모리 모듈.
- 제1항에 있어서, 상기 인쇄 회로 기판은적어도 4개이상의 층으로 이루어지는 것을 특징으로 하는 메모리 모듈.
- 제1항에 있어서, 상기 타면의 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이와상기 타면의 접촉 공통점으로부터 상기 타면의 비아까지의 신호 라인의 길이, 상기 타면의 비아로부터 상기 일면의 비아까지의 신호 라인의 길이, 및 상기 일면의 비아로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이를 합한 신호 라인의 길이가 동일한 것을 특징으로 하는 메모리 모듈.
- 제1항에 있어서, 상기 비아의 주변에 고주파수로 전송되는 신호 라인들이 배치되는 것을 특징으로 하는 메모리 모듈.
- 양면에 미러 형태로 탑재되는 메모리 칩들; 및상기 메모리 칩들의 동일 신호 인가 볼들이 접촉되는 양면에 미러 형태로 배치된 동일 신호 인가 접촉 패드들을 구비하는 인쇄 회로 기판을 구비하는 메모리 모듈의 신호 라인 배치 방법에 있어서,상기 미러 형태로 배치된 동일 신호 인가 접촉 패드들중 일면의 동일 신호 인가 접촉 패드 측으로 치우쳐서 상기 타면과 일면의 신호 라인을 연결하는 비아를 형성하고,상기 타면으로 전송되는 신호를 접촉 공통점에 연결하고, 상기 접촉 공통점과 상기 타면의 동일 신호 인가 접촉 패드를 연결하고, 상기 접촉 공통점을 상기 타면에 형성된 비아로 연결하고, 상기 일면에 형성된 비아와 상기 일면의 동일 신호 인가 접촉 패드를 연결하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
- 제7항에 있어서, 상기 접촉 공통점을상기 접촉 공통점으로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 전송 시간과 상기 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일하도록 하기 위한 지점에 배치하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
- 제8항에 있어서, 상기 접촉 공통점을상기 비아와 상기 타면의 동일 신호 인가 접촉 패드사이에 배치하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
- 제7항에 있어서, 상기 인쇄 회로 기판이적어도 4개이상의 층으로 이루어지는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
- 제7항에 있어서, 상기 타면의 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이와상기 타면의 접촉 공통점으로부터 상기 타면의 비아까지의 신호 라인의 길이, 상기 타면의 비아로부터 상기 일면의 비아까지의 신호 라인의 길이, 및 상기 일면의 비아로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이를 합한 신호 라인의 길이를 동일하게 하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
- 제7항에 있어서, 상기 비아의 주변에 고주파수로 전송되는 신호 라인을 배치하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050021552A KR100615606B1 (ko) | 2005-03-15 | 2005-03-15 | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 |
US11/357,500 US7390973B2 (en) | 2005-03-15 | 2006-02-17 | Memory module and signal line arrangement method thereof |
JP2006071647A JP5052801B2 (ja) | 2005-03-15 | 2006-03-15 | メモリモジュール及びこのモジュールの信号ライン配置方法 |
TW095108720A TWI303437B (en) | 2005-03-15 | 2006-03-15 | Memory module and signal line arrangement method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050021552A KR100615606B1 (ko) | 2005-03-15 | 2005-03-15 | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100615606B1 true KR100615606B1 (ko) | 2006-08-25 |
Family
ID=37009119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050021552A KR100615606B1 (ko) | 2005-03-15 | 2005-03-15 | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7390973B2 (ko) |
JP (1) | JP5052801B2 (ko) |
KR (1) | KR100615606B1 (ko) |
TW (1) | TWI303437B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8369099B2 (en) | 2009-02-03 | 2013-02-05 | Samsung Electronics Co., Ltd. | Electronics device module |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101166401B (zh) * | 2006-10-16 | 2011-11-30 | 辉达公司 | 用于在高速系统中放置多个负载的方法和系统 |
US8502390B2 (en) | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8610260B2 (en) | 2011-10-03 | 2013-12-17 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
KR101894824B1 (ko) | 2011-10-03 | 2018-09-04 | 인벤사스 코포레이션 | 윈도우 없는 와이어 본드 어셈블리를 위해 이중의 단자 세트를 이용하는 스터브 최소화 |
JP5947904B2 (ja) | 2011-10-03 | 2016-07-06 | インヴェンサス・コーポレイション | 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化 |
US8659141B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
JP2014528652A (ja) | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
US8659140B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US8659142B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
WO2013052372A2 (en) * | 2011-10-03 | 2013-04-11 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
JP5919872B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303562A (ja) | 1997-04-30 | 1998-11-13 | Toshiba Corp | プリント配線板 |
JP2000252328A (ja) | 1999-03-01 | 2000-09-14 | Texas Instr Inc <Ti> | 集積回路パッケージ用の2つの面をもつフレキシブル回路および製造方法 |
KR20020064525A (ko) * | 2001-02-02 | 2002-08-09 | 삼성전자 주식회사 | 클럭 공유 양면 메모리 모듈 및 그 배선방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3370203A (en) * | 1965-07-19 | 1968-02-20 | United Aircraft Corp | Integrated circuit modules |
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
JP3487524B2 (ja) * | 1994-12-20 | 2004-01-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US6021048A (en) * | 1998-02-17 | 2000-02-01 | Smith; Gary W. | High speed memory module |
JP4002378B2 (ja) | 1999-12-27 | 2007-10-31 | エルピーダメモリ株式会社 | 電子回路 |
US8125087B2 (en) * | 2001-02-20 | 2012-02-28 | Intel Corporation | High-density flip-chip interconnect |
JP3990578B2 (ja) | 2002-02-26 | 2007-10-17 | 京セラ株式会社 | 配線基板およびそれを用いた電子装置 |
US7071547B2 (en) * | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
JP2004128315A (ja) | 2002-10-04 | 2004-04-22 | Sanyo Electric Co Ltd | 半導体集積回路及びその配線方法 |
US7093076B2 (en) | 2002-12-12 | 2006-08-15 | Samsung Electronics, Co., Ltd. | Memory system having two-way ring topology and memory device and memory module for ring-topology memory system |
KR100688501B1 (ko) * | 2004-09-10 | 2007-03-02 | 삼성전자주식회사 | 미러링 구조를 갖는 스택 boc 패키지 및 이를 장착한양면 실장형 메모리 모듈 |
US7309914B2 (en) * | 2005-01-20 | 2007-12-18 | Staktek Group L.P. | Inverted CSP stacking system and method |
US7291907B2 (en) * | 2005-02-28 | 2007-11-06 | Infineon Technologies, Ag | Chip stack employing a flex circuit |
-
2005
- 2005-03-15 KR KR1020050021552A patent/KR100615606B1/ko active IP Right Grant
-
2006
- 2006-02-17 US US11/357,500 patent/US7390973B2/en not_active Expired - Fee Related
- 2006-03-15 JP JP2006071647A patent/JP5052801B2/ja not_active Expired - Fee Related
- 2006-03-15 TW TW095108720A patent/TWI303437B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303562A (ja) | 1997-04-30 | 1998-11-13 | Toshiba Corp | プリント配線板 |
JP2000252328A (ja) | 1999-03-01 | 2000-09-14 | Texas Instr Inc <Ti> | 集積回路パッケージ用の2つの面をもつフレキシブル回路および製造方法 |
KR20020064525A (ko) * | 2001-02-02 | 2002-08-09 | 삼성전자 주식회사 | 클럭 공유 양면 메모리 모듈 및 그 배선방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8369099B2 (en) | 2009-02-03 | 2013-02-05 | Samsung Electronics Co., Ltd. | Electronics device module |
Also Published As
Publication number | Publication date |
---|---|
JP5052801B2 (ja) | 2012-10-17 |
US20060207788A1 (en) | 2006-09-21 |
JP2006260755A (ja) | 2006-09-28 |
US7390973B2 (en) | 2008-06-24 |
TWI303437B (en) | 2008-11-21 |
TW200632930A (en) | 2006-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100615606B1 (ko) | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 | |
US7679168B2 (en) | Printed circuit board with differential pair arrangement | |
US6617694B2 (en) | Semiconductor chip, semiconductor device, methods of fabricating thereof, circuit board and electronic device | |
CN108878482B (zh) | 一种显示面板及电子装置 | |
JP4454926B2 (ja) | グランド又は電源回路より伝送線をシールドするための装置 | |
US20070115712A1 (en) | Apparatus and method for mounting microelectronic devices on a mirrored board assembly | |
US20110294308A1 (en) | Substrate and ic socket | |
KR20200067672A (ko) | 반도체 패키지 | |
JPH10303366A (ja) | 半導体装置 | |
JP2008182062A (ja) | 半導体装置 | |
JP2002026235A (ja) | メモリモジュール及びメモリモジュールソケット並びにこれらを含むシステムボード | |
US6662250B1 (en) | Optimized routing strategy for multiple synchronous bus groups | |
JP2006216956A (ja) | 配線構造を有するメモリモジュール | |
US7583509B2 (en) | Memory module and memory system having the same | |
US20080136011A1 (en) | Semiconductor device | |
JP2011091295A (ja) | 光データリンク | |
US11317504B2 (en) | Electronic assembly | |
KR102295106B1 (ko) | 인쇄회로기판 | |
KR101639618B1 (ko) | 전자 소자 모듈 | |
KR100702016B1 (ko) | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 | |
US7133295B2 (en) | Memory module and memory system | |
US10412831B2 (en) | Circuit board and layout structure | |
US20210383729A1 (en) | Flexible micro device display panel | |
US7356796B2 (en) | Method and apparatus to boost high-speed I/O signal performance using semi-interleaved transmitter/receiver pairs at silicon die bump and package layout interfaces | |
KR20030026534A (ko) | 커플링 노이즈를 감소시킬 수 있는 배선 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 14 |