KR101639618B1 - 전자 소자 모듈 - Google Patents
전자 소자 모듈 Download PDFInfo
- Publication number
- KR101639618B1 KR101639618B1 KR1020090008428A KR20090008428A KR101639618B1 KR 101639618 B1 KR101639618 B1 KR 101639618B1 KR 1020090008428 A KR1020090008428 A KR 1020090008428A KR 20090008428 A KR20090008428 A KR 20090008428A KR 101639618 B1 KR101639618 B1 KR 101639618B1
- Authority
- KR
- South Korea
- Prior art keywords
- vias
- region
- lines
- contact pad
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
전자 소자 모듈이 개시된다. 전자 소자 모듈은 두 개의 레이어들을 이용하여 모듈 기판의 양면에 실장된 제1 전자 소자 쌍을 연결하고, 두 개의 레이어들을 이용하여 제1 전자 소자 쌍과 그에 인접한 제2 전자 소자 쌍을 연결할 수 있다. 여기서 두 개의 레이어들 각각은 전자 소자 쌍들에 신호를 인가하기 위한 레이어일 수 있다.
모듈(module), 레이어(layer), 기판
Description
본 발명은 전자 소자 모듈에 관한 것으로, 보다 상세하게는 기판의 양면에 실장되는 다수의 전자 소자들을 포함하는 전자 소자 모듈의 레이어(layer) 수를 감소시키기 위한 기술에 관한 것이다.
모듈 기판의 단면에 실장되는 다수의 전자 소자들을 포함하는 단면 실장 모듈에 있어서, 제조 원가를 절감하기 위하여 배선을 위한 레이어를 감소시키기 위한 방법에 대한 관심이 증가하고 있다. 예컨대, 모듈 기판의 일면에는 전자 소자들을 실하고 나머지 일면을 배선 사용함으로써 레이어 수가 감소될 수 있다.
모듈 기판의 양면에 실장되는 다수의 전자 소자들을 포함하는 양면 실장 제품의 경우에도 원가 절감을 위하여 레이어 감소의 필요성이 증가하고 있다. 그러나 양면 실장 제품의 경우 단면 실장 제품에 비하여 2 배 이상의 전자 소자들이 실장되므로 배선 공간의 부족한 실정이며, 이로 인하여 레이어를 축소하는데 어려움이 있다.
양면 실장 메모리 모듈을 예로 들면, 어드레스/커맨드 신호는 모듈 기판의 양면에 실장된 메모리 칩 쌍 각각에 인가되어야 하며, 비아(via)를 통하여 모듈 기 판의 일면에 실장된 메모리 칩과 모듈 기판의 나머지 일면에 실장된 메모리 칩이 연결되어야 하며, 인접한 메모리 칩 쌍과도 연결되어야 하므로 레이어 축소는 더욱 어려워진다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 다수의 전자 소자들을 모듈 기판의 양면에 실장하고 있는 전자 소자 모듈에 신호들을 공급하기 위한 레이어 수를 감소시킴으로써 제조 원가를 절감하고 제조 공정을 단순화시킬 수 있는 전자 소자 모듈을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 전자 소자 모듈은 제1 접촉 패드 영역, 제2 접촉 패드(pad) 영역, 제1 비아 영역, 제1 레이어, 및 제2 레이어를 포함할 수 있다.
제1 접촉 패드 영역 및 제2 접촉 패드 각각은 모듈 기판의 양면에 미러 형태로 배열되며 제1 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들을 포함할 수 있다. 제1 비아 영역은 상기 제1 접촉 패드 영역 및 제2 접촉 패드 영역 사이에 형성되는 다수의 비아들을 포함할 수 있다.
제1 레이어는 상기 모듈 기판의 일면의 상기 제1 접촉 패드 영역에 포함된 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 다수의 비아들 중에서 상응하는 비아들을 연결하는 다수의 제1 라인들을 포함할 수 있다.
제2 레이어는 상기 모듈 기판의 나머지 일면의 상기 제2 접촉 패드 영역에 포함된 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 상응하는 비아들을 연결하는 다수의 제2 라인들 및 상기 상응하는 비아들과 제2 전자 소자 쌍을 연결하는 다수의 제3 라인들을 포함할 수 있다.
제1 레이어는 상기 모듈 기판의 상기 일면의 상기 제2 접촉 패드 영역에 포함된 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 다수의 비아들 중에서 상응하는 비아들을 연결하는 다수의 제4 라인들을 더 포함할 수 있으며, 제2 레이어는 상기 모듈 기판의 상기 나머지 일면의 상기 제1 접촉 패드 영역에 포함된 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 상응하는 비아들을 연결하는 다수의 제5 라인들 및 상기 다수의 제5 라인들에 연결된 비아들과 상기 제2 전자 소자 쌍을 연결하는 다수의 제6 라인들을 더 포함할 수 있다.
전자 소자 모듈 중에서 상기 제2 전자 소자 쌍에 상응하는 부분은 제3 접촉 패드 영역, 제4 접촉 패드 영역, 제2 비아 영역, 제1 레이어, 및 제2 레이어를 포함할 수 있다.
제3 접촉 패드 영역 및 제4 접촉 패드 영역 각각은 모듈 기판의 양면에 미러 형태로 배열되며 상기 제2 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들을 포함할 수 있다. 제2 비아 영역은 상기 제3 접촉 패드 영역 및 제4 접촉 패드 영역 사이에 형성되는 다수의 비아들을 포함할 수 있다.
제2 레이어는 상기 모듈 기판의 상기 일면의 상기 제3 접촉 패드 영역에 포함된 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제2 비아 영역에 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 연결하는 다수의 제7 라인들을 포함할 수 있다.
제1 레이어는 상기 모듈 기판의 상기 나머지 일면의 상기 제4 접촉 패드 영 역에 포함된 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제2 비아 영역의 상기 상응하는 비아들을 연결하는 다수의 제8 라인들 및 상기 제2 비아 영역의 상기 상응하는 비아들과 제1 전자 소자 쌍을 연결하는 다수의 제9라인들을 포함할 수 있다.
제2 레이어는 상기 모듈 기판의 상기 일면의 상기 제4 접촉 패드 영역에 포함된 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제2 비아 영역의 포함된 비아들 중에서 상응하는 비아들을 연결하는 다수의 제10 라인들을 더 포함할 수 있으며, 제1 레이어는 상기 모듈 기판의 상기 나머지 일면의 상기 제3 접촉 패드 영역에 포함된 접촉 패드들과 상기 제2 비아 영역의 상기 상응하는 비아들을 연결하는 다수의 제11 라인들 및 상기 제2 비아 영역의 상기 상응하는 비아들과 상기 제1 전자 소자 쌍을 연결하는 다수의 제12 라인들을 더 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 전자 소자 모듈은 제1 접촉 패드, 제2 접촉 패드, 제1 비아 영역, 제2 비아 영역, 제1 레이어, 및 제2 레이어를 포함할 수 있다.
제1 접촉 패드 영역 및 제2 접촉 패드 영역 각각은 모듈 기판의 양면에 미러 형태로 배열되며 제1 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들을 포함할 수 있다.
제1 비아 영역 및 제2 비아 영역 각각은 상기 제1 접촉 패드 영역 및 제2 접촉 패드 영역 사이에 형성되며 상기 제1 접촉 패드 영역의 가장 자리 및 상기 제2 접촉 패드 영역의 가장 자리에 형성될 수 있다.
제1 레이어는 모듈 기판의 일면의 상기 제1 접촉 패드 영역에 포함된 접촉 패드들과 상기 제2 비아 영역에 포함된 비아들을 연결시키며 상기 제2 접촉 패드 영역에 포함된 접촉 패드들과 상기 제1 비아 영역에 포함된 비아들과 연결시킬 수 있다.
제2 레이어는 상기 모듈 기판의 나머지 일면의 상기 제1 접촉 패드 영역에 포함된 접촉 패드들과 상기 제1 비아 영역에 포함된 비아들을 연결시키며, 상기 모듈 기판의 나머지 일면의 상기 제2 접촉 패드 영역에 포함된 접촉 패드들과 상기 제2 비아 영역에 포함된 비아들을 연결시키며, 상기 제1 비아 영역과 상기 제2 비아 영역 사이에 형성되며 상기 제1 비아 영역 및 제2 비아 영역에 포함된 비아들을 제2 전자 소자쌍과 연결시키는 라인들을 포함할 수 있다.
전자 소자 모듈 중에서 상기 제2 전자 소자 쌍에 상응하는 부분은 제3 접촉 패드 영역, 제4 접촉 패드 영역, 제3 비아 영역 및 제4 비아 영역, 제1 레이어, 및 제2 레이어를 포함할 수 있다.
제3 접촉 패드 영역 및 제4 접촉 패드 영역 각각은 모듈 기판의 양면에 미러 형태로 배열되며 상기 제2 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들을 포함할 수 있다. 제3 비아 영역 및 제4 비아 영역 각각은 상기 제3 접촉 패드 영역 및 제4 접촉 패드 영역 사이에 형성되며 상기 제3 접촉 패드 영역의 가장 자리 및 상기 제4 접촉 패드 영역의 가장 자리에 형성될 수 있다.
제2 레이어는 상기 모듈 기판의 상기 일면의 상기 제3 접촉 패드 영역에 포함된 접촉 패드들과 상기 제4 비아 영역에 포함된 비아들을 연결시키며 상기 모듈 기판의 상기 일면의 상기 제4 접촉 패드 영역에 포함된 접촉 패드들과 상기 제3 비아 영역에 포함된 비아들을 연결시킬 수 있다.
제1 레이어는 상기 모듈 기판의 나머지 일면의 상기 제3 접촉 패드 영역에 포함된 접촉 패드들과 상기 제3 비아 영역에 포함된 비아들을 연결시키며, 상기 모듈 기판의 나머지 일면의 상기 제4 접촉 패드 영역에 포함된 접촉 패드들과 상기 제4 비아 영역에 포함된 비아들을 연결시키며, 상기 제3 비아 영역과 상기 제4 비아 영역 사이에 형성되며 상기 제3 비아 영역 및 제4 비아 영역에 포함된 비아들을 상기 제1 전자 소자 쌍과 연결시키는 라인들을 포함할 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 전자 소자 모듈은 모듈 기판의 양면에 실장되는 전자 소자들에 신호를 인가하기 위한 레이어 수를 감소시킴으로써 그 제조 원가를 절감할 수 있고 그 제조 공정을 단순화할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 명세서에 있어서는 어느 하나의 구성요소가 다른 구성요소로 데이터 또는 신호를 '전송'하는 경우에는 상기 구성요소는 상기 다른 구성요소로 직접 상기 데이터 또는 신호를 전송할 수 있고, 적어도 하나의 또 다른 구성요소를 통하여 상기 데이터 또는 신호를 상기 다른 구성요소로 전송할 수 있음을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 배선도(100)를 개념적으로 나타낸 것이다. 도 1을 참조하면, 전자 소자 모듈의 배선도(100)는 제1 전자 소자 쌍(미도시)을 위한 제1 전자 소자 쌍 부분(101)과 제1 전자 소자 쌍에 인접한 제2 전자 소자 쌍(미도시)을 위한 제2 전자 소자 쌍 부분(102)을 포함한다.
제1 전자 소자 쌍 부분(101)은 제1 전자 소자 쌍이 실장 되는 부분이다. 제1 전자 소자 쌍 부분(101)은 제1 접촉 패드 영역(110), 제2 접촉 패드 영역(120), 제1 비아 영역(130), 및 실선으로 표시된 다수의 라인들(L1 및 L4)을 포함하는 제1 레이어, 및 점선으로 표시된 다수의 라인들(L2, L3, L5, 및 L6)을 포함하는 제2 레이어를 포함한다.
여기서, 제1 레이어 및 제2 레이어는 모듈 기판의 양면에 실장되는 전자 소자에 신호들을 인가하기 위한 배선일 수 있다. 제1 레이어, 제2 레이어, 및 비아들을 통하여 서로 연결되는 접촉 패드 쌍은 전자 소자 쌍에 동일한 신호를 인가하기 위한 접촉 패드 쌍일 수 있다.
반도체 칩이 모듈 기판의 양면에 실장되는 메모리 모듈을 예로 들면 제1 레이어 및 제2 레이어는 모듈 기판의 양면에 실장되는 메모리 칩에 신호들을 인가하기 위한 배선일 수 있다. 메모리 모듈에 있어서, 동일한 신호라 함은 모듈 기판의 양면에 실장되는 메모리 칩에 공통적으로 인가되는 어드레스 신호, 커맨드 신호 등 일 수 있다.
일반적인 기판 모듈의 양면에 전자 소자들이 실장된 전자 소자 모듈은 적어도 5개 이상의 레이어들을 포함한다. 예컨대, 적어도 5개의 레이어들은 전원 라인 레이어, 접지 라인 레이어, 및 적어도 3개의 신호 인가용 레이어들을 포함할 수 있다.
여기서, 전원 라인 레이어 및 접지 라인 레이어 각각은 안정적인 전원 공급, 노이즈 특성 개선 등을 위하여 하나의 레이어로 구현되는 것이 일반적이다. 본 발명의 실시예에 따른 전자 소자 모듈은 신호 인가용 레이어들의 수를 줄이는 것을 목적으로 한다.
제1 접촉 패드 영역(110) 및 제2 접촉 패드 영역(120) 각각은 모듈 기판의 양면에 미러 형태로 배열된다. 제1 접촉 패드 영역(110)은 제1 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들(P11 내지 P16)을 포함한다. 제2 접촉 패드 영역(120)은 제1 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들(P11' 내지 P16')을 포함한다.
제1 비아 영역(130)은 제1 접촉 패드 영역(110) 및 제2 접촉 패드 영역(120) 사이에 형성되는 다수의 비아들(V1 내지 V6)을 포함한다. 모듈 기판의 양면에 실장된 제1 전자 소자 쌍은 다수의 비아들(V1 내지 V6)을 통하여 서로 연결될 수 있다. 즉, 제1 레이어와 제2 레이어는 다수의 비아들(V1' 내지 V10')을 통하여 서로 연결될 수 있다.
제1 레이어는 제1 라인들(L1)을 포함한다. 제1 라인들(L1)은 모듈 기판의 일 면의 제1 접촉 패드 영역(110)에 포함된 다수의 접촉 패드들(P11 내지 P16) 중에서 상응하는 접촉 패드들(P11, P12, 및 P13)과 다수의 비아들(V1 내지 V6) 중에서 상응하는 비아들(V1, V2, 및 V3)을 연결한다.
제2 레이어는 제2 라인들(L2)을 포함한다. 제2 라인들(L2)은 모듈 기판의 나머지 일면의 제2 접촉 패드 영역(120)에 포함된 다수의 접촉 패드들(P11' 내지 P16') 중에서 상응하는 접촉 패드들(P11', P12', 및 P13')과 다수의 비아들(V1 내지 V6) 중에서 상응하는 비아들(V1, V2, 및 V3)을 연결한다.
제2 레이어는 상응하는 비아들(V1, V2, 및 V3)과 제2 전자 소자 쌍을 연결하는 다수의 제3 라인들(L3)을 포함한다. 제3 라인들(L3)은 제3 비아 영역(170)에 포함된 다수의 비아들(V1" 내지 V6") 중에서 상응하는 비아들(V1", V2", 및 V3")을 통하여 상응하는 비아들(V1, V2, 및 V3)을 제2 전자 소자 쌍과 연결한다.
제3 라인들(L3)은 제1 비아 영역(110)에 형성되는 제1 레이어에 포함된 다수의 제1 라인들(L1)과 교차하는 방향으로 형성된다. 도 1을 참조하면, 제1 라인들(L1)은 가로 방향으로 형성되며, 제3 라인들(L3)은 세로 방향으로 형성됨을 알 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
또한, 제1 레이어는 제4 라인들(L4)을 포함한다. 제4 라인들(L4)은 모듈 기판의 일면의 제2 접촉 패드 영역(120)에 포함된 다수의 접촉 패드들(P11' 내지 P16') 중에서 상응하는 접촉 패드들(P14', P15', 및 P16')과 다수의 비아들(V1 내지 V6) 중에서 상응하는 비아들(V4, V5, 및 V6)을 연결한다.
제2 레이어는 제5 라인들(L5) 및 제6 라인들(L6)을 더 포함한다. 제5 라인들(L5)은 모듈 기판의 나머지 일면의 제1 접촉 패드 영역(110)에 포함된 다수의 접촉 패드들(P11 내지 P16) 중에서 상응하는 접촉 패드들(P14, P15, 및 P16)과 다수의 비아들(V1 내지 V6) 중에서 상응하는 비아들(V4, V5, 및 V6)을 연결한다.
제6 라인들(L6)은 제3 비아 영역(170)에 포함된 다수의 비아들(V1" 내지 V6") 중에서 상응하는 비아들(V4", V5", 및 V6")을 통하여 상응하는 비아들(V4, V5, 및 V6)과 제2 전자 소자 쌍을 연결한다. 제6 라인들(L6)은 제1 비아 영역(110)에 형성되는 제1 레이어에 포함된 다수의 제1 라인들(L1) 및 제4 라인들(L4)과 교차하는 방향으로 형성된다.
도 1을 참조하면, 제1 라인들(L1) 및 제4 라인들(L4)은 가로 방향으로 형성되는 반면, 제6 라인들(L6)은 세로 방향으로 형성됨을 알 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
도 1에서 제1 전자 소자 쌍 부분(101)을 참조하면, 제1 비아 영역(130)에 포함된 다수의 비아들(V1 내지 V6)은 제1 접촉 패드 영역(110) 또는 제2 접촉 패드 영역(120) 영역으로 치우쳐서 위치하며, 제1 비아 영역(130)에 포함된 다수의 비아들(V1 내지 V6)과 제3 비아 영역(170)에 포함된 다수의 비아들(V1" 내지 V6")을 연결하는 제3 라인들(L3) 및 제6 라인들(L6)은 서로 교차되지 않음을 알 수 있다.
그러므로 본 발명의 실시예에 따른 전자 소자 모듈은 신호 인가를 위하여 적어도 3개의 레이어들을 포함하는 일반적인 전자 소자 모듈과 달리 2개의 레이어들로 모듈 기판의 양면에 실장된 제1 전자 소자 쌍에 신호를 인가할 수 있다.
제2 전자 소자 쌍 부분(102)은 제2 전자 소자 쌍이 실장되는 부분을 나타낸 다. 제2 전자 소자 쌍 부분(102)은 제3 접촉 패드 영역(140), 제4 접촉 패드 영역(150), 제2 비아 영역(160), 및 실선으로 표시된 다수의 라인들(L8, L9, L11, 및 L12)을 포함하는 제1 레이어, 및 점선으로 표시된 다수의 라인들(L7 및 L10)을 포함하는 제2 레이어를 포함한다.
제3 접촉 패드 영역(140) 및 제4 접촉 패드 영역(150)은 모듈 기판의 양면에 미러 형태로 배열된다. 제3 접촉 패드 영역(140)은 제2 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들(P21 내지 P26)을 포함한다. 제4 접촉 패드 영역(150)은 제2 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들(P21' 내지 P26')을 포함한다.
제2 비아 영역(160)은 제3 접촉 패드 영역(140) 및 제4 접촉 패드 영역(150) 사이에 형성되는 다수의 비아들(V1' 내지 V6')을 포함한다. 모듈 기판의 양면에 실장된 제2 전자 소자 쌍은 다수의 비아들(V1' 내지 V6')을 통하여 서로 연결될 수 있다.
제2 레이어는 제7 라인들(L7)을 포함한다. 제7 라인들(L7)은 모듈 기판의 일면의 제3 접촉 패드 영역(140)에 포함된 접촉 패드들(P21 내지 P26) 중에서 상응하는 접촉 패드들(P21, P22, 및 P23)과 제2 비아 영역(160)에 포함된 다수의 비아들(V1' 내지 V6') 중에서 상응하는 비아들(V1', V2', 및 V3')을 연결한다.
제1 레이어는 제8 라인들(L8) 및 제9 라인들(L9)을 포함한다. 제8 라인들(L8)은 모듈 기판의 나머지 일면의 제4 접촉 패드 영역(150)에 포함된 접촉 패드들(P21' 내지 P26') 중에서 상응하는 접촉 패드들(P21', P22', 및 P23')과 제2 비 아 영역(160)의 상응하는 비아들(V1', V2', 및 V3')을 연결한다.
제9 라인들(L9)은 제3 비아 영역(170)의 다수의 비아들(V1" 내지 V6") 중에서 상응하는 비아들(V4", V5", 및 V6")을 통하여 제2 비아 영역(160)의 상응하는 비아들(V1', V2', 및 V3')과 제1 전자 소자 쌍을 연결한다.
제9 라인들(L9)은 제2 비아 영역(160)에 형성되는 제2 레이어에 포함된 다수의 제7 라인들(L7)과 교차하는 방향으로 형성된다. 도 1을 참조하면, 제7 라인들(L7)은 가로 방향으로 형성되며, 제9 라인들(L9)은 세로 방향으로 형성됨을 알 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
또한, 제2 레이어는 제10 라인들(L10)을 포함한다. 제10 라인들(L10)은 모듈 기판의 일면의 제4 접촉 패드 영역(150)에 포함된 다수의 접촉 패드들(P21' 내지 P26') 중에서 상응하는 접촉 패드들(P24', P25', 및 P26')과 다수의 비아들(V1' 내지 V6') 중에서 상응하는 비아들(V4', V5', 및 V6')을 연결한다.
제1 레이어는 제11 라인들(L11) 및 제12 라인들(L12)을 포함한다. 제11 라인들(L11)은 모듈 기판의 나머지 일면의 제3 접촉 패드 영역(140)에 포함된 다수의 접촉 패드들(P21 내지 P26) 중에서 상응하는 접촉 패드들(P24, P25, 및 P26)과 다수의 비아들(V1' 내지 V6') 중에서 상응하는 비아들(V4', V5', 및 V6')을 연결한다.
제12 라인들(L12)은 제3 비아 영역(170)에 포함된 다수의 비아들(V1" 내지 V6") 중에서 상응하는 비아들(V4", V5", 및 V6")을 통하여 상응하는 비아들(V4', V5', 및 V6')을 제1 전자 소자 쌍과 연결한다. 제12 라인들(L12)은 제2 비아 영 역(160)에 형성되는 제2 레이어에 포함된 다수의 제7 라인들(L7) 및 제10 라인들(L10)과 교차하는 방향으로 형성된다.
도 1을 참조하면, 제7 라인들(L7) 및 제10 라인들(L10)은 가로 방향으로 형성되는 반면, 제9 라인들(L9) 및 제12 라인들(L12)은 세로 방향으로 형성됨을 알 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
도 1에서 제2 전자 소자 쌍 부분(102)을 참조하면, 제2 비아 영역(160)에 포함된 다수의 비아들(V1' 내지 V6')은 제3 접촉 패드 영역(140) 또는 제4 접촉 패드 영역(150) 영역으로 치우쳐서 위치하며, 제2 비아 영역(160)에 포함된 다수의 비아들(V1' 내지 V6')과 제3 비아 영역(170)에 포함된 다수의 비아들(V1" 내지 V6")을 연결하는 제9 라인들(L9) 및 제12 라인들(L12)은 서로 교차되지 않음을 알 수 있다.
그러므로 본 발명의 실시예에 따른 전자 소자 모듈은 신호 인가를 위하여 적어도 3개의 레이어들을 포함하는 일반적인 전자 소자 모듈과 달리 2개의 레이어들로 모듈 기판의 양면에 실장된 제2 전자 소자 쌍에 신호를 인가할 수 있는 것이다.
도 1을 참조하면, 제1 전자 소자 쌍과 제1 전자 소자 쌍 사이를 연결하기 위하여 제3 비아 영역(170)의 다수의 비아들(V1" 내지 V6")에 연결되는 라인들은 제1 전자 소자 쌍 부분(101)에서는 제2 레이어이며, 제2 전자 소자 쌍 부분(102)에서는 제1 레이어임을 알 수 있다.
이는 제1 전자 소자 쌍과 제2 전자 소자 쌍은 서로 반전되는 레이어를 이용하여 신호를 인가받는 것을 의미한다. 예컨대, 모듈 기판의 일면에 실장되는 제1 전자 소자는 제1 레이어를 이용하여 신호들을 인가받고 모듈 기판의 나머지 일면에 실장되는 제2 전자 소자는 제2 레이어를 이용하여 신호를 인가받는다고 가정한다.
그러면 모듈 기판의 일면에 실장되는 제2 전자 소자는 제2 레이어를 이용하여 신호를 인가받고 모듈 기판의 나머지 일면에 실장되는 제2 전자 소자는 제1 레이어를 이용하여 신호를 인가받는다.
이는 인접한 제1 전자 소자 쌍과 제2 전자 소자 쌍을 2개의 레이어들을 이용하여 서로 연결하기 위함이다. 왜냐하면, 반전되지 않은 레이어들을 이용하여 라인들을 연결하면 라인들이 서로 교차되기 때문에 2개의 레이어들로는 인접한 제1 전자 소자 쌍과 제2 전자 소자 쌍을 연결할 수 없기 때문이다.
상술한 바와 같이, 도 1에 도시된 본 발명의 실시예에 따른 전자 소자 모듈은 2개의 레이어를 이용하여 모듈 기판의 양면에 실장되는 전자 소자 쌍들에 동일한 신호를 인가할 수 있으며, 서로 인접한 전자 소자 쌍들 사이를 연결할 수 있다. 그러므로 본 발명의 실시예에 따른 전자 소자 모듈은 일반적인 양면 실장 전자 소자 모듈에 비하여 그 제조 원가가 낮고 그 제조 공정도 단순하다.
도 2는 본 발명의 다른 실시예에 따른 전자 소자 모듈의 배선도(100')를 개념적으로 나타낸 것이다. 도 2를 참조하면, 전자 소자 모듈의 배선도(100')는 제1 전자 소자 쌍(미도시)을 위한 제1 전자 소자 쌍 부분(101')과 제1 전자 소자 쌍에 인접한 제2 전자 소자 쌍(미도시)을 위한 제2 전자 소자 쌍 부분(102')을 포함한다.
제1 전자 소자 쌍 부분(101')은 제1 전자 소자 쌍이 실장 되는 부분이다. 제 1 전자 소자 쌍 부분(101')은 제1 접촉 패드 영역(110), 제2 접촉 패드 영역(120), 제1 비아 영역(130), 및 실선으로 표시된 다수의 라인들(L1)을 포함하는 제1 레이어, 및 점선으로 표시된 다수의 라인들(L2 및 L3)을 포함하는 제2 레이어를 포함한다.
제2 전자 소자 쌍 부분(102')은 제2 전자 소자 쌍이 실장되는 부분을 나타낸다. 제2 전자 소자 쌍 부분(102')은 제3 접촉 패드 영역(140), 제4 접촉 패드 영역(150), 제2 비아 영역(160), 및 실선으로 표시된 다수의 라인들(L8 및 L9)을 포함하는 제1 레이어, 및 점선으로 표시된 다수의 라인들(L7)을 포함하는 제2 레이어를 포함한다.
제2 배선도(100')에 있어서, 제1 전자 소자 쌍 부분(101') 및 제2 전자 소자 쌍 부분(102')은 제1 배선도(100)와 같이 서로 반전된 레이어를 이용하여 신호들을 인가받는다.
도 2에 도시된 배선도(이하 '제2 배선도'라 함, 100')는 도 1에 도시된 배선도(이하 '제1 배선도'라 함, 100)와 유사한 구조를 가진다. 그러므로 제2 배선도(100')에 대해서는 도1 및 도 2를 참조하여 양자의 차이점을 중심으로 살펴본다.
제1 배선도(100)에 대한 제2 배선도(100')의 차이점은 아래와 같다.
(1) 제2 배선도(100')의 제1 접촉 패드 영역(110)에 포함된 다수의 접촉 패드들(P11 내지 P16) 각각은 모두 제1 레이어에 포함된 다수의 제1 라인들(L1)에 의하여 제1 비아 영역(130)에 포함된 다수의 비아들(V1 내지 V6) 중에서 상응하는 비아와 연결된다.
또한, 제2 배선도(100')의 제3 접촉 패드 영역(140)에 포함된 다수의 접촉 패드들(P21 내지 P26) 각각은 모두 제2 레이어에 포함된 다수의 제7 라인들(L7)에 의하여 제2 비아 영역(160)에 포함된 다수의 비아들(V1' 내지 V6') 중에서 상응하는 비아로 연결된다.
(2) 제2 배선도(100')의 제2 접촉 패드 영역(120)에 포함된 다수의 접촉 패드들(P11' 내지 P16') 각각은 모두 제2 레이어에 포함된 다수의 제2 라인들(L2)에 의하여 제1 비아 영역(130)에 포함된 다수의 비아들(V1 내지 V6) 중에서 상응하는 비아와 연결된다.
또한, 제2 배선도(100')의 제4 접촉 패드 영역(150)에 포함된 다수의 접촉 패드들(P21' 내지 P26') 각각은 모두 제1 레이어에 포함된 다수의 제8 라인들(L8)에 의하여 제2 비아 영역(170)에 포함된 다수의 비아들(V1' 내지 V6') 중에서 상응하는 비아와 연결된다.
(3) 제2 배선도(100')의 제1 비아 영역(130)에 포함된 다수의 비아들(V1 내지 V6)은 제1 접촉 패드 영역(110) 또는 제2 접촉 패드 영역(120)에 치우쳐서 형성되지 않는다. 그러나 다수의 비아들(V1 내지 V6)을 제3 비아 영역(170)의 다수의 비아들(V1" 내지 V6")로 연결하는 제3 라인들(L3)이 서로 교차하지 않는 점은 제1 배선도(100)와 동일하다.
또한, 제2 배선도(100')의 제2 비아 영역(160)에 포함된 다수의 다수의 비아들(V1' 내지 V6')은 제3 접촉 패드 영역(140) 또는 제4 접촉 패드 영역(150)에 치우쳐서 형성되지 않는다. 그러나 다수의 비아들(V1' 내지 V6')을 제3 비아 영 역(170)의 다수의 비아들(V1" 내지 V6")과 연결하는 제9 라인들(L9)이 서로 교차하지 않는 점은 제1 배선도(100)와 동일하다.
상술한 바와 같이, 제2 배선도(100')는 제1 배선도(100)와 구조상의 차이점을 가진다. 그러나 제1 배선도(100)와 마찬가지로 제2 배선도(100')에서 제1 전자 소자 쌍과 제2 전자 소자 쌍을 연결하기 위한 제3 라인들(L3) 및 제9 라인들(L9) 각각은 서로 교차되지 않는다.
그러므로 제2 배선도(100')에 기초한 본 발명의 실시예에 따른 전자 소자 모듈도 2개의 레이어를 이용하여 모듈 기판의 양면에 실장되는 전자 소자 쌍들에 동일한 신호들을 인가할 수 있으며, 서로 인접한 전자 소자 쌍들 사이를 연결함으로써 일반적인 양면 실장 전자 소자 모듈에 비하여 그 제조 원가가 낮고 그 제조 공정도 단순화될 수 있다.
도 3은 본 발명의 따른 전자 소자 모듈의 비교예에 따른 전자 소자 모듈의 배선도(이하 '제3 배선도'라 함, 200)를 개념적으로 나타낸 것이다. 제3 배선도(200)는 일반적인 양면 실장 전자 소자 모듈의 배선도이다.
제3 배선도(200)에서 실선은 제1 레이어를 나타내고, 점선은 제2 레이어를 나타내며, 굵은 실선은 제3 레이어를 나타낸다.
도 3을 참조하면, 제3 배선도(200)에서는 제1 배선도(100) 및 제2 배선도(100')와 달리 제1 접촉 패드 영역(110) 및 제4 접촉 패드 영역(150)에 포함된 접촉 패드들(P11 내지 P16 및 P21' 내지 P26') 각각은 제1 레이어에 포함된 라인들(L1 및 L8)을 통하여 제1 비아 영역(130) 및 제2 비아 영역(160)에 포함된 비아 들(V1 내지 V6 및 V1' 내지 V6') 중 상응하는 비아와 연결된다.
또한, 제3 배선도(200)에서는 제1 배선도(100) 및 제2 배선도(100')와 달리 제2 접촉 패드 영역(120) 및 제3 접촉 패드 영역(140)에 포함된 접촉 패드들(P11' 내지 P16' 및 P21 내지 P26) 각각은 제2 레이어에 포함된 라인들(L2 및 L7)을 통하여 제1 비아 영역(130) 및 제2 비아 영역(160)에 포함된 비아들(V1 내지 V6 및 V1' 내지 V6') 중 상응하는 비아와 연결된다.
제3 배선도(200)는 제1 배선도(100)와 제2 배선도(100')와 달리 제1 레이어 및 제2 레이어 이외에 제1 전자 소자 쌍 부분(101")과 제2 전자 소자 쌍 부분(102")을 연결하기 위한 다수의 라인들(L3')을 포함하는 별도의 제3 레이어를 더 포함한다. 왜냐하면, 제1 레이어 또는 제2 레이어를 이용하여 인접한 전자 소자 쌍들을 연결하고자 한다면 라인들이 서로 교차하기 때문이다.
도 4는 본 발명의 실시예에 따른 전자 소자 모듈의 제1 전자 소자 쌍에 대한 실제 배선도(이하 '제4 배선도'라 함, 101a)를 나타낸다. 도 4를 참조하면, 제4 배선도(101a)는 제1 접촉 패드 영역(110), 제2 접촉 패드 영역(120), 제1 비아 영역(130a), 제2 비아 영역(130b), 실선으로 도시된 제1 레이어, 및 점선으로 표시된 레2 레이어를 포함한다.
제1 비아 영역(130a)은 제1 접촉 패드 영역(110) 및 제2 접촉 패드 영역(120) 사이에서 제1 접촉 패드 영역(110) 가장 자리에 형성되며, 다수의 비아들(V1' 내지 V10')을 포함한다. 제2 비아 영역(130b)은 제1 접촉 패드 영역(110) 및 제2 접촉 패드 영역(120) 사이에서 제2 접촉 패드 영역(120)의 가장 자리에 형 성되며, 다수의 비아들(V1 내지 V10)을 포함한다. 도 4를 참조하면, 제1 비아 영역(130a) 및 제2 비아 영역(130b)이 서로 겹치는 부분이 형성될 수 있음을 알 수 있다.
제1 레이어는 모듈 기판의 일면의 제1 접촉 패드 영역(110)에 포함된 다수의 접촉 패드들(P1 내지 P10) 각각을 제2 비아 영역(130b)에 포함된 다수의 비아들(V1 내지 V10) 중에서 상응하는 비아들과 연결시킨다. 또한, 제1 레이어는 모듈 기판의 일면의 제2 접촉 패드 영역(120)에 포함된 다수의 접촉 패드들(P1' 내지 P10') 각각을 제1 비아 영역(130a)에 포함된 다수의 비아들(V1' 내지 V10') 중에서 상응하는 비아들과 연결시킨다.
제2 레이어는 모듈 기판의 나머지 일면의 제1 접촉 패드 영역(110)에 포함된 다수의 접촉 패드들(P1 내지 P10) 각각을 제1 비아 영역(130a)에 포함된 다수의 비아들(V1' 내지 V10') 중에서 상응하는 비아로 연결시킨다. 또한, 제2 레이어는 제2 접촉 패드 영역(120)에 포함된 다수의 접촉 패드들(P1' 내지 P10') 각각을 제2 비아 영역(130b)에 포함된 다수의 비아들(V1 내지 V10) 중에서 상응하는 비아들과 연결시킨다.
또한, 제2 레이어는 제1 비아 영역(130a) 및 제2 비아 영역(130b)에 포함된 다수의 비아들(V1' 내지 V10' 및 V1 내지 V10, 단, V1 및 V7 제외)을 인접한 전자 소자 쌍과 연결시키기 위한 다수의 라인들을 포함한다.
도 4를 참조하면, 제2 레이어 중 제1 소자 쌍을 상기 제2 전자 소자 쌍과 연결시키는 라인들은 제1 비아 영역(130a)과 제2 비아 영역(130b) 사이에 형성되는 제1 레이어에 포함된 다수의 라인들과 교차하는 방향으로 형성된다. 즉, 제1 비아 영역(130a)과 제2 비아 영역(130b) 사이에 형성되는 제1 레이어에 포함된 다수의 라인들은 가로 방향으로 형성되는 반면, 제2 레이어 중 제1 소자 쌍을 상기 제2 전자 소자 쌍과 연결시키는 라인들은 세로 방향으로 형성됨을 알 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
또한, 제1 비아 영역(130a) 및 제2 비아 영역(130b)에 포함된 다수의 비아들(V1' 내지 V10' 및 V1 내지 V10)을 제2 전자 소자 쌍과 연결하는 라인들은 서로 교차되지 않음을 알 수 있다.
그러므로 제4 배선도(101a)에 기초한 본 발명의 실시예에 따른 전자 소자 모듈은 신호 인가를 위하여 적어도 3개의 레이어들을 포함하는 일반적인 전자 소자 모듈과 달리 2개의 레이어들로 모듈 기판의 양면에 실장된 제2 전자 소자 쌍에 신호들을 인가할 수 있는 것이다.
도 5는 본 발명의 실시예에 따른 전자 소자 모듈의 인접한 전자 소자 쌍 사이를 연결하는 실제 배선도(이하 '제5 배선도'라 함, 100a)이다. 제5 배선도(100a)에서 작은 원은 접촉 패드를 나타내며 큰 원은 비아를 나타낸다.
도 5를 참조하면, 제5 배선도(100a)는 제1 전자 소자 쌍 부분(101a) 및 제2 전자 소자 쌍 부분(102b)을 포함한다. 제1 전자 소자 쌍 부분(101a)은 도 4에 도시된 제4 배선도(101a)에 상응하므로 그에 대한 상세한 설명은 생략한다.
제5 배선도(100a)에 있어서 제1 전자 소자 쌍 부분(101a)과 제2 전자 소자 쌍 부분(102a)은 제1 배선도(100) 및 제2 배선도(100')에 도시된 바와 같이 서로 반전된 레이어를 이용하여 배선되는 것을 알 수 있다.
예컨대, 제5 배선도(100a)의 제1 전자 소자 쌍 부분(101a)의 모듈 기판의 일면에 실장되는 전자 소자에 대한 배선이 제1 레이어로 이루어지고 모듈 기판의 나머지 일면에 실장되는 전자 소자에 대한 배선이 제2 레이어로 이루어지면, 제2 전자 소자 쌍 부분(102a)의 모듈 기판의 일면에 실장되는 전자 소자에 대한 배선은 제2 레이어로 이루어지고 모듈 기판의 나머지 일면에 실장되는 전자 소자에 대한 배선은 제1 레이어로 이루질 수 있다.
제2 전자 소자 쌍 부분(102a)은 제3 접촉 패드 영역(140), 제4 접촉 패드 영역(150), 제3 비아 영역(160a), 제4 비아 영역(160b), 실선으로 도시된 제1 레이어, 및 점선으로 도시된 제2 레이어를 포함한다.
제3 비아 영역(160a) 및 제4 비아 영역(160b) 각각은 제3 접촉 패드 영역(140) 및 제4 접촉 패드 영역(150)의 가장 자리에 형성되며, 다수의 비아들을 포함한다.
제2 레이어는 모듈 기판의 나머지 일면의 제3 접촉 패드 영역(140)에 포함된 접촉 패드들과 제4 비아 영역(160b)에 포함된 비아들을 연결시키며, 모듈 기판의 나머지 일면의 제4 접촉 패드 영역(150)에 포함된 접촉 패드들과 제3 비아 영역(160a)에 포함된 비아들을 연결한다.
제1 레이어는 모듈 기판의 나머지 일면의 제3 접촉 패드 영역(140)에 포함된 접촉 패드들과 제3 비아 영역(160a)에 포함된 비아들을 연결하며, 모듈 기판의 나머지 일면의 제4 접촉 패드 영역(150)에 포함된 접촉 패드들과 제4 비아 영 역(160b)에 포함된 비아들을 연결시킨다. 제1 레이어는 제3 비아 영역(160a)과 제4 비아 영역(160b) 사이에 형성되며 제3 비아 영역(160a) 및 제4 비아 영역(160b)에 포함된 비아들을 제5 비아 영역(170)에 포함된 다수의 비아들을 통하여 서로 연결시키는 라인들을 포함한다.
제1 레이어 중 제2 소자 쌍을 제1 전자 소자 쌍과 연결시키는 라인들은 제3 비아 영역(160a)과 제4 비아 영역(160b) 사이에 형성되는 제2 레이어에 포함된 다수의 라인들과 교차하는 방향으로 형성되며 서로 교차되지 않음을 알 수 있다. 그러므로 제2 전자 소자 쌍도 2개의 레이어들로 모듈 기판의 양면에 실장된 제2 전자 소자 쌍에 신호를 인가할 수 있는 것이다.
또한, 제5 배선도(100a)에 기초한 전자 소자 모듈도 제1 레이어, 제2 레이어, 및 제5 비아 영역(170)에 포함된 다수의 비아들을 이용하여 인접한 전자 소자 쌍들 사이를 연결할 수 있으므로 일반적인 양면 실장 전자 소자 모듈에 비하여 그 제조 원가가 낮고 그 제조 공정도 단순하다.
도 6은 본 발명의 실시예에 따른 전자 소자 모듈에 대한 비교예에 따른 전자 소자 모듈의 실제 배선도(이하 '제6 배선도'라 함, 100b)이다. 도 6을 참조하면, 제1 전자 소자 쌍 부분(101a)와 제2 전자 소자 쌍 부분(102b)는 서로 반전되지 않은 레이어를 이용하여 배선됨을 알 수 있다.
그러므로 제6 배선도(100b)를 이용한 전자 소자 모듈은 제1 배선도(100), 제2 배선도(100'), 및 제5 배선도(100a)에 기초한 전자 소자 모듈과 달리 두 개의 레이어들을 이용하여 인접한 전자 소자 쌍들을 서로 연결할 수 없다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 배선도를 개념적으로 나타낸 것이다.
도 2는 본 발명의 다른 실시예에 따른 전자 소자 모듈의 배선도를 개념적으로 나타낸 것이다.
도 3은 본 발명의 따른 전자 소자 모듈의 비교예에 따른 전자 소자 모듈의 배선도를 개념적으로 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 전자 소자 모듈의 제1 전자 소자 쌍에 대한 실제 배선도이다.
도 5는 본 발명의 실시예에 따른 전자 소자 모듈의 인접한 전자 소자 쌍들 사이를 연결하는 실제 배선도이다.
도 6은 본 발명의 실시예에 따른 전자 소자 모듈에 대한 비교예에 따른 전자 소자 모듈의 실제 배선도를 나타낸다.
Claims (12)
- 각각이 모듈 기판의 양면에 미러 형태로 배열되며 제1 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들을 포함하는 제1 접촉 패드 영역 및 제2 접촉 패드 영역;상기 제1 접촉 패드 영역 및 상기 제2 접촉 패드 영역 사이에 형성되는 다수의 비아들을 포함하는 제1 비아 영역;상기 모듈 기판의 일면의 상기 제1 접촉 패드 영역에 포함된 상기 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제1 비아 영역에 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 연결하는 다수의 제1 라인들을 포함하는 제1 레이어; 및상기 모듈 기판의 나머지 일면의 상기 제2 접촉 패드 영역에 포함된 상기 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제1 비아 영역에 포함된 상기 다수의 비아들 중에서 상기 상응하는 비아들을 연결하는 다수의 제2 라인들 및 제3 비아 영역에 포함된 다수의 비아들 중에서 상응하는 비아들을 통하여, 상기 제1 비아 영역에 포함된 상기 다수의 비아들 중에서 상기 상응하는 비아들과 제2 전자 소자 쌍을 연결하는 다수의 제3 라인들을 포함하는 제2 레이어를 포함하고,상기 제3 비아 영역에 포함된 상기 다수의 비아들은 상기 제1 레이어 및 상기 제2 레이어를 이용하여, 상기 제1 전자 소자 쌍과 상기 제2 전자 소자 쌍을 연결하는 전자 소자 모듈.
- 제1항에 있어서, 상기 다수의 제3 라인들은상기 제1 비아 영역에 형성되는 제1 레이어에 포함된 상기 다수의 제1 라인들과 교차하는 방향으로 형성되는 전자 소자 모듈.
- 제2항에 있어서, 상기 제1 레이어는상기 모듈 기판의 상기 일면의 상기 제2 접촉 패드 영역에 포함된 상기 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제1 비아 영역에 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 연결하는 다수의 제4 라인들을 더 포함하며,상기 제2 레이어는상기 모듈 기판의 상기 나머지 일면의 상기 제1 접촉 패드 영역에 포함된 상기 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제1 비아 영역에 포함된 상기 다수의 비아들 중에서 상기 상응하는 비아들을 연결하는 다수의 제5 라인들 및 상기 제3 비아 영역에 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 통하여, 상기 제1 비아 영역에 포함된 상기 다수의 비아들 중에서 상기 다수의 제5 라인들에 연결된상기 상응하는 비아들과 상기 제2 전자 소자 쌍을 연결하는 다수의 제6 라인들을 더 포함하는 전자 소자 모듈.
- 제3항에 있어서, 상기 다수의 제6 라인들은상기 제1 비아 영역에 형성되는 제1 레이어에 포함된 상기 다수의 제1 라인들 및 제4 라인들과 교차하는 방향으로 형성되는 전자 소자 모듈.
- 제1항에 있어서, 상기 전자 소자 모듈 중에서 상기 제2 전자 소자 쌍에 상응하는 부분은각각이 모듈 기판의 양면에 미러 형태로 배열되며 상기 제2 전자 소자 쌍이 실장되기 위한 다수의 접촉 패드들을 포함하는 제3 접촉 패드 영역 및 제4 접촉 패드 영역;상기 제3 접촉 패드 영역 및 제4 접촉 패드 영역 사이에 형성되는 다수의 비아들을 포함하는 제2 비아 영역;상기 모듈 기판의 상기 일면의 상기 제3 접촉 패드 영역에 포함된 상기 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제2 비아 영역에 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 연결하는 다수의 제7 라인들을 포함하는 제2 레이어; 및상기 모듈 기판의 상기 나머지 일면의 상기 제4 접촉 패드 영역에 포함된 상기 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제2 비아 영역에 포함된 상기 다수의 비아들 중에서 의 상기 상응하는 비아들을 연결하는 다수의 제8 라인들 및 상기 제3 비아 영역에 포함된 상기 다수의 비아들 중에서 상기 상응하는 비아들을 통하여, 상기 제2 비아 영역의에 포함된 상기 다수의 비아들 중에서 상기 상응하는 비아들과 상기 제1 전자 소자 쌍을 연결하는 다수의 제9 라인들을 포함하는 제1 레이어를 포함하는 전자 소자 모듈.
- 제5항에 있어서, 상기 다수의 제9 라인들은상기 제2 비아 영역에 형성되는 제2 레이어에 포함된 상기 다수의 제7 라인들과 교차하는 방향으로 형성되는 전자 소자 모듈.
- 제6항에 있어서, 상기 제2 레이어는상기 모듈 기판의 상기 일면의 상기 제4 접촉 패드 영역에 포함된 상기 접촉 패드들 중에서 상응하는 접촉 패드들과 상기 제2 비아 영역에의 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 연결하는 다수의 제10 라인들을 더 포함하며,상기 제1 레이어는상기 모듈 기판의 상기 나머지 일면의 상기 제3 접촉 패드 영역에 포함된 상기 접촉 패드들과 상기 제2 비아 영역에 포함된 상기 다수의 비아들 중에서 의 상기 상응하는 비아들을 연결하는 다수의 제11 라인들 및 상기 제3 비아 영역에 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 통하여, 상기 제2 비아 영역에 포함된 상기 다수의 비아들 중에서의 상기 상응하는 비아들과 상기 제1 전자 소자 쌍을 연결하는 다수의 제12 라인들을 더 포함하는 전자 소자 모듈.
- 제7항에 있어서, 상기 다수의 제12 라인들은상기 제2 비아 영역에 형성되는 제2 레이어에 포함된 상기 다수의 제7 라인들 및 제10 라인들과 교차하는 방향으로 형성되는 전자 소자 모듈.
- 제1 전자 소자 쌍 부분 및 제2 전자 소자 쌍 부분을 포함하는 모듈 기판을 포함하고,제1 전자 소자 쌍 부분은상기 모듈 기판의 양면 상에 미러 형태로 배열되며 제1 전자 소자 쌍이 실장 되기 위한 다수의 접촉 패드들을 포함하는 제1 접촉 패드 영역 및 제2 접촉 패드 영역;상기 제1 접촉 패드 영역 및 상기 제2 접촉 패드 영역 사이에 위치하고, 다수의 비아들을 포함하는 제1 비아 영역;상기 모듈 기판의 일면 상에 위치하고, 상기 모듈 기판의 상기 일면에 위치하는 상기 제1 접촉 패드 영역 내의 상기 다수의 접촉 패드들 중 상응하는 하나의 접촉 패드를 상기 제1 비아 영역 내의 상기 다수의 비아들 중 상응하는 하나의 비아에 연결하는 다수의 제1 라인들을 포함하는 제1 레이어;상기 모듈 기판의 나머지 일면 상에 위치하고, 상기 모듈 기판의 상기 나머지 일면 상에 위치하는 상기 제2 접촉 패드 영역 내의 상기 다수의 접촉 패드들 중 상응하는 하나의 접촉 패드를 상기 제1 비아 영역 내의 상기 다수의 비아들 중 상응하는 하나의 비아에 연결하는 다수의 제2 라인들, 및 제5 비아 영역에 포함된 다수의 비아들 중에서 상응하는 비아들을 통하여, 상기 제1 비아 영역 내의 상기 다수의 비아들 중 상기 상응하는 비아들을 상기 제2 전자 소자 쌍 부분에 연결하는 다수의 제3 라인들을 포함하는 제2 레이어; 및상기 제1 접촉 패드 영역 및 상기 제1 비아 영역 사이에 위치하고, 다수의 비아들을 포함하는 제2 비아 영역을 포함하고,상기 제1 레이어는상기 모듈 기판의 상기 일면 상에 위치하는 상기 제2 접촉 패드 영역 내의 상기 다수의 접촉 패드들 중 상응하는 하나의 접촉 패드를 상기 제2 비아 영역 내의 상기 다수의 비아들 중 상응하는 하나의 비아에 연결하는 다수의 제4 라인들을 더 포함하고,상기 제2 레이어는상기 모듈 기판의 상기 나머지 일면 상에 위치하는 상기 제1 접촉 패드 영역 내의 상기 다수의 접촉 패드들 중 상응하는 하나의 접촉 패드를 상기 제2 비아 영역 내의 상기 다수의 비아들 중 상응하는 하나의 비아에 연결하는 다수의 제5 라인들; 및상기 제5 비아 영역에 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 통하여, 상기 제2 비아 영역 내의 상기 상응하는 비아들을 상기 제2 전자 소자 쌍 부분에 연결하는 다수의 제6 라인들을 더 포함하며,상기 다수의 제6 라인들은상기 제1 비아 영역 및 상기 제2 비아 영역 사이에 위치하는 상기 제1 레이어에 포함되는 상기 다수의 제1 라인들 및 제4 라인들과 교차하는 방향으로 형성되고,상기 제2 전자 소자 쌍 부분은상기 모듈 기판의 양면 상에 위치하는 제3 접촉 패드 영역 및 제4 접촉 패드 영역;상기 제3 접촉 패드 영역 및 상기 제4 접촉 패드 영역 사이에 위치하는 제3 비아 영역; 및상기 제3 비아 영역 및 상기 제4 접촉 패드 영역 사이에 위치하는 제4 비아 영역을 포함하며,상기 제2 레이어는상기 모듈 기판의 상기 나머지 일면 상에 위치하는 상기 제3 접촉 패드 영역 내의 다수의 접촉 패드들을 상기 제4 비아 영역 내의 다수의 비아들과 연결하는 다수의 제7 라인들; 및상기 모듈 기판의 상기 나머지 일면 상에 위치하는 상기 제4 접촉 패드 영역 내의 다수의 접촉 패드들을 상기 제3 비아 영역 내의 다수의 비아들과 연결력하는 다수의 제8 라인들을 더 포함하고,상기 제1 레이어는상기 모듈 기판의 상기 일면 상에 위치하는 상기 제4 접촉 패드 영역 내의 상기 다수의 접촉 패드들을 상기 제4 비아 영역 내의 다수의 비아들과 연결하는 다수의 제9 라인들;상기 모듈 기판의 상기 일면 상에 위치하는 상기 제3 접촉 패드 영역 내의 상기 다수의 접촉 패드들을 상기 제3 비아 영역 내의 다수의 비아들과 연결하는 다수의 제10 라인들; 및상기 제5 비아 영역에 포함된 상기 다수의 비아들 중에서 상응하는 비아들을 통하여, 상기 제3 비아 영역 및 상기 제4 비아 영역 내의 상기 다수의 비아들을 상기 제1 전자 소자 쌍 부분에 연결하는 다수의 제11 라인들을 더 포함하고,상기 제5 비아 영역에 포함된 상기 다수의 비아들은 상기 제1 레이어 및 상기 제2 레이어를 이용하여, 상기 제1 전자 소자 쌍 부분과 상기 제2 전자 소자 쌍 부분을 연결하는 전자 소자 모듈.
- 제9항에 있어서, 상기 다수의 제3 라인들은상기 제1 비아 영역 내의 상기 제1 레이어 내의 상기 다수의 제1 라인들과 교차하는 방향으로 형성되는 전자 소자 모듈.
- 삭제
- 삭제
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090008428A KR101639618B1 (ko) | 2009-02-03 | 2009-02-03 | 전자 소자 모듈 |
US12/656,451 US8369099B2 (en) | 2009-02-03 | 2010-01-29 | Electronics device module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090008428A KR101639618B1 (ko) | 2009-02-03 | 2009-02-03 | 전자 소자 모듈 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100089254A KR20100089254A (ko) | 2010-08-12 |
KR101639618B1 true KR101639618B1 (ko) | 2016-07-15 |
Family
ID=42397549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090008428A KR101639618B1 (ko) | 2009-02-03 | 2009-02-03 | 전자 소자 모듈 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8369099B2 (ko) |
KR (1) | KR101639618B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012114241A (ja) * | 2010-11-25 | 2012-06-14 | Renesas Electronics Corp | 半導体チップおよび半導体装置 |
KR20160102770A (ko) | 2015-02-23 | 2016-08-31 | 삼성전자주식회사 | 메모리 모듈, 이를 포함하는 메모리 시스템, 및 이를 포함하는 데이터 저장 시스템 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100443906B1 (ko) | 2000-10-02 | 2004-08-09 | 삼성전자주식회사 | 칩 스케일 패키지, 인쇄 회로 기판, 및 인쇄 회로 기판의설계 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6249047B1 (en) * | 1999-09-02 | 2001-06-19 | Micron Technology, Inc. | Ball array layout |
KR100687535B1 (ko) * | 2000-05-10 | 2007-02-27 | 삼성전자주식회사 | 액정표시장치의 구동장치 |
KR100355240B1 (ko) | 2001-02-02 | 2002-10-11 | 삼성전자 주식회사 | 클럭 공유 양면 메모리 모듈 및 그 배선방법 |
JP4748867B2 (ja) * | 2001-03-05 | 2011-08-17 | パナソニック株式会社 | 集積回路装置 |
US7071420B2 (en) * | 2002-12-18 | 2006-07-04 | Micron Technology, Inc. | Methods and apparatus for a flexible circuit interposer |
JP4429760B2 (ja) * | 2004-02-20 | 2010-03-10 | 新光電気工業株式会社 | 多層配線基板 |
KR100615606B1 (ko) | 2005-03-15 | 2006-08-25 | 삼성전자주식회사 | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 |
US7576995B2 (en) * | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
DE102005060081B4 (de) | 2005-12-15 | 2007-08-30 | Infineon Technologies Ag | Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren |
US20100108369A1 (en) * | 2008-10-31 | 2010-05-06 | Alexander Tom | Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture |
-
2009
- 2009-02-03 KR KR1020090008428A patent/KR101639618B1/ko active IP Right Grant
-
2010
- 2010-01-29 US US12/656,451 patent/US8369099B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100443906B1 (ko) | 2000-10-02 | 2004-08-09 | 삼성전자주식회사 | 칩 스케일 패키지, 인쇄 회로 기판, 및 인쇄 회로 기판의설계 방법 |
US6815621B2 (en) | 2000-10-02 | 2004-11-09 | Samsung Electronics Co., Ltd. | Chip scale package, printed circuit board, and method of designing a printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
US8369099B2 (en) | 2013-02-05 |
KR20100089254A (ko) | 2010-08-12 |
US20100195300A1 (en) | 2010-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5052801B2 (ja) | メモリモジュール及びこのモジュールの信号ライン配置方法 | |
US8823177B2 (en) | Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal | |
US20060157866A1 (en) | Signal redistribution using bridge layer for multichip module | |
JP4828202B2 (ja) | モジュール半導体装置 | |
JP2014529201A5 (ko) | ||
US7728444B2 (en) | Wiring board | |
US9559079B2 (en) | Semiconductor stack packages | |
KR20080076010A (ko) | 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법 | |
US20200402959A1 (en) | Stacked semiconductor package having an interposer | |
US20130114223A1 (en) | Semiconductor device | |
JP2008294423A (ja) | 半導体装置 | |
KR101639618B1 (ko) | 전자 소자 모듈 | |
JP2000277944A (ja) | 増設用の基板および基板の増設方法 | |
CN101236940A (zh) | 重配置线路层的线路结构 | |
JP2008182062A (ja) | 半導体装置 | |
JP2008103725A (ja) | 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法 | |
US7583509B2 (en) | Memory module and memory system having the same | |
KR102295106B1 (ko) | 인쇄회로기판 | |
JP2009289858A (ja) | 半導体装置 | |
KR100359591B1 (ko) | 반도체 장치 | |
JP4695361B2 (ja) | 積層型メモリモジュールおよびメモリシステム | |
JP2008159815A (ja) | 半導体装置の製造方法 | |
JP2001185648A (ja) | 半導体装置 | |
US6972445B2 (en) | Input/output structure and integrated circuit using the same | |
KR100505641B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190628 Year of fee payment: 4 |