JP2004128315A - 半導体集積回路及びその配線方法 - Google Patents
半導体集積回路及びその配線方法 Download PDFInfo
- Publication number
- JP2004128315A JP2004128315A JP2002292305A JP2002292305A JP2004128315A JP 2004128315 A JP2004128315 A JP 2004128315A JP 2002292305 A JP2002292305 A JP 2002292305A JP 2002292305 A JP2002292305 A JP 2002292305A JP 2004128315 A JP2004128315 A JP 2004128315A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- via hole
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】コンピュータ支援による自動配線ツールを用いて多層配線を行う場合であれ、より少ない層数で、配線遅延の増加等を回避したより効率のよい多層配線構造を実現することのできる半導体集積回路及びその配線方法を提供する。
【解決手段】半導体集積回路は、2層目の配線層と4層目の配線層と、これらの配線層の間に設けられる3層目の配線層とを備える多層配線構造を有している。この場合、2層目の配線層の配線である2層配線1と4層目の配線層の配線である4層配線4とを接続するビアホール5が、3層目の配線層の配線である3層配線2との接触を避けて、同3層配線2に隣接する位置に設けられる。
【選択図】 図1
【解決手段】半導体集積回路は、2層目の配線層と4層目の配線層と、これらの配線層の間に設けられる3層目の配線層とを備える多層配線構造を有している。この場合、2層目の配線層の配線である2層配線1と4層目の配線層の配線である4層配線4とを接続するビアホール5が、3層目の配線層の配線である3層配線2との接触を避けて、同3層配線2に隣接する位置に設けられる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、横方向(X方向)及び縦方向(Y方向)の配線以外に斜め方向の配線が可能な自動配線ツールを用いて配線された多層配線構造を有する半導体集積回路及びその配線方法に関する。
【0002】
【従来の技術】
半導体集積回路の技術進歩により回路が大規模化、且つ高集積化されるにつれ、回路の論理設計量も膨大になり、また配線密度も極めて高くなりつつある。そこで近年は、人間の手作業による配線設計からコンピュータ支援による自動配線ツールを用いての自動配線が実用化されるに至っている。
【0003】
このような自動配線ツールを用いての配線には、一般にグリッド配線が採用されており、2つの配線層で構成される別々の配線を接続するには、これら2つの配線が交差するグリッド上で、ビアホールを介しての接続が行われる。
【0004】
ここで、従来よく使用される自動配線ツールとしては、直交型多層配線に用いられるツールが知られている(例えば、特許文献1参照)。この直交型多層配線では、1つの配線層では同一方向の配線しか形成できず、その配線方向も横方向と縦方向といったX−Y方向の2方向のみとなる。このため、例えば図12に示されるように、縦方向に配線された2層配線101〜103と、横方向に配線された3層配線104〜107と、縦方向に配線された4層配線108とが形成される場合、それら配線層に形成された別々の配線を接続するには、同図12に示される態様でその接続が行われる。すなわち、それら接続対象となる配線が交差するグリッド(図示略)上で、ビアホール109、110、111、112、113を介した接続が行われる。ここで、1層配線は通常、セルの電極等に使用され、接続用の配線層としては2層目以上の配線層が使用されるため、図12では、これらセルや1層配線についての図示は省略した。
【0005】
一方、近年は、上記自動配線ルーツとして、直交する配線に加え、斜め方向(左右45度、135度方向)の配線を使用することによって配線長の短縮を可能とした配線ツールも提案されている(例えば、特許文献2及び特許文献3参照)。
【0006】
すなわちこのツールでは、図13に示すように、縦方向に配線された2層配線114、115と、横方向に配線された3層配線116〜118とに加えて、右下がり斜め方向に配線された4層配線119や、右上がり斜め方向に配線された5層配線120なども形成することができる。ただし、この配線ツールでも、1つの配線層では同一方向の配線しか形成することができないため、その配線方向は、縦方向と、横方向と、右上がり斜め方向と、右下がり斜め方向と、の4方向となる。そしてこの場合も、異なる2つの配線層に形成された別々の配線を接続するには、同図13に示されるように、それら接続対象となる配線が交差するグリッド(図示略)上で、ビアホール121、122、123、124を介した接続が行われる。なお、図12の例と同様、1層配線は通常、セルの電極等に使用され、接続用の配線層としては2層目以上の配線層が使用されるため、図13でも、これらセルや1層配線についての図示は省略した。
【0007】
【特許文献1】
特許第3119197号公報(第3−4頁、図1)
【特許文献2】
特開2000−82743号公報(第7−8頁、図1)
【特許文献3】
特開2001−142931号公報(第6−7頁、図1)
【0008】
【発明が解決しようとする課題】
ところで、半導体集積回路の配線には、それぞれ独自のデザインルールがあり、そのルールの中で、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップの原因となる配線長、及びビアホール数の増加を回避する必要がある。
【0009】
このため、例えば2つの配線層の間に別の配線層が存在し、且つそれら2つの配線層の配線がビアホールによって接続されている場合、それら配線層の間の別の配線層に形成される配線は、ビアホールを避けつつも、最短の配線長をもって効率よく配線されることが望ましい。
【0010】
この点、先の図12に例示したような直交型多層配線では、2層配線101と4層配線108とを接続するためにビアホール109が形成される場合、3層配線105と3層配線107との間を配線するには、3本の回避配線102、106、103と4つのビアホール110、111、112、113が必要となる。そのため、ビアホール109を回避するための回避配線の配線長は自ずと長くなり、またそれら回避配線を接続するためのビアホールの数も多くなってしまう。
【0011】
また、図13に例示したような斜め配線を取り入れた配線方法でも、2層配線114と4層配線119とを接続するためにビアホール121が形成される場合、3層配線117と3層配線118との間を配線するには、2本の回避配線115、120と3つのビアホール122、123、124が必要となる。そのため、この場合もビアホール回避のための回避配線の配線長は長くなり、また回避配線を接続するためのビアホールの数も多くなってしまう。
【0012】
そして、このようなビアホール回避のための回避配線の配線長の増大やビアホールの増加は、ひいては上述した配線抵抗、配線容量の増加につながり、タイミング違反やIRドロップなどの原因となる。
【0013】
また、上記回避配線を形成するためには、更に別の配線層を用いて同じ配線方向の配線を新たに形成することも考えられるが、これでは配線層数の増大につながり、コストアップの原因になる。例えば先の図13に例示した5層配線の場合、同じ配線方向(縦方向、横方向、右上がり斜め方向、右下がり斜め方向、の4方向)の配線を新たに形成してこれを回避配線にすると8〜9層の配線層が必要となる。
【0014】
本発明は、こうした実情に鑑みてなされたものであって、その目的は、コンピュータ支援による自動配線ツールを用いて多層配線を行う場合であれ、より少ない層数で、配線遅延の増加等を回避したより効率のよい多層配線構造を実現することのできる半導体集積回路及びその配線方法を提供することにある。
【0015】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
請求項1に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有し、前記第1の配線層の配線である第1の配線及び前記第2の配線層の配線である第2の配線の少なくとも一方の一部が横方向または縦方向の途中から斜め方向に延設され、前記第1の配線と前記第2の配線とを接続するビアホールが、前記第3の配線との接触を避けて同第3の配線に隣接する位置に形成されてなることをその要旨とする。
【0016】
上記構成によれば、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路で、第1の配線及び第2の配線の少なくとも一方の一部が横方向または縦方向の途中から斜め方向に延設される。そのため、第1の配線と第2の配線とをビアホールで接続する為の配線長を極力短くすることができる。
【0017】
また、ビアホールが第3の配線との接触を避けて隣接する位置に形成されるため、ビアホール自体の数を増やすこと無くビアホールと第3の配線との接触を避けることができる。
【0018】
よって、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を効率よく回避することができる。
【0019】
請求項2に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有し、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とがビアホールを介して接続されてなり、前記第3の配線層の配線である第3の配線の一部が、縦方向または横方向と斜め方向とによる配線の組み合せからなって前記ビアホールとの接触を避ける回避配線として形成されてなることをその要旨とする。
【0020】
上記構成によれば、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路で、第3の配線の一部が、縦方向または横方向と斜め方向とによる配線の組み合せからなってビアホールとの接触を避ける回避配線として形成される。そのため、ビアホールによって遮られる第3の配線に関して、ビアホール回避の為の配線長を極力短くすることができる。
【0021】
また、ビアホールの形成位置は変更されないため、ビアホール自体の数を増やすこと無くビアホールと第3の配線との接触を避けることができる。
よってこの場合も、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を効率よく回避することができる。
【0022】
請求項3に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、第1の配線層と第2の配線層と、これら第1及び第2の配線層の間に設けられる第3の配線層と、同第1及び第2の配線層の間以外に設けられる第4の配線層とを有し、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とがビアホールを介して接続されてなり、前記第4の配線層の配線である第4の配線の一部が、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続されてなることをその要旨とする。
【0023】
上記構成によれば、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路で、第4の配線の一部が、ビアホールの上方もしくは下方を迂回して第3の配線に他のビアホールを介して接続される。すなわち、ビアホールによって遮られる第3の配線に関して、第4の配線の一部を使用してビアホールが回避されるようになる。
【0024】
よって、この場合も、配線長を極力短くすることができ、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長の増大を効率よく回避することができる。
【0025】
なお、上記請求項2または3に記載の発明の構成は、請求項4に記載の発明のように、前記第1及び第2の配線は、その一方が前記斜め方向の配線として形成されるとともに、それら第1及び第2の配線の差交する点において前記ビアホールを介して接続されてなる構成においても有効である。
【0026】
請求項5に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、前記第1の配線層及び前記第2の配線層の少なくとも一方の一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第1の配線層の配線である第1の配線及び前記第2の配線層の配線である第2の配線の少なくとも一方として横方向または縦方向の途中から斜め方向に延設される配線を別途形成し、同配線禁止領域に対応する領域にて前記第1の配線と前記第2の配線とを接続するビアホールを、前記第3の配線と差交するグリッドに隣接するグリッドに形成するようにしたことをその要旨とする。
【0027】
上記配線方法によれば、第1の配線層及び第2の配線層の少なくとも一方の一部に配線禁止領域が設定され、その配線禁止領域の中に、第1の配線及び第2の配線の少なくとも一方として横方向または縦方向の途中から斜め方向に延設される配線が別途形成される。そのため、1つの配線層に横方向または縦方向の途中から斜め方向に延設される2方向以上の配線を形成することができ、ビアホールを回避するための配線長を極力短く形成することができる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題も解消することができる。
【0028】
また、上記配線方法では、第1の配線と第2の配線とを接続するビアホールを、第3の配線と差交するグリッドに隣接するグリッドに形成する。そのため、ビアホール自体の数を増やすこと無くビアホールと第3の配線との接触を避けることができる。
【0029】
よって、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を効率よく回避することができる。
【0030】
請求項6に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とが差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第3の配線層の前記ビアホールに対応する一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第3の配線層の配線である第3の配線として、縦方向または横方向と斜め方向とによる配線の組み合わせからなって前記ビアホールを回避する配線を別途形成するようにしたことをその要旨とする。
【0031】
上記配線方法によれば、第3の配線を、第1の配線と第2の配線とを接続するビアホール部分に配線する必要がある場合に、第3の配線の一部として、縦方向または横方向と斜め方向とによる配線の組み合わせからなってビアホールを回避する配線が配線禁止領域の中に別途形成される。そのため、ビアホールによって遮られる第3の配線に関して、1つの配線層に縦方向または横方向と斜め方向とによる配線の組み合わせによる2方向以上の配線を形成することができ、ビアホールを回避するための配線長を極力短く形成することができる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題も解消することができる。
【0032】
また、上記ビアホールの設定グリッド位置についてはこれを変更せずに済むため、ビアホールそのものの数は増えず、配線長及びビアホール数の増大による配線抵抗、配線容量の増加により生じる、タイミング違反、配線遅延、IRドロップなどの問題についてもこれを効率よく解消することができる。
【0033】
請求項7に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層と、これら第1及び第2の配線層の間に設けられる第3の配線層と、同第1及び第2の配線層の間以外に設けられる第4の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とが差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第4の配線層の前記ビアホールを含む一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第4の配線層の配線である第4の配線として、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続される配線を別途形成するようにしたことをその要旨とする。
【0034】
上記配線方法によれば、第3の配線を、第1の配線と第2の配線とを接続するビアホールを通過して配線する必要がある場合に、第4の配線の一部として、ビアホールの上方もしくは下方を迂回して第3の配線に他のビアホールを介して接続される配線が配線禁止領域の中に別途形成される。そのため、ビアホールによって遮られる第3の配線に関して、第4の配線の一部と他のビアホールとを介して上記第1の配線と第2の配線とを接続するビアホールを回避することができるようになる。
【0035】
よって、この場合も、配線長を極力短くすることができ、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長の増大を効率よく回避することができる。
【0036】
なお、上記請求項6または7に記載の配線方法は、請求項8に記載の発明のように、前記第1及び第2の配線の一方を、前記斜め方向の配線として形成する際にも有効である。
【0037】
請求項9に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線との混雑度からそれら配線を接続するために必要とされるビアホールの位置をグリッド換算にて推定しつつ、前記第1及び第2の配線の接続に用いようとしているビアホールに隣接するグリッドに同ビアホールを再配置可能か否かを判断し、該再配置が可能であると判断されるとき、(A)前記第1の配線層及び前記第2の配線層の少なくとも一方の一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第1及び第2の配線の少なくとも一方として横方向または縦方向の途中から斜め方向に延設される配線を別途形成し、同配線禁止領域に対応する領域にて前記第1の配線と前記第2の配線とを接続するビアホールを、前記第3の配線と差交するグリッドに隣接するグリッドに形成し、前記ビアホールの再配置が不可能であると判断されるとき、前記第3の配線の両隣の配線領域の少なくとも一方が空いていることを条件に、(B)前記第1及び第2の配線が差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第3の配線層の前記ビアホールに対応する一部に前記配線禁止領域を設定して、該配線禁止領域の中に、前記第3の配線層の配線である第3の配線として、縦方向または横方向と斜め方向とによる配線の組み合わせからなって前記ビアホールを回避する配線を別途形成し、前記第3の配線の両隣の配線領域に空きがないと判断されるとき、第1及び第2の配線層の間以外に設けられる第4の配線層が存在することを条件に、(C)前記第1及び第2の配線が差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第4の配線層の前記ビアホールを含む一部に前記配線禁止領域を設定して、該配線禁止領域の中に、前記第4の配線層の配線である第4の配線として、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続される配線を別途形成することをその要旨とする。
【0038】
上記配線方法によれば、各種配線状況に応じて、それら状況に最適な配線パターンやビアホールの設定が行われる。このため、ビアホール回避のための回避配線の配線長の増大やビアホールの増加を効率よく抑えることができ、ひいては、配線長及びビアホールの増加による配線抵抗、配線容量の増加により生じるタイミング違反、IRドロップなどの問題を効率よく解消することができる。
【0039】
請求項10に記載の発明は、請求項5〜9のいずれかに記載の半導体集積回路の配線方法において、前記配線禁止領域が、以下の規則
(a)同配線禁止領域中への形成が所望される配線の終端部については該終端部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる。
【0040】
(b)前記配線に屈折部が存在するときには該屈折部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる。
(c)斜め方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位菱形領域を割り当てる。
【0041】
(d)横方向及び縦方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位正方形領域を割り当てる。
に基づいて設定されることをその要旨とする。
【0042】
上記配線方法によれば、請求項5〜9のいずれかに記載の半導体集積回路の配線方法において、配線禁止領域が、上記(a)〜(d)の規則に基づいて設定される。そのため、配線に使用できない配線禁止領域の面積を極力減らすことができ、効率のよい配線を行うことができる。
【0043】
なお、上記設定される配線禁止領域の輪郭が各々対応するグリッド線よりも若干内側に設定されることで、それらグリッド線をも有効利用することができ、配線密度を最大限に高めることができる。
【0044】
【発明の実施の形態】
(第1の実施形態)
以下、本発明にかかる半導体集積回路及びその配線方法の第1の実施形態について、図面を参照しつつ説明する。
【0045】
この実施形態の半導体集積回路は、横方向(X方向)及び縦方向(Y方向)の配線以外に斜め方向(左右45度、135度方向)の配線が可能な自動配線ツールを用いて配線された多層配線構造を有する半導体集積回路である。
【0046】
半導体集積回路の各セルが配置され、1層目の配線層の配線により各セルの電極等が形成された上に、各セル間や配線間の接続用の配線層として2層目以上の配線層による配線が形成されている。ここでセルとは、論理演算素子、フリップフロップ、RAM等のメモリ、またはそれらを用いて形成される回路である。
【0047】
また、異なる配線層で形成される別々の配線を接続するには、これら別々の配線が交差するグリッド上で、ビアホールを介して接続が行われる。
ここで、各セル間や配線間の接続用の配線層としての2層目以上の配線層に関して、自動配線ツールを用いて配線された第1の実施形態の半導体集積回路についてその具体例の一部略図を図1に示す。
【0048】
この例ではまず、2層目の配線層(第1の配線層)の配線である2層配線1(第1の配線)が形成され、その上には3層目の配線層(第3の配線層)の配線である3層配線2、3(第3の配線)が形成され、またその上には4層目の配線層(第2の配線層)の配線である4層配線4(第2の配線)が形成されている。なお、便宜上、図示は省略したが、上記各配線層間には絶縁膜からなる絶縁層が形成されて、それら各配線層間の配線の接触を防止している。
【0049】
またこの例において、2層目の配線層の配線である2層配線1と4層目の配線層の縦方向の途中から斜め方向に延設された配線である4層配線4とはビアホール5により電気的に接続されている。
【0050】
また、2層配線1と4層配線4との間の配線層である3層目の配線層の3層配線2とビアホール5との接触を避けるため、ビアホール5は、同図1に示されるように、3層配線2の隣接する位置に形成されている。
【0051】
以下、図1及び図2を参照して、このような構造を有して構成される第1の実施形態の半導体集積回路の配線方法について説明する。
この半導体集積回路の配線に際しては、まず半導体集積回路の各セルの配置や各セルの配線条件に基づいて自動配線ツールにより、各セル間や配線間等を接続するための配線が設定される。
【0052】
図1に示す配線は、上記2層配線1と上記4層配線4とがビアホール5によって接続される場合で、その間の配線層の配線である3層配線2がビアホール5と接触せずに効率よく配線できるように、自動配線ツールにより各配線層の配線やビアホールの位置が設定された一例である。
【0053】
この場合、2層配線1と4層配線4との間の配線層の配線である3層配線2とビアホール5との接触を避けるため、ビアホール5は上述のように、3層配線2とは接触しない隣接する位置、詳しくは自動配線ツール上で定義される1グリッド離れた位置に形成される。
【0054】
また、縦方向の途中から斜め方向に延設される配線である4層配線4は、自動配線ツールにより、図2に例示する態様で設定される配線禁止領域6の中に、回避配線として別途に形成される。ここで、この配線禁止領域6とは、4層配線としての通常の配線が禁止される領域であり、下記(a)〜(d)の規則に従って領域設定される。
【0055】
(a)配線禁止領域中への形成が所望される配線の終端部については、終端部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる。
【0056】
(b)配線に屈折部が存在するときには屈折部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる。
(c)斜め方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位菱形領域を割り当てる。
【0057】
(d)横方向及び縦方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位正方形領域を割り当てる。
なお、この配線禁止領域は、同図2に示されるように、その輪郭が各々対応するグリッド線よりも若干内側に設定されるものとする。これにより、それら隣接するグリッド線をも有効利用することができ、配線密度を最大限に高めることができるようになる。
【0058】
このような方法によって半導体集積回路の配線が行われることにより、2層配線1と4層配線4の接続に用いようとしているビアホールに隣接するグリッドに同ビアホールを再配置することが可能である場合における3層配線2とビアホールとの接触回避を的確に、且つ効率よく行うことが可能になる。
【0059】
以上説明したように、この第1の実施形態にかかる半導体集積回路及びその配線方法によれば、以下のような効果が得られるようになる。
(1)2層配線1と4層配線4とを接続するビアホール5を、3層配線2と差交するグリッドに隣接するグリッドに形成するため、ビアホール自体の数を増やすこと無くビアホールと第3の配線との接触を避けることができる。
【0060】
(2)配線禁止領域6を設定して、その配線禁止領域6の中に4層配線4を別途形成するため、1つの配線層に横方向または縦方向の途中から斜め方向に延設される2方向以上の配線を形成することができる。そのため、2層配線1と4層配線4とをビアホール5で接続するための配線長を極力短く形成することができる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題を解消することができる。
【0061】
(3)上述した(1)、(2)により、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を回避することができる。
【0062】
(4)上記規則(a)〜(d)に基づき配線禁止領域6を形成することにより、配線に使用できない配線禁止領域の面積を極力減らすことができ、効率のよい配線を行うことができる。
【0063】
(5)また、配線禁止領域6の輪郭が各々対応するグリッド線よりも若干内側に設定されることで、それらグリッド線をも有効利用することができ、配線密度を最大限に高めることができる。
【0064】
なお、上記第1の実施形態では、横方向または縦方向の途中から斜め方向に延設される配線として4層配線4(第2の配線)が選ばれる場合について例示したが、2層配線1(第1の配線)側を横方向または縦方向の途中から斜め方向に延設される配線として形成してもよい。この場合には、2層目の配線層(第1の配線層)に対して、図2に例示した配線禁止領域6に準ずる配線禁止領域が設定されることになる。
【0065】
(第2の実施形態)
次に、本発明にかかる半導体集積回路及びその配線方法の第2の実施形態について、図3〜図5を参照しつつ説明する。
【0066】
この第2の実施形態にかかる半導体集積回路も、横方向(X方向)及び縦方向(Y方向)の配線以外に斜め方向の配線が可能な自動配線ツールを用いて配線された多層配線構造を有する半導体集積回路である。また、その基本的な構造も、先の第1の実施形態の半導体集積回路と同様であるが、ここでは、第1の配線と第2の配線とを接続するビアホールに対して第3の配線の両隣の配線領域の少なくとも一方が空いている場合の配線構造について例示する。なおここでも、先の第1の実施形態と同様に、半導体集積回路の各セルが配置され、1層目の配線層の配線により各セルの電極等が形成された上に、各セル間や配線間の接続用の配線層として2層目以上の配線層による配線が形成されている。
【0067】
さて、この第2の実施形態では、図3及びそのA−A線に沿った断面図である図5に示すように、まず2層目の配線層(第1の配線層)の配線である2層配線11(第1の配線)が形成され、その上には3層目の配線層(第3の配線層)の配線である3層配線12、13(第3の配線)が形成される。またその上には、4層目の配線層の配線である4層配線(図示略)が形成され、更にその上には5層目の配線層(第2の配線層)の配線である5層配線14(第2の配線)が形成されている。また、ここでも便宜上、図示は省略したが、各配線層間には絶縁膜からなる絶縁層が形成されて、それら各配線層間の配線の接触を防止している。
【0068】
また、図3において、縦方向の配線である2層配線11と斜め方向の配線である5層配線14とはビアホール15により電気的に接続されている。そして、2層配線11と5層配線14との間の配線層の配線である3層配線12とビアホール15との接触を避けるため、横方向と斜め方向とによる配線の組み合わせからなる3層配線12による回避配線が形成されている。
【0069】
以下、図4を併せ参照して、このような構造を有して構成される第2の実施形態にかかる半導体集積回路の配線方法について説明する。
この半導体集積回路の配線に際しては、先の第1の実施形態と同様に、まず半導体集積回路の各セルの配置や各セルの配線条件に基づいて自動配線ツールにより、各セル間や配線間等を接続するための配線が設定される。
【0070】
図3及び図5に示す配線は、上記2層配線11と上記5層配線14とがビアホール15によって接続される場合で、その間の配線層の配線である3層配線12がビアホール15と接触せずに効率よく配線できるように、自動配線ツールにより各配線層の配線やビアホールの位置が設定された一例である。
【0071】
この場合、本実施形態では、2層配線11と5層配線14との間の配線層の配線である3層配線12とビアホール15との接触を避けるため、3層配線12を横方向と斜め方向とによる組合せからなる回避配線として形成する。
【0072】
また、この横方向と斜め方向とによる組合せからなる3層配線12は、自動配線ツールにより、図4に例示する態様で設定される配線禁止領域16の中に、上記回避配線として別途に形成される。なお、この配線禁止領域16も、先の規則(a)〜(d)に従って設定されるとともに、その輪郭は各々対応するグリッド線よりも若干内側に設定されている。
【0073】
そしてその後、ビアホール15を介して上記2層配線11との電気的な接続を確保しつつ、5層配線14が図3に示される態様で形成される。
以上説明したように、この第2の実施形態によれば、以下のような効果が得られるようになる。
【0074】
(1)2層配線11と5層配線14とを接続するビアホール15の設定グリッド位置を変更しないため、ビアホール自体の数を増やす事無くビアホール15と3層配線12との接触を避けることができる。
【0075】
(2)配線禁止領域16を設定して、その配線禁止領域16の中に3層配線12を別途形成するため、1つの配線層に横方向と斜め方向とによる配線の組合せからなる2方向以上の回避配線を形成することができる。そのため、ビアホール15を回避するための3層配線12による回避配線の配線長を極力短く形成することができる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題を解消することができる。
【0076】
(3)上述した(1)、(2)により、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を回避することができる。
【0077】
(4)先の規則(a)〜(d)に基づき配線禁止領域16を形成することにより、配線に使用できない配線禁止領域の面積を極力減らすことができ、効率のよい配線を行うことができる。
【0078】
(5)また、配線禁止領域16の輪郭が各々対応するグリッド線よりも若干内側に設定されることで、それらグリッド線をも有効利用することができ、配線密度を最大限に高めることができる。
【0079】
なお、この第2の実施形態は他に、例えば図6及び図7に例示する半導体集積回路及びその配線方法として実施することもでき、これによっても同第2の実施形態と同様の作用効果を得ることができる。
【0080】
ちなみにこの図6の例では、2層目の配線層(第1の配線層)の縦方向の配線である2層配線17(第1の配線)と4層目の配線層(第2の配線層)の斜め方向の配線である4層配線20(第2の配線)とがビアホール21により接続されている。
【0081】
また、2層配線17と4層配線20との間の配線層である3層目の配線層(第3の配線層)の配線である3層配線19(第3の配線)とビアホール21との接触を避けるため、横方向と斜め方向とによる配線の組み合わせからなる3層配線19による回避配線が形成されている。
【0082】
また、この横方向と斜め方向とによる組合せからなる3層配線19は、自動配線ツールにより、図7に例示する態様で設定される配線禁止領域22の中に、上記回避配線として別途に形成される。そしてこの配線禁止領域22も、先の規則(a)〜(d)に従って設定されるとともに、その輪郭は各々対応するグリッド線よりも若干内側に設定されている。
【0083】
(第3の実施形態)
次に、本発明にかかる半導体集積回路及びその配線方法の第3の実施形態について、図8〜図10を参照しつつ説明する。
【0084】
この第3の実施形態にかかる半導体集積回路も、横方向(X方向)及び縦方向(Y方向)の配線以外に斜め方向の配線が可能な自動配線ツールを用いて配線された多層配線構造を有する半導体集積回路である。また、その基本的な構造も、先の第1及び第2の実施形態の半導体集積回路と同様であるが、ここでは、前記第1及び第2の配線層の間以外に設けられる第4の配線層(ここでの例では5層目の配線層)が存在する場合の配線構造について例示する。なおここでも、先の第1及び第2の実施形態と同様に、半導体集積回路の各セルが配置され、1層目の配線層の配線により各セルの電極等が形成された上に、各セル間や配線間の接続用の配線層として2層目以上の配線層による配線が形成されている。
【0085】
さて、この第3の実施形態では、図8及びそのB−B線に沿った断面図である図10に示すように、2層目の配線層(第1の配線層)の配線である2層配線23(第1の配線)が形成され、その上には3層目の配線層(第3の配線層)の配線である3層配線24、25、26、27(第3の配線)が形成されている。またその上には、4層目の配線層(第2の配線層)の配線である4層配線28(第2の配線)が形成され、そしてその上には、5層目の配線層(第4の配線層)の配線である5層配線29(第4の配線)が形成されている。また、ここでも便宜上、図示は省略したが、各配線層間には絶縁膜からなる絶縁層が形成されて、それら各配線層間の配線の接触を防止している。
【0086】
また、図8において縦方向の配線である2層配線23と斜め方向の配線である4層配線28とはビアホール32により電気的に接続されている。そして、2層配線23と4層配線28との間の配線層の配線である3層配線25、26との接触を避けるため、上記5層配線29によって、上記ビアホール32の上方を迂回するかたちで回避配線が形成されている。
【0087】
なお、回避配線である5層配線29と3層配線25、26とは、他のビアホール30、31により接続されている。
以下、図9を併せ参照して、このような構造を有して構成される第3の実施形態にかかる半導体集積回路の配線方法について説明する。
【0088】
この半導体集積回路の配線に際しては、先の第1及び第2の実施形態と同様に、まず半導体集積回路の各セルの配置や各セルの配線条件に基づいて自動配線ツールにより、各セル間や配線間等を接続するための配線が設定される。
【0089】
図8及び図10に示す配線も、上記2層配線23と上記4層配線28とがビアホール32によって接続される場合で、その間の配線層の配線である3層配線25、26がビアホール32と接触せずに効率よく配線できるように、自動配線ツールにより各配線層の配線やビアホールの位置が設定された一例である。
【0090】
この場合、本実施形態では、2層配線23と4層配線28との間の配線層の配線である3層配線25、26とビアホール32との接触を避けるため、2層目の配線層と4層目の配線層との間の配線層ではない上記5層目の配線層の配線である5層配線29によって回避配線を形成する。
【0091】
そして、ビアホール32の上方を迂回した5層配線29と3層配線25、26とがビアホール30、31によって電気的に接続される。
なお、このビアホール32の上方を迂回する配線である5層配線29は、自動配線ツールにより、図9に例示する態様で設定される配線禁止領域33の中に、上記回避配線として別途に形成される。そしてこの配線禁止領域33も、先の規則(a)〜(d)に従って設定されるとともに、その輪郭は各々対応するグリッド線よりも若干内側に設定されている。
【0092】
このような方法によって半導体集積回路の配線が行われることにより、前記第1及び第2の配線層の間以外に設けられる第4の配線層が存在する場合における3層配線25及び26とビアホール32との接触回避を的確に、且つ効率よく行うことが可能となる。
【0093】
以上説明したように、この第3の実施形態によれば、以下のような効果が得られるようになる。
(1)配線禁止領域を設定して、その配線禁止領域の中にビアホール32の上方を迂回して3層配線25、26に他のビアホール30、31を介して接続される5層配線29を別途形成した。そのため、ビアホール32によって遮られる3層配線25、26に関して、5層配線29の一部と他のビアホール30、31とを介してこのビアホール32が回避されるようになる。また、配線長を極力短くすることができるようにもなる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題を解消することもできる。
【0094】
(2)上述した(1)により、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長を回避することができる。
【0095】
(3)先の規則(a)〜(d)に基づき配線禁止領域33を形成することにより、配線に使用できない配線禁止領域の面積を極力減らすことができ、効率のよい配線を行うことができる。
【0096】
(4)また、配線禁止領域33の輪郭が各々対応するグリッド線よりも若干内側に設定されることで、それらグリッド線をも有効利用することができ、配線密度を最大限に高めることができる。
【0097】
(第4の実施形態)
次に、図11のフローチャートを参照して、本発明にかかる半導体集積回路の配線方法の第4の実施形態について説明する。
【0098】
この第4の実施形態にかかる半導体集積回路の配線方法は、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを基本的に有する半導体集積回路について、その配線条件に応じて選択的に先の第1〜3の実施形態の配線方法を適用する配線方法である。
【0099】
この配線方法ではまず、ステップ90において、自動配線ツールにより、第1及び第2の配線層の混雑度の予想からそれら配線を接続するためのビアホールの位置をグリッド換算にて推定しつつ、nグリッド分隣接するグリッドに配置可能かを設定する。ちなみにここでは、離れて設定できるグリッド数をiとし、離れて設定できる最大のグリッド数をjとして、それぞれの初期値(i=0、j=n)が設定される。
【0100】
次に、ステップ91により、第1及び第2の配線の接続に用いようとしているビアホールに隣接するグリッドにビアホールを再配置可能か否かを判断し、再配置が可能であると判断されると、ステップ92の配線方法「1」を適用する。ここで配線方法「1」とは、第1の実施形態で用いた配線方法である。もし再配置が不可能であると判断されると、ステップ93に進む。
【0101】
ステップ93では、離れて設定できるグリッド数iの値に1をプラスし、ステップ94に進み、ステップ94にて、離れて設定できるグリッド数iと離れて設定できる最大のグリッド数jとを比較して、i≦jであるかどうか判断する。i≦jと判断されると、ステップ91に戻り、もしi≦jでないと判断されると、ステップ95に進む。
【0102】
ステップ95では、第3の配線の両隣の配線領域の少なくとも一方が空いているか否かを判断し、第3の配線の両隣の配線領域の少なくとも一方が空いていると判断されると、ステップ96の配線方法「2」を適用する。ここで配線方法「2」とは、第2の実施形態で用いた配線方法である。もし第3の配線の両隣の配線領域に空きがないと判断されると、ステップ97に進む。
【0103】
ステップ97では、第1及び第2の配線層の間以外に設けられる第4の配線層が存在するか否かを判断し、第1及び第2の配線層の間以外に設けられる第4の配線層が存在すると判断されると、ステップ98の配線方法「3」を適用する。ここで配線方法「3」とは、第3の実施形態で用いた配線方法である。もし第1及び第2の配線層の間以外に設けられる第4の配線層が存在しないと判断されると、ステップ99にて、例えば先の図13に例示したような従来の配線方法を適用する。
【0104】
以上説明したように、この第4の実施形態によれば、以下のような効果が得られるようになる。
(1)種々の配線状況に応じて、配線パターンを選択しその状況に最適な配線やビアホールの設定を行うため、ビアホール回避のための回避配線の配線長の増大やビアホールの増加を効率よく抑えることができる。そして、これによっても、配線長及びビアホールの増加による配線抵抗、配線容量の増加により生じる、タイミング違反、IRドロップなどの問題を解消することができる。
【0105】
(その他の実施形態)
なお、本発明は、上記各実施形態に限定されるものではなく、以下のように実施しても、同等あるいはそれに準じた作用効果を得ることができる。
【0106】
・上記各実施形態では、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路としたが、斜め配線の角度は具体的には何度でも構わない。
【0107】
・上記各実施形態では、2層目の配線層から5層目の配線層までの配線についてその配線態様及び配線方法を例示したが、基本的に上記各実施形態での条件が満たされるものであれば、その配線層数や配線態様は任意である。また、各実施形態では、1層目の配線層は各セルの電極等形成用に用いられるとしたが、この1層目の配線層の配線についても、上記各実施形態に適用される配線、あるいは回避配線として用いることができる。
【0108】
・上記各実施形態では、配線禁止領域の設定規則として前記(a)〜(d)の規則を例示したが、この規則については適宜変更することも可能である。
【図面の簡単な説明】
【図1】本発明にかかる半導体集積回路及びその配線方法の第1の実施形態についてその多層配線構造を示す概略図。
【図2】第1の実施形態で適用される配線禁止領域についてその設定例を示す概略図。
【図3】本発明にかかる半導体集積回路及びその配線方法の第2の実施形態についてその多層配線構造を示す概略図。
【図4】第2の実施形態で適用される配線禁止領域についてその設定例を示す概略図。
【図5】図3のA−A線に沿った断面図。
【図6】本発明にかかる半導体集積回路及びその配線方法の第2の実施形態の変形例を示す概略図。
【図7】第2の実施形態の変形例で適用される配線禁止領域についてその設定例を示す概略図。
【図8】本発明にかかる半導体集積回路及びその配線方法の第3の実施形態についてその多層配線構造を示す概略図。
【図9】第3の実施形態で適用される配線禁止領域についてその設定例を示す概略図。
【図10】図8のB−B線に沿った断面図。
【図11】本発明にかかる半導体集積回路の配線方法の第4の実施形態についてその配線方法を示すフローチャート。
【図12】従来のX−Y方向の自動配線ツールを用いて形成された半導体集積回路についてその多層配線構造を示す概略図。
【図13】従来のX−Y方向と斜め方向の自動配線ツールを用いて形成された半導体集積回路についてその多層配線構造を示す概略図。
【符号の説明】1〜4、11〜14、17〜20、23〜29…配線、5、15、21、30〜32…ビアホール、6、16、22、33…配線禁止領域。
【発明の属する技術分野】
本発明は、横方向(X方向)及び縦方向(Y方向)の配線以外に斜め方向の配線が可能な自動配線ツールを用いて配線された多層配線構造を有する半導体集積回路及びその配線方法に関する。
【0002】
【従来の技術】
半導体集積回路の技術進歩により回路が大規模化、且つ高集積化されるにつれ、回路の論理設計量も膨大になり、また配線密度も極めて高くなりつつある。そこで近年は、人間の手作業による配線設計からコンピュータ支援による自動配線ツールを用いての自動配線が実用化されるに至っている。
【0003】
このような自動配線ツールを用いての配線には、一般にグリッド配線が採用されており、2つの配線層で構成される別々の配線を接続するには、これら2つの配線が交差するグリッド上で、ビアホールを介しての接続が行われる。
【0004】
ここで、従来よく使用される自動配線ツールとしては、直交型多層配線に用いられるツールが知られている(例えば、特許文献1参照)。この直交型多層配線では、1つの配線層では同一方向の配線しか形成できず、その配線方向も横方向と縦方向といったX−Y方向の2方向のみとなる。このため、例えば図12に示されるように、縦方向に配線された2層配線101〜103と、横方向に配線された3層配線104〜107と、縦方向に配線された4層配線108とが形成される場合、それら配線層に形成された別々の配線を接続するには、同図12に示される態様でその接続が行われる。すなわち、それら接続対象となる配線が交差するグリッド(図示略)上で、ビアホール109、110、111、112、113を介した接続が行われる。ここで、1層配線は通常、セルの電極等に使用され、接続用の配線層としては2層目以上の配線層が使用されるため、図12では、これらセルや1層配線についての図示は省略した。
【0005】
一方、近年は、上記自動配線ルーツとして、直交する配線に加え、斜め方向(左右45度、135度方向)の配線を使用することによって配線長の短縮を可能とした配線ツールも提案されている(例えば、特許文献2及び特許文献3参照)。
【0006】
すなわちこのツールでは、図13に示すように、縦方向に配線された2層配線114、115と、横方向に配線された3層配線116〜118とに加えて、右下がり斜め方向に配線された4層配線119や、右上がり斜め方向に配線された5層配線120なども形成することができる。ただし、この配線ツールでも、1つの配線層では同一方向の配線しか形成することができないため、その配線方向は、縦方向と、横方向と、右上がり斜め方向と、右下がり斜め方向と、の4方向となる。そしてこの場合も、異なる2つの配線層に形成された別々の配線を接続するには、同図13に示されるように、それら接続対象となる配線が交差するグリッド(図示略)上で、ビアホール121、122、123、124を介した接続が行われる。なお、図12の例と同様、1層配線は通常、セルの電極等に使用され、接続用の配線層としては2層目以上の配線層が使用されるため、図13でも、これらセルや1層配線についての図示は省略した。
【0007】
【特許文献1】
特許第3119197号公報(第3−4頁、図1)
【特許文献2】
特開2000−82743号公報(第7−8頁、図1)
【特許文献3】
特開2001−142931号公報(第6−7頁、図1)
【0008】
【発明が解決しようとする課題】
ところで、半導体集積回路の配線には、それぞれ独自のデザインルールがあり、そのルールの中で、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップの原因となる配線長、及びビアホール数の増加を回避する必要がある。
【0009】
このため、例えば2つの配線層の間に別の配線層が存在し、且つそれら2つの配線層の配線がビアホールによって接続されている場合、それら配線層の間の別の配線層に形成される配線は、ビアホールを避けつつも、最短の配線長をもって効率よく配線されることが望ましい。
【0010】
この点、先の図12に例示したような直交型多層配線では、2層配線101と4層配線108とを接続するためにビアホール109が形成される場合、3層配線105と3層配線107との間を配線するには、3本の回避配線102、106、103と4つのビアホール110、111、112、113が必要となる。そのため、ビアホール109を回避するための回避配線の配線長は自ずと長くなり、またそれら回避配線を接続するためのビアホールの数も多くなってしまう。
【0011】
また、図13に例示したような斜め配線を取り入れた配線方法でも、2層配線114と4層配線119とを接続するためにビアホール121が形成される場合、3層配線117と3層配線118との間を配線するには、2本の回避配線115、120と3つのビアホール122、123、124が必要となる。そのため、この場合もビアホール回避のための回避配線の配線長は長くなり、また回避配線を接続するためのビアホールの数も多くなってしまう。
【0012】
そして、このようなビアホール回避のための回避配線の配線長の増大やビアホールの増加は、ひいては上述した配線抵抗、配線容量の増加につながり、タイミング違反やIRドロップなどの原因となる。
【0013】
また、上記回避配線を形成するためには、更に別の配線層を用いて同じ配線方向の配線を新たに形成することも考えられるが、これでは配線層数の増大につながり、コストアップの原因になる。例えば先の図13に例示した5層配線の場合、同じ配線方向(縦方向、横方向、右上がり斜め方向、右下がり斜め方向、の4方向)の配線を新たに形成してこれを回避配線にすると8〜9層の配線層が必要となる。
【0014】
本発明は、こうした実情に鑑みてなされたものであって、その目的は、コンピュータ支援による自動配線ツールを用いて多層配線を行う場合であれ、より少ない層数で、配線遅延の増加等を回避したより効率のよい多層配線構造を実現することのできる半導体集積回路及びその配線方法を提供することにある。
【0015】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
請求項1に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有し、前記第1の配線層の配線である第1の配線及び前記第2の配線層の配線である第2の配線の少なくとも一方の一部が横方向または縦方向の途中から斜め方向に延設され、前記第1の配線と前記第2の配線とを接続するビアホールが、前記第3の配線との接触を避けて同第3の配線に隣接する位置に形成されてなることをその要旨とする。
【0016】
上記構成によれば、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路で、第1の配線及び第2の配線の少なくとも一方の一部が横方向または縦方向の途中から斜め方向に延設される。そのため、第1の配線と第2の配線とをビアホールで接続する為の配線長を極力短くすることができる。
【0017】
また、ビアホールが第3の配線との接触を避けて隣接する位置に形成されるため、ビアホール自体の数を増やすこと無くビアホールと第3の配線との接触を避けることができる。
【0018】
よって、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を効率よく回避することができる。
【0019】
請求項2に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有し、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とがビアホールを介して接続されてなり、前記第3の配線層の配線である第3の配線の一部が、縦方向または横方向と斜め方向とによる配線の組み合せからなって前記ビアホールとの接触を避ける回避配線として形成されてなることをその要旨とする。
【0020】
上記構成によれば、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路で、第3の配線の一部が、縦方向または横方向と斜め方向とによる配線の組み合せからなってビアホールとの接触を避ける回避配線として形成される。そのため、ビアホールによって遮られる第3の配線に関して、ビアホール回避の為の配線長を極力短くすることができる。
【0021】
また、ビアホールの形成位置は変更されないため、ビアホール自体の数を増やすこと無くビアホールと第3の配線との接触を避けることができる。
よってこの場合も、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を効率よく回避することができる。
【0022】
請求項3に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、第1の配線層と第2の配線層と、これら第1及び第2の配線層の間に設けられる第3の配線層と、同第1及び第2の配線層の間以外に設けられる第4の配線層とを有し、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とがビアホールを介して接続されてなり、前記第4の配線層の配線である第4の配線の一部が、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続されてなることをその要旨とする。
【0023】
上記構成によれば、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路で、第4の配線の一部が、ビアホールの上方もしくは下方を迂回して第3の配線に他のビアホールを介して接続される。すなわち、ビアホールによって遮られる第3の配線に関して、第4の配線の一部を使用してビアホールが回避されるようになる。
【0024】
よって、この場合も、配線長を極力短くすることができ、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長の増大を効率よく回避することができる。
【0025】
なお、上記請求項2または3に記載の発明の構成は、請求項4に記載の発明のように、前記第1及び第2の配線は、その一方が前記斜め方向の配線として形成されるとともに、それら第1及び第2の配線の差交する点において前記ビアホールを介して接続されてなる構成においても有効である。
【0026】
請求項5に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、前記第1の配線層及び前記第2の配線層の少なくとも一方の一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第1の配線層の配線である第1の配線及び前記第2の配線層の配線である第2の配線の少なくとも一方として横方向または縦方向の途中から斜め方向に延設される配線を別途形成し、同配線禁止領域に対応する領域にて前記第1の配線と前記第2の配線とを接続するビアホールを、前記第3の配線と差交するグリッドに隣接するグリッドに形成するようにしたことをその要旨とする。
【0027】
上記配線方法によれば、第1の配線層及び第2の配線層の少なくとも一方の一部に配線禁止領域が設定され、その配線禁止領域の中に、第1の配線及び第2の配線の少なくとも一方として横方向または縦方向の途中から斜め方向に延設される配線が別途形成される。そのため、1つの配線層に横方向または縦方向の途中から斜め方向に延設される2方向以上の配線を形成することができ、ビアホールを回避するための配線長を極力短く形成することができる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題も解消することができる。
【0028】
また、上記配線方法では、第1の配線と第2の配線とを接続するビアホールを、第3の配線と差交するグリッドに隣接するグリッドに形成する。そのため、ビアホール自体の数を増やすこと無くビアホールと第3の配線との接触を避けることができる。
【0029】
よって、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を効率よく回避することができる。
【0030】
請求項6に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とが差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第3の配線層の前記ビアホールに対応する一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第3の配線層の配線である第3の配線として、縦方向または横方向と斜め方向とによる配線の組み合わせからなって前記ビアホールを回避する配線を別途形成するようにしたことをその要旨とする。
【0031】
上記配線方法によれば、第3の配線を、第1の配線と第2の配線とを接続するビアホール部分に配線する必要がある場合に、第3の配線の一部として、縦方向または横方向と斜め方向とによる配線の組み合わせからなってビアホールを回避する配線が配線禁止領域の中に別途形成される。そのため、ビアホールによって遮られる第3の配線に関して、1つの配線層に縦方向または横方向と斜め方向とによる配線の組み合わせによる2方向以上の配線を形成することができ、ビアホールを回避するための配線長を極力短く形成することができる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題も解消することができる。
【0032】
また、上記ビアホールの設定グリッド位置についてはこれを変更せずに済むため、ビアホールそのものの数は増えず、配線長及びビアホール数の増大による配線抵抗、配線容量の増加により生じる、タイミング違反、配線遅延、IRドロップなどの問題についてもこれを効率よく解消することができる。
【0033】
請求項7に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層と、これら第1及び第2の配線層の間に設けられる第3の配線層と、同第1及び第2の配線層の間以外に設けられる第4の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とが差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第4の配線層の前記ビアホールを含む一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第4の配線層の配線である第4の配線として、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続される配線を別途形成するようにしたことをその要旨とする。
【0034】
上記配線方法によれば、第3の配線を、第1の配線と第2の配線とを接続するビアホールを通過して配線する必要がある場合に、第4の配線の一部として、ビアホールの上方もしくは下方を迂回して第3の配線に他のビアホールを介して接続される配線が配線禁止領域の中に別途形成される。そのため、ビアホールによって遮られる第3の配線に関して、第4の配線の一部と他のビアホールとを介して上記第1の配線と第2の配線とを接続するビアホールを回避することができるようになる。
【0035】
よって、この場合も、配線長を極力短くすることができ、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長の増大を効率よく回避することができる。
【0036】
なお、上記請求項6または7に記載の配線方法は、請求項8に記載の発明のように、前記第1及び第2の配線の一方を、前記斜め方向の配線として形成する際にも有効である。
【0037】
請求項9に記載の発明は、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線との混雑度からそれら配線を接続するために必要とされるビアホールの位置をグリッド換算にて推定しつつ、前記第1及び第2の配線の接続に用いようとしているビアホールに隣接するグリッドに同ビアホールを再配置可能か否かを判断し、該再配置が可能であると判断されるとき、(A)前記第1の配線層及び前記第2の配線層の少なくとも一方の一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第1及び第2の配線の少なくとも一方として横方向または縦方向の途中から斜め方向に延設される配線を別途形成し、同配線禁止領域に対応する領域にて前記第1の配線と前記第2の配線とを接続するビアホールを、前記第3の配線と差交するグリッドに隣接するグリッドに形成し、前記ビアホールの再配置が不可能であると判断されるとき、前記第3の配線の両隣の配線領域の少なくとも一方が空いていることを条件に、(B)前記第1及び第2の配線が差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第3の配線層の前記ビアホールに対応する一部に前記配線禁止領域を設定して、該配線禁止領域の中に、前記第3の配線層の配線である第3の配線として、縦方向または横方向と斜め方向とによる配線の組み合わせからなって前記ビアホールを回避する配線を別途形成し、前記第3の配線の両隣の配線領域に空きがないと判断されるとき、第1及び第2の配線層の間以外に設けられる第4の配線層が存在することを条件に、(C)前記第1及び第2の配線が差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第4の配線層の前記ビアホールを含む一部に前記配線禁止領域を設定して、該配線禁止領域の中に、前記第4の配線層の配線である第4の配線として、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続される配線を別途形成することをその要旨とする。
【0038】
上記配線方法によれば、各種配線状況に応じて、それら状況に最適な配線パターンやビアホールの設定が行われる。このため、ビアホール回避のための回避配線の配線長の増大やビアホールの増加を効率よく抑えることができ、ひいては、配線長及びビアホールの増加による配線抵抗、配線容量の増加により生じるタイミング違反、IRドロップなどの問題を効率よく解消することができる。
【0039】
請求項10に記載の発明は、請求項5〜9のいずれかに記載の半導体集積回路の配線方法において、前記配線禁止領域が、以下の規則
(a)同配線禁止領域中への形成が所望される配線の終端部については該終端部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる。
【0040】
(b)前記配線に屈折部が存在するときには該屈折部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる。
(c)斜め方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位菱形領域を割り当てる。
【0041】
(d)横方向及び縦方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位正方形領域を割り当てる。
に基づいて設定されることをその要旨とする。
【0042】
上記配線方法によれば、請求項5〜9のいずれかに記載の半導体集積回路の配線方法において、配線禁止領域が、上記(a)〜(d)の規則に基づいて設定される。そのため、配線に使用できない配線禁止領域の面積を極力減らすことができ、効率のよい配線を行うことができる。
【0043】
なお、上記設定される配線禁止領域の輪郭が各々対応するグリッド線よりも若干内側に設定されることで、それらグリッド線をも有効利用することができ、配線密度を最大限に高めることができる。
【0044】
【発明の実施の形態】
(第1の実施形態)
以下、本発明にかかる半導体集積回路及びその配線方法の第1の実施形態について、図面を参照しつつ説明する。
【0045】
この実施形態の半導体集積回路は、横方向(X方向)及び縦方向(Y方向)の配線以外に斜め方向(左右45度、135度方向)の配線が可能な自動配線ツールを用いて配線された多層配線構造を有する半導体集積回路である。
【0046】
半導体集積回路の各セルが配置され、1層目の配線層の配線により各セルの電極等が形成された上に、各セル間や配線間の接続用の配線層として2層目以上の配線層による配線が形成されている。ここでセルとは、論理演算素子、フリップフロップ、RAM等のメモリ、またはそれらを用いて形成される回路である。
【0047】
また、異なる配線層で形成される別々の配線を接続するには、これら別々の配線が交差するグリッド上で、ビアホールを介して接続が行われる。
ここで、各セル間や配線間の接続用の配線層としての2層目以上の配線層に関して、自動配線ツールを用いて配線された第1の実施形態の半導体集積回路についてその具体例の一部略図を図1に示す。
【0048】
この例ではまず、2層目の配線層(第1の配線層)の配線である2層配線1(第1の配線)が形成され、その上には3層目の配線層(第3の配線層)の配線である3層配線2、3(第3の配線)が形成され、またその上には4層目の配線層(第2の配線層)の配線である4層配線4(第2の配線)が形成されている。なお、便宜上、図示は省略したが、上記各配線層間には絶縁膜からなる絶縁層が形成されて、それら各配線層間の配線の接触を防止している。
【0049】
またこの例において、2層目の配線層の配線である2層配線1と4層目の配線層の縦方向の途中から斜め方向に延設された配線である4層配線4とはビアホール5により電気的に接続されている。
【0050】
また、2層配線1と4層配線4との間の配線層である3層目の配線層の3層配線2とビアホール5との接触を避けるため、ビアホール5は、同図1に示されるように、3層配線2の隣接する位置に形成されている。
【0051】
以下、図1及び図2を参照して、このような構造を有して構成される第1の実施形態の半導体集積回路の配線方法について説明する。
この半導体集積回路の配線に際しては、まず半導体集積回路の各セルの配置や各セルの配線条件に基づいて自動配線ツールにより、各セル間や配線間等を接続するための配線が設定される。
【0052】
図1に示す配線は、上記2層配線1と上記4層配線4とがビアホール5によって接続される場合で、その間の配線層の配線である3層配線2がビアホール5と接触せずに効率よく配線できるように、自動配線ツールにより各配線層の配線やビアホールの位置が設定された一例である。
【0053】
この場合、2層配線1と4層配線4との間の配線層の配線である3層配線2とビアホール5との接触を避けるため、ビアホール5は上述のように、3層配線2とは接触しない隣接する位置、詳しくは自動配線ツール上で定義される1グリッド離れた位置に形成される。
【0054】
また、縦方向の途中から斜め方向に延設される配線である4層配線4は、自動配線ツールにより、図2に例示する態様で設定される配線禁止領域6の中に、回避配線として別途に形成される。ここで、この配線禁止領域6とは、4層配線としての通常の配線が禁止される領域であり、下記(a)〜(d)の規則に従って領域設定される。
【0055】
(a)配線禁止領域中への形成が所望される配線の終端部については、終端部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる。
【0056】
(b)配線に屈折部が存在するときには屈折部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる。
(c)斜め方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位菱形領域を割り当てる。
【0057】
(d)横方向及び縦方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位正方形領域を割り当てる。
なお、この配線禁止領域は、同図2に示されるように、その輪郭が各々対応するグリッド線よりも若干内側に設定されるものとする。これにより、それら隣接するグリッド線をも有効利用することができ、配線密度を最大限に高めることができるようになる。
【0058】
このような方法によって半導体集積回路の配線が行われることにより、2層配線1と4層配線4の接続に用いようとしているビアホールに隣接するグリッドに同ビアホールを再配置することが可能である場合における3層配線2とビアホールとの接触回避を的確に、且つ効率よく行うことが可能になる。
【0059】
以上説明したように、この第1の実施形態にかかる半導体集積回路及びその配線方法によれば、以下のような効果が得られるようになる。
(1)2層配線1と4層配線4とを接続するビアホール5を、3層配線2と差交するグリッドに隣接するグリッドに形成するため、ビアホール自体の数を増やすこと無くビアホールと第3の配線との接触を避けることができる。
【0060】
(2)配線禁止領域6を設定して、その配線禁止領域6の中に4層配線4を別途形成するため、1つの配線層に横方向または縦方向の途中から斜め方向に延設される2方向以上の配線を形成することができる。そのため、2層配線1と4層配線4とをビアホール5で接続するための配線長を極力短く形成することができる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題を解消することができる。
【0061】
(3)上述した(1)、(2)により、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を回避することができる。
【0062】
(4)上記規則(a)〜(d)に基づき配線禁止領域6を形成することにより、配線に使用できない配線禁止領域の面積を極力減らすことができ、効率のよい配線を行うことができる。
【0063】
(5)また、配線禁止領域6の輪郭が各々対応するグリッド線よりも若干内側に設定されることで、それらグリッド線をも有効利用することができ、配線密度を最大限に高めることができる。
【0064】
なお、上記第1の実施形態では、横方向または縦方向の途中から斜め方向に延設される配線として4層配線4(第2の配線)が選ばれる場合について例示したが、2層配線1(第1の配線)側を横方向または縦方向の途中から斜め方向に延設される配線として形成してもよい。この場合には、2層目の配線層(第1の配線層)に対して、図2に例示した配線禁止領域6に準ずる配線禁止領域が設定されることになる。
【0065】
(第2の実施形態)
次に、本発明にかかる半導体集積回路及びその配線方法の第2の実施形態について、図3〜図5を参照しつつ説明する。
【0066】
この第2の実施形態にかかる半導体集積回路も、横方向(X方向)及び縦方向(Y方向)の配線以外に斜め方向の配線が可能な自動配線ツールを用いて配線された多層配線構造を有する半導体集積回路である。また、その基本的な構造も、先の第1の実施形態の半導体集積回路と同様であるが、ここでは、第1の配線と第2の配線とを接続するビアホールに対して第3の配線の両隣の配線領域の少なくとも一方が空いている場合の配線構造について例示する。なおここでも、先の第1の実施形態と同様に、半導体集積回路の各セルが配置され、1層目の配線層の配線により各セルの電極等が形成された上に、各セル間や配線間の接続用の配線層として2層目以上の配線層による配線が形成されている。
【0067】
さて、この第2の実施形態では、図3及びそのA−A線に沿った断面図である図5に示すように、まず2層目の配線層(第1の配線層)の配線である2層配線11(第1の配線)が形成され、その上には3層目の配線層(第3の配線層)の配線である3層配線12、13(第3の配線)が形成される。またその上には、4層目の配線層の配線である4層配線(図示略)が形成され、更にその上には5層目の配線層(第2の配線層)の配線である5層配線14(第2の配線)が形成されている。また、ここでも便宜上、図示は省略したが、各配線層間には絶縁膜からなる絶縁層が形成されて、それら各配線層間の配線の接触を防止している。
【0068】
また、図3において、縦方向の配線である2層配線11と斜め方向の配線である5層配線14とはビアホール15により電気的に接続されている。そして、2層配線11と5層配線14との間の配線層の配線である3層配線12とビアホール15との接触を避けるため、横方向と斜め方向とによる配線の組み合わせからなる3層配線12による回避配線が形成されている。
【0069】
以下、図4を併せ参照して、このような構造を有して構成される第2の実施形態にかかる半導体集積回路の配線方法について説明する。
この半導体集積回路の配線に際しては、先の第1の実施形態と同様に、まず半導体集積回路の各セルの配置や各セルの配線条件に基づいて自動配線ツールにより、各セル間や配線間等を接続するための配線が設定される。
【0070】
図3及び図5に示す配線は、上記2層配線11と上記5層配線14とがビアホール15によって接続される場合で、その間の配線層の配線である3層配線12がビアホール15と接触せずに効率よく配線できるように、自動配線ツールにより各配線層の配線やビアホールの位置が設定された一例である。
【0071】
この場合、本実施形態では、2層配線11と5層配線14との間の配線層の配線である3層配線12とビアホール15との接触を避けるため、3層配線12を横方向と斜め方向とによる組合せからなる回避配線として形成する。
【0072】
また、この横方向と斜め方向とによる組合せからなる3層配線12は、自動配線ツールにより、図4に例示する態様で設定される配線禁止領域16の中に、上記回避配線として別途に形成される。なお、この配線禁止領域16も、先の規則(a)〜(d)に従って設定されるとともに、その輪郭は各々対応するグリッド線よりも若干内側に設定されている。
【0073】
そしてその後、ビアホール15を介して上記2層配線11との電気的な接続を確保しつつ、5層配線14が図3に示される態様で形成される。
以上説明したように、この第2の実施形態によれば、以下のような効果が得られるようになる。
【0074】
(1)2層配線11と5層配線14とを接続するビアホール15の設定グリッド位置を変更しないため、ビアホール自体の数を増やす事無くビアホール15と3層配線12との接触を避けることができる。
【0075】
(2)配線禁止領域16を設定して、その配線禁止領域16の中に3層配線12を別途形成するため、1つの配線層に横方向と斜め方向とによる配線の組合せからなる2方向以上の回避配線を形成することができる。そのため、ビアホール15を回避するための3層配線12による回避配線の配線長を極力短く形成することができる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題を解消することができる。
【0076】
(3)上述した(1)、(2)により、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長及びビアホール数の増加を回避することができる。
【0077】
(4)先の規則(a)〜(d)に基づき配線禁止領域16を形成することにより、配線に使用できない配線禁止領域の面積を極力減らすことができ、効率のよい配線を行うことができる。
【0078】
(5)また、配線禁止領域16の輪郭が各々対応するグリッド線よりも若干内側に設定されることで、それらグリッド線をも有効利用することができ、配線密度を最大限に高めることができる。
【0079】
なお、この第2の実施形態は他に、例えば図6及び図7に例示する半導体集積回路及びその配線方法として実施することもでき、これによっても同第2の実施形態と同様の作用効果を得ることができる。
【0080】
ちなみにこの図6の例では、2層目の配線層(第1の配線層)の縦方向の配線である2層配線17(第1の配線)と4層目の配線層(第2の配線層)の斜め方向の配線である4層配線20(第2の配線)とがビアホール21により接続されている。
【0081】
また、2層配線17と4層配線20との間の配線層である3層目の配線層(第3の配線層)の配線である3層配線19(第3の配線)とビアホール21との接触を避けるため、横方向と斜め方向とによる配線の組み合わせからなる3層配線19による回避配線が形成されている。
【0082】
また、この横方向と斜め方向とによる組合せからなる3層配線19は、自動配線ツールにより、図7に例示する態様で設定される配線禁止領域22の中に、上記回避配線として別途に形成される。そしてこの配線禁止領域22も、先の規則(a)〜(d)に従って設定されるとともに、その輪郭は各々対応するグリッド線よりも若干内側に設定されている。
【0083】
(第3の実施形態)
次に、本発明にかかる半導体集積回路及びその配線方法の第3の実施形態について、図8〜図10を参照しつつ説明する。
【0084】
この第3の実施形態にかかる半導体集積回路も、横方向(X方向)及び縦方向(Y方向)の配線以外に斜め方向の配線が可能な自動配線ツールを用いて配線された多層配線構造を有する半導体集積回路である。また、その基本的な構造も、先の第1及び第2の実施形態の半導体集積回路と同様であるが、ここでは、前記第1及び第2の配線層の間以外に設けられる第4の配線層(ここでの例では5層目の配線層)が存在する場合の配線構造について例示する。なおここでも、先の第1及び第2の実施形態と同様に、半導体集積回路の各セルが配置され、1層目の配線層の配線により各セルの電極等が形成された上に、各セル間や配線間の接続用の配線層として2層目以上の配線層による配線が形成されている。
【0085】
さて、この第3の実施形態では、図8及びそのB−B線に沿った断面図である図10に示すように、2層目の配線層(第1の配線層)の配線である2層配線23(第1の配線)が形成され、その上には3層目の配線層(第3の配線層)の配線である3層配線24、25、26、27(第3の配線)が形成されている。またその上には、4層目の配線層(第2の配線層)の配線である4層配線28(第2の配線)が形成され、そしてその上には、5層目の配線層(第4の配線層)の配線である5層配線29(第4の配線)が形成されている。また、ここでも便宜上、図示は省略したが、各配線層間には絶縁膜からなる絶縁層が形成されて、それら各配線層間の配線の接触を防止している。
【0086】
また、図8において縦方向の配線である2層配線23と斜め方向の配線である4層配線28とはビアホール32により電気的に接続されている。そして、2層配線23と4層配線28との間の配線層の配線である3層配線25、26との接触を避けるため、上記5層配線29によって、上記ビアホール32の上方を迂回するかたちで回避配線が形成されている。
【0087】
なお、回避配線である5層配線29と3層配線25、26とは、他のビアホール30、31により接続されている。
以下、図9を併せ参照して、このような構造を有して構成される第3の実施形態にかかる半導体集積回路の配線方法について説明する。
【0088】
この半導体集積回路の配線に際しては、先の第1及び第2の実施形態と同様に、まず半導体集積回路の各セルの配置や各セルの配線条件に基づいて自動配線ツールにより、各セル間や配線間等を接続するための配線が設定される。
【0089】
図8及び図10に示す配線も、上記2層配線23と上記4層配線28とがビアホール32によって接続される場合で、その間の配線層の配線である3層配線25、26がビアホール32と接触せずに効率よく配線できるように、自動配線ツールにより各配線層の配線やビアホールの位置が設定された一例である。
【0090】
この場合、本実施形態では、2層配線23と4層配線28との間の配線層の配線である3層配線25、26とビアホール32との接触を避けるため、2層目の配線層と4層目の配線層との間の配線層ではない上記5層目の配線層の配線である5層配線29によって回避配線を形成する。
【0091】
そして、ビアホール32の上方を迂回した5層配線29と3層配線25、26とがビアホール30、31によって電気的に接続される。
なお、このビアホール32の上方を迂回する配線である5層配線29は、自動配線ツールにより、図9に例示する態様で設定される配線禁止領域33の中に、上記回避配線として別途に形成される。そしてこの配線禁止領域33も、先の規則(a)〜(d)に従って設定されるとともに、その輪郭は各々対応するグリッド線よりも若干内側に設定されている。
【0092】
このような方法によって半導体集積回路の配線が行われることにより、前記第1及び第2の配線層の間以外に設けられる第4の配線層が存在する場合における3層配線25及び26とビアホール32との接触回避を的確に、且つ効率よく行うことが可能となる。
【0093】
以上説明したように、この第3の実施形態によれば、以下のような効果が得られるようになる。
(1)配線禁止領域を設定して、その配線禁止領域の中にビアホール32の上方を迂回して3層配線25、26に他のビアホール30、31を介して接続される5層配線29を別途形成した。そのため、ビアホール32によって遮られる3層配線25、26に関して、5層配線29の一部と他のビアホール30、31とを介してこのビアホール32が回避されるようになる。また、配線長を極力短くすることができるようにもなる。さらに、配線禁止領域が形成される配線層での配線同士による交差を避けることができ、配線ショート等の問題を解消することもできる。
【0094】
(2)上述した(1)により、配線抵抗、配線容量の増加によって引き起こされるタイミング違反、IRドロップ等の原因となる配線長を回避することができる。
【0095】
(3)先の規則(a)〜(d)に基づき配線禁止領域33を形成することにより、配線に使用できない配線禁止領域の面積を極力減らすことができ、効率のよい配線を行うことができる。
【0096】
(4)また、配線禁止領域33の輪郭が各々対応するグリッド線よりも若干内側に設定されることで、それらグリッド線をも有効利用することができ、配線密度を最大限に高めることができる。
【0097】
(第4の実施形態)
次に、図11のフローチャートを参照して、本発明にかかる半導体集積回路の配線方法の第4の実施形態について説明する。
【0098】
この第4の実施形態にかかる半導体集積回路の配線方法は、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを基本的に有する半導体集積回路について、その配線条件に応じて選択的に先の第1〜3の実施形態の配線方法を適用する配線方法である。
【0099】
この配線方法ではまず、ステップ90において、自動配線ツールにより、第1及び第2の配線層の混雑度の予想からそれら配線を接続するためのビアホールの位置をグリッド換算にて推定しつつ、nグリッド分隣接するグリッドに配置可能かを設定する。ちなみにここでは、離れて設定できるグリッド数をiとし、離れて設定できる最大のグリッド数をjとして、それぞれの初期値(i=0、j=n)が設定される。
【0100】
次に、ステップ91により、第1及び第2の配線の接続に用いようとしているビアホールに隣接するグリッドにビアホールを再配置可能か否かを判断し、再配置が可能であると判断されると、ステップ92の配線方法「1」を適用する。ここで配線方法「1」とは、第1の実施形態で用いた配線方法である。もし再配置が不可能であると判断されると、ステップ93に進む。
【0101】
ステップ93では、離れて設定できるグリッド数iの値に1をプラスし、ステップ94に進み、ステップ94にて、離れて設定できるグリッド数iと離れて設定できる最大のグリッド数jとを比較して、i≦jであるかどうか判断する。i≦jと判断されると、ステップ91に戻り、もしi≦jでないと判断されると、ステップ95に進む。
【0102】
ステップ95では、第3の配線の両隣の配線領域の少なくとも一方が空いているか否かを判断し、第3の配線の両隣の配線領域の少なくとも一方が空いていると判断されると、ステップ96の配線方法「2」を適用する。ここで配線方法「2」とは、第2の実施形態で用いた配線方法である。もし第3の配線の両隣の配線領域に空きがないと判断されると、ステップ97に進む。
【0103】
ステップ97では、第1及び第2の配線層の間以外に設けられる第4の配線層が存在するか否かを判断し、第1及び第2の配線層の間以外に設けられる第4の配線層が存在すると判断されると、ステップ98の配線方法「3」を適用する。ここで配線方法「3」とは、第3の実施形態で用いた配線方法である。もし第1及び第2の配線層の間以外に設けられる第4の配線層が存在しないと判断されると、ステップ99にて、例えば先の図13に例示したような従来の配線方法を適用する。
【0104】
以上説明したように、この第4の実施形態によれば、以下のような効果が得られるようになる。
(1)種々の配線状況に応じて、配線パターンを選択しその状況に最適な配線やビアホールの設定を行うため、ビアホール回避のための回避配線の配線長の増大やビアホールの増加を効率よく抑えることができる。そして、これによっても、配線長及びビアホールの増加による配線抵抗、配線容量の増加により生じる、タイミング違反、IRドロップなどの問題を解消することができる。
【0105】
(その他の実施形態)
なお、本発明は、上記各実施形態に限定されるものではなく、以下のように実施しても、同等あるいはそれに準じた作用効果を得ることができる。
【0106】
・上記各実施形態では、横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路としたが、斜め配線の角度は具体的には何度でも構わない。
【0107】
・上記各実施形態では、2層目の配線層から5層目の配線層までの配線についてその配線態様及び配線方法を例示したが、基本的に上記各実施形態での条件が満たされるものであれば、その配線層数や配線態様は任意である。また、各実施形態では、1層目の配線層は各セルの電極等形成用に用いられるとしたが、この1層目の配線層の配線についても、上記各実施形態に適用される配線、あるいは回避配線として用いることができる。
【0108】
・上記各実施形態では、配線禁止領域の設定規則として前記(a)〜(d)の規則を例示したが、この規則については適宜変更することも可能である。
【図面の簡単な説明】
【図1】本発明にかかる半導体集積回路及びその配線方法の第1の実施形態についてその多層配線構造を示す概略図。
【図2】第1の実施形態で適用される配線禁止領域についてその設定例を示す概略図。
【図3】本発明にかかる半導体集積回路及びその配線方法の第2の実施形態についてその多層配線構造を示す概略図。
【図4】第2の実施形態で適用される配線禁止領域についてその設定例を示す概略図。
【図5】図3のA−A線に沿った断面図。
【図6】本発明にかかる半導体集積回路及びその配線方法の第2の実施形態の変形例を示す概略図。
【図7】第2の実施形態の変形例で適用される配線禁止領域についてその設定例を示す概略図。
【図8】本発明にかかる半導体集積回路及びその配線方法の第3の実施形態についてその多層配線構造を示す概略図。
【図9】第3の実施形態で適用される配線禁止領域についてその設定例を示す概略図。
【図10】図8のB−B線に沿った断面図。
【図11】本発明にかかる半導体集積回路の配線方法の第4の実施形態についてその配線方法を示すフローチャート。
【図12】従来のX−Y方向の自動配線ツールを用いて形成された半導体集積回路についてその多層配線構造を示す概略図。
【図13】従来のX−Y方向と斜め方向の自動配線ツールを用いて形成された半導体集積回路についてその多層配線構造を示す概略図。
【符号の説明】1〜4、11〜14、17〜20、23〜29…配線、5、15、21、30〜32…ビアホール、6、16、22、33…配線禁止領域。
Claims (10)
- 横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、
第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有し、前記第1の配線層の配線である第1の配線及び前記第2の配線層の配線である第2の配線の少なくとも一方の一部が横方向または縦方向の途中から斜め方向に延設され、前記第1の配線と前記第2の配線とを接続するビアホールが、前記第3の配線との接触を避けて同第3の配線に隣接する位置に形成されてなる
ことを特徴とする半導体集積回路。 - 横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、
第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有し、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とがビアホールを介して接続されてなり、前記第3の配線層の配線である第3の配線の一部が、縦方向または横方向と斜め方向とによる配線の組み合わせからなって前記ビアホールとの接触を避ける回避配線として形成されてなる
ことを特徴とする半導体集積回路。 - 横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて形成された多層配線構造を有する半導体集積回路において、
第1の配線層と第2の配線層と、これら第1及び第2の配線層の間に設けられる第3の配線層と、同第1及び第2の配線層の間以外に設けられる第4の配線層とを有し、前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とがビアホールを介して接続されてなり、前記第4の配線層の配線である第4の配線の一部が、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続されてなる
ことを特徴とする半導体集積回路。 - 前記第1及び第2の配線は、その一方が前記斜め方向の配線として形成されるとともに、それら第1及び第2の配線の差交する点において前記ビアホールを介して接続されてなる
請求項2または請求項3に記載の半導体集積回路。 - 横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、
前記第1の配線層及び前記第2の配線層の少なくとも一方の一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第1の配線層の配線である第1の配線及び前記第2の配線層の配線である第2の配線の少なくとも一方として横方向または縦方向の途中から斜め方向に延設される配線を別途形成し、同配線禁止領域に対応する領域にて前記第1の配線と前記第2の配線とを接続するビアホールを、前記第3の配線と差交するグリッドに隣接するグリッドに形成するようにした
ことを特徴とする半導体集積回路の配線方法。 - 横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、
前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とが差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第3の配線層の前記ビアホールに対応する一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第3の配線層の配線である第3の配線として、縦方向または横方向と斜め方向とによる配線の組み合わせからなって前記ビアホールを回避する配線を別途形成するようにした
ことを特徴とする半導体集積回路の配線方法。 - 横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層と、これら第1及び第2の配線層の間に設けられる第3の配線層と、同第1及び第2の配線層の間以外に設けられる第4の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、
前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線とが差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第4の配線層の前記ビアホールを含む一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第4の配線層の配線である第4の配線として、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続される配線を別途形成するようにした
ことを特徴とする半導体集積回路の配線方法。 - 前記第1及び第2の配線の一方を、前記斜め方向の配線として形成する
請求項6または7記載の半導体集積回路の配線方法。 - 横方向及び縦方向の配線以外に斜め方向の配線が可能な自動配線ツールを用いて、第1の配線層と第2の配線層とこれら第1及び第2の配線層の間に設けられる第3の配線層とを有する半導体集積回路の配線を行う半導体集積回路の配線方法であって、
前記第1の配線層の配線である第1の配線と前記第2の配線層の配線である第2の配線との混雑度からそれら配線を接続するために必要とされるビアホールの位置をグリッド換算にて推定しつつ、前記第1及び第2の配線の接続に用いようとしているビアホールに隣接するグリッドに同ビアホールを再配置可能か否かを判断し、該再配置が可能であると判断されるとき、
(A)前記第1の配線層及び前記第2の配線層の少なくとも一方の一部に通常の配線を禁止する配線禁止領域を設定して、該配線禁止領域の中に、前記第1及び第2の配線の少なくとも一方として横方向または縦方向の途中から斜め方向に延設される配線を別途形成し、同配線禁止領域に対応する領域にて前記第1の配線と前記第2の配線とを接続するビアホールを、前記第3の配線と差交するグリッドに隣接するグリッドに形成し、
前記ビアホールの再配置が不可能であると判断されるとき、前記第3の配線の両隣の配線領域の少なくとも一方が空いていることを条件に、
(B)前記第1及び第2の配線が差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第3の配線層の前記ビアホールに対応する一部に前記配線禁止領域を設定して、該配線禁止領域の中に、前記第3の配線層の配線である第3の配線として、縦方向または横方向と斜め方向とによる配線の組み合わせからなって前記ビアホールを回避する配線を別途形成し、
前記第3の配線の両隣の配線領域に空きがないと判断されるとき、第1及び第2の配線層の間以外に設けられる第4の配線層が存在することを条件に、
(C)前記第1及び第2の配線が差交するグリッドにおいてそれら第1及び第2の配線をビアホールを介して接続するとともに、前記第4の配線層の前記ビアホールを含む一部に前記配線禁止領域を設定して、該配線禁止領域の中に、前記第4の配線層の配線である第4の配線として、前記ビアホールの上方もしくは下方を迂回して前記第3の配線層の配線である第3の配線に他のビアホールを介して接続される配線を別途形成する
ことを特徴とする半導体集積回路の配線方法。 - 前記配線禁止領域が、以下の規則
(a)同配線禁止領域中への形成が所望される配線の終端部については該終端部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる
(b)前記配線に屈折部が存在するときには該屈折部のグリッドを取り囲む態様で、各々隣接するグリッドにより囲まれる単位正方形領域を割り当てる
(c)斜め方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位菱形領域を割り当てる
(d)横方向及び縦方向の配線の両サイドには、各々隣接するグリッドによって囲まれる単位正方形領域を割り当てる
に基づいて設定される
請求項5〜9のいずれかに記載の半導体集積回路の配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292305A JP2004128315A (ja) | 2002-10-04 | 2002-10-04 | 半導体集積回路及びその配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292305A JP2004128315A (ja) | 2002-10-04 | 2002-10-04 | 半導体集積回路及びその配線方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128315A true JP2004128315A (ja) | 2004-04-22 |
Family
ID=32283603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002292305A Pending JP2004128315A (ja) | 2002-10-04 | 2002-10-04 | 半導体集積回路及びその配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128315A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655427B1 (ko) | 2004-07-14 | 2006-12-08 | 삼성전자주식회사 | 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 |
US7390973B2 (en) | 2005-03-15 | 2008-06-24 | Samsung Electronics Co., Ltd. | Memory module and signal line arrangement method thereof |
KR20150007906A (ko) * | 2013-07-12 | 2015-01-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2015019067A (ja) * | 2013-07-12 | 2015-01-29 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置及びその製造方法 |
-
2002
- 2002-10-04 JP JP2002292305A patent/JP2004128315A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655427B1 (ko) | 2004-07-14 | 2006-12-08 | 삼성전자주식회사 | 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 |
US7390973B2 (en) | 2005-03-15 | 2008-06-24 | Samsung Electronics Co., Ltd. | Memory module and signal line arrangement method thereof |
KR20150007906A (ko) * | 2013-07-12 | 2015-01-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2015019067A (ja) * | 2013-07-12 | 2015-01-29 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体装置及びその製造方法 |
KR102083774B1 (ko) * | 2013-07-12 | 2020-03-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
DE102014212359B4 (de) | 2013-07-12 | 2021-12-02 | Samsung Electronics Co., Ltd. | Halbleiterbauelemente mit reduzierter Elektromigration |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100740963B1 (ko) | 배선 접속부 설계 방법 및 반도체 장치 | |
JP3806016B2 (ja) | 半導体集積回路 | |
JP5340047B2 (ja) | 半導体集積回路装置 | |
JP2009177139A (ja) | 半導体集積回路 | |
JP4820542B2 (ja) | 半導体集積回路 | |
CN100401511C (zh) | 集成电路及集成电路的电连接再选路方法 | |
JP4539916B2 (ja) | 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム | |
JP2008227130A (ja) | 半導体集積回路およびレイアウト設計方法 | |
JP2004128315A (ja) | 半導体集積回路及びその配線方法 | |
JP2007250933A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
WO2010084533A1 (ja) | 半導体集積回路の電源配線構造 | |
JP2007234777A (ja) | 半導体集積回路装置およびその設計方法 | |
JP2009245961A (ja) | 半導体集積回路 | |
JP2007115959A (ja) | 冗長ビア構造を有する半導体装置 | |
JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
JPH0423348A (ja) | 半導体装置 | |
JP4535311B2 (ja) | 半導体装置の配線構造 | |
JP4219150B2 (ja) | 半導体集積回路設計方法および半導体集積回路 | |
JP4627621B2 (ja) | 半導体集積回路 | |
JP2006244080A (ja) | 自動配置配線装置 | |
US8726221B2 (en) | Topology density aware flow (TDAF) | |
JP2010165756A (ja) | 半導体装置 | |
JP2004103821A (ja) | 半導体集積回路 | |
JP4731843B2 (ja) | 半導体集積回路および半導体集積回路の設計方法 | |
JP2001203272A (ja) | 半導体集積回路のレイアウト設計方法 |