JP4219150B2 - 半導体集積回路設計方法および半導体集積回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路における配線間のカップリング容量を削減するレイアウトを設計する半導体集積回路設計方法および半導体集積回路に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路（例えば、特許文献１を参照）においては、回路の高集積化のために、プロセスの微細化が進み、さらには配線領域の多層化が進んでおり、これに伴い、回路を構成するセルの固有遅延よりも配線に起因する遅延の方が支配的となってきたり、また、同一配線層上の配線の中心間距離（以降、配線ピッチと記載）の縮小に起因して同層配線間に発生するカップリング容量が増大してきている。
【０００３】
このような半導体集積回路では、例えば同層配線間のカップリング容量に着目すれば、そのカップリング容量により配線間のクロストークや無駄な電力消費が発生し、半導体集積回路のレイアウト設計においては、カップリング容量を如何に抑えるかが、配線間のクロストークの予防や低消費電力の実現において重要になっている。
【０００４】
一方、半導体集積回路の一般的なレイアウト設計方法としては、まず、半導体集積回路の接続情報を入力し、半導体集積回路の形状および大きさを決定し、論理毎に準備されているスタンダードセルや、既に設計済みで形状および外部端子位置を変更することができないハードマクロ、及び、形状および外部端子位置を変更可能な論理回路マクロの形状、大きさ、外部端子位置および配置を、信号の流れを考慮してフロアプランの決定を行う。
【０００５】
次に、プロセスで定められた配線ピッチで配線グリッドを生成した後、配置されたスタンダードセル、ハードマクロ、あるいは論理回路マクロ間を、先に入力した半導体集積回路の接続情報を基に、配線経路を決定する概略配線、プロセスで定められた配線幅やスペーシングのルールを満たすように配線を生成する詳細配線を含む配線処理を行い、半導体集積回路のレイアウトを行っている。
【０００６】
このように、現在では、半導体集積回路のレイアウト設計における配線手法（例えば、特許文献２および特許文献３を参照）としては、プロセス毎に定められたデザインルールに基づく配線ピッチで敷き詰められた配線グリッドを利用したグリッドベースラウタが主流となっている。
【０００７】
しかし、このグリッドベースラウタでは、配線領域の配線混雑度が低いあるいは高いに関わらず、全ての配線領域を予め生成された配線グリッドを用いて配線するため、配線領域全体として、図１８に示すように、配線グリッドが余っているにも関わらず、最小ピッチで配線される個所が生じる。
【０００８】
そのため、このようなレイアウト設計方法では、クロストークや電力消費の一要素である配線容量、特に、同一配線層での配線間に生じるカップリング容量が増大し、クロストーク発生や消費電力増大の原因となる。
【０００９】
そこで、同一配線層での配線間のカップリング容量を低減する手法として、例えば、市販されているツールでは、配線処理後に配線ピッチを広げ、カップリング容量を削減することが提案されている。
【００１０】
上記の手法により配線後に配線ピッチを広げた結果を図１９に示す。１８０１は縦方向の配線グリッド、１８０２は縦方向の配線、１９０１はクロック配線やクリティカルパスの配線のような配線処理後に動かしたくない配線を示している。図１９に示すように、縦方向の配線が最小ピッチ以上に離されていることが分かる。
【００１１】
【特許文献１】
特開平３−３８８３０号公報
【００１２】
【特許文献２】
特許第２５２１０４１号公報
【００１３】
【特許文献３】
特許第２５２３７０９号公報
【００１４】
【発明が解決しようとする課題】
しかしながら上記のような従来の半導体集積回路設計方法では、カップリング容量を削減するため配線処理後に配線ピッチを広げようとしても、図１９に示すように、配線処理後でも、例えば、電源やクロックおよびクリティカルネット等のセットアップエラーが発生しそうな配線のように、動かしたくない配線１９０１が存在する場合には、その配線１９０１によって、配線グリッドに余裕があっても十分に配線を広げることができない部分が生じてしまう。
【００１５】
そのため、半導体集積回路の配線間にカップリング容量が増大し、そのカップリング容量によるクロストークが発生しやすくなるとともに、そのカップリング容量を通じて不要な電流が流れ、消費電力の無駄が発生してしまうという問題点を有していた。
【００１６】
また、配線処理後に配線ピッチを変更した場合、例えば、カップリング容量を削減するため配線処理後に配線ピッチを広げた場合、配線間隔を広げる前に比べ配線長が長くなったり、短くなったりするが、配線間隔を広げた結果、例えば配線長が長くなった場合には、配線間隔を広げる前はタイミング制約を満たしていたにもかかわらず、配線長が長くなることで信号の伝搬が遅れ、セットアップエラー（Ｓｅｔｕｐエラー）が発生することがある。反対に、例えば配線長が短かくなった場合には、配線間隔を広げる前はタイミング制約を満たしていたにもかかわらず、配線長が短かくなることで信号の伝搬が早くなりすぎて、ホールドエラー（Ｈｏｌｄエラー）が発生することがあるという問題点も有していた。
【００１７】
本発明は、上記従来の問題点を解決するもので、タイミングエラーの発生をなくすことができ、かつ半導体集積回路の配線間に発生するカップリング容量によるクロストークを防止することができるとともに、カップリング容量を通じて流れる不要な電流をなくして消費電力を低減化することができる半導体集積回路設計方法および半導体集積回路を提供する。
【００１８】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に記載の半導体集積回路設計方法は、レイアウトツールを用いて半導体集積回路の配線をレイアウトする半導体集積回路設計方法であって、前記レイアウトツールが、プロセスルールで定義された最小配線間隔で生成された配線グリッド上に概略配線を敷設する概略配線工程と、前記レイアウトツールが、前記概略配線工程で行われた概略配線の結果から、未結線無く配線を行うために必要最低限の配線グリッド数を求め、前記最小間隔で形成された配線グリッド数と、前記必要最低限の配線グリッド数の比に応じて拡張率を算出する配線グリッド計算工程と、前記レイアウトツールが、前記算出した拡張率を前記最小配線間隔に乗ずることで得られる配線間隔で配線グリッドを再生成する配線グリッド再生成工程と、前記レイアウトツールが、配線幅がプロセスルールで定義された最小配線幅よりも大きい配線Ａ、配線敷設時に隣接する配線との間隔が一定間隔以上となるように制約が与えられた配線Ｂ、又はバス配線Ｃの少なくともいずれか一つを含む第一の配線層の上または下の配線層であって前記配線Ａ、前記配線Ｂ、及び前記配線Ｃのいずれも含まない第二の配線層のうち、前記第一の配線層内の前記配線Ａ、前記配線Ｂ、または前記配線Ｃが敷設された領域の正射影領域内の配線グリッドの間隔を、前記配線グリッド再生成工程で生成した配線グリッドの間隔よりも小さく、且つ前記プロセスルールで定義された最小配線間隔よりも大きい間隔で配線グリッドを再生成する特殊配線上下配線層変形グリッド再生成工程と、前記レイアウトツールが、前記配線グリッド再生成工程、又は特殊配線上下配線層変形グリッド再生成工程で再生成された配線グリッド上に配線を再敷設する配線工程を具備し、半導体集積回路内における配線間のカップリング容量を削減するように、前記レイアウトツールが敷設する配線の間隔を調整することを特徴とする。
また、本発明の請求項２に記載の半導体集積回路設計方法は、請求項１に記載の半導体集積回路設計方法であって、前記特殊配線上下配線層変形グリッド再生成工程では、前記第二の配線層において、前記第一の配線層内の前記配線Ａ、前記配線Ｂ、また前記配線Ｃと同一方向に形成されるグリッド列と、前記グリッド列と隣接してあって、同一方向に形成される他のグリッド列との間隔が、配線グリッド再生成工程で生成した配線グリッド以下で、且つ、プロセスによって定義された配線ピッチ以上の配線ピッチの範囲内で、異なる間隔を周期的に繰り返すように形成されることを特徴とする。
また、本発明の請求項３に記載の半導体集積回路設計方法は、請求項１乃至２記載の半導体集積回路設計方法であって、前記配線グリッド再生成工程では、概略配線の結果、単位面積当たりの配線数が所定の値以上の領域は前記最小配線間隔に基づく配線グリッドのままとし、単位面積当たりの配線数が所定の値未満の領域は、配線グリッド計算工程で算出した拡張率から得られた新たな配線間隔に基づいて配線グリッドを再生成することを特徴とする。
また、本発明の請求項４に記載の半導体集積回路設計方法は、請求項３に記載の半導体集積回路設計方法であって、前記配線グリッド再生成工程の処理後、単位面積当たりの配線数が所定の値以上の領域の配線グリッドと単位面積当たりの配線数が所定の値未満の領域との境界を含む領域に、前記配線グリッド再生成工程で生成した配線グリッドの間隔よりも小さく、且つ前記プロセスルールで定義された最小配線間隔よりも大きい間隔で配線グリッドを生成する中間ピッチ生成工程を具備することを特徴とする。
また、本発明の請求項５に記載の半導体集積回路設計方法は、複数階層からなる多層型半導体集積回路のレイアウトを設計するに際し、配線グリッドを用いて、前記半導体集積回路における配線間のカップリング容量を削減するように、前記配線をチップ階層毎、又はブロック階層のブロック毎にレイアウトする半導体集積回路設計方法であって、請求項１乃至４のいずれかに記載の半導体集積回路設計方法によって、前記チップ階層毎、又は前記ブロック階層のブロック毎に、配線グリッドを再生成し、単一の半導体集積回路上に複数種の配線グリッドを混載することを特徴とする。
また、本発明の請求項６に記載の半導体集積回路設計方法は、ハードマクロ、又は外部端子位置の確定したブロックの少なくとも一方を含む半導体集積回路のレイアウトを設計するに際し、配線グリッドを用いて、前記半導体集積回路における配線間のカップリング容量を削減するように、前記配線をレイアウトする半導体集積回路設計方法であって、請求項１乃至５のいずれかに記載の半導体集積回路設計方法によって、前記ハードマクロ又は外部端子位置の確定したブロックと隣接する周辺領域に、前記配線グリッド再生成工程で生成した配線グリッドの間隔よりも小さく、且つ前記プロセスルールで定義された最小配線間隔よりも大きい間隔で配線グリッドを生成する中間ピッチ生成工程を有することを特徴とする。
また、本発明の請求項７に記載の半導体集積回路設計方法は、ハードマクロ、又は外部端子位置の確定したブロックの少なくとも一方を含む半導体集積回路のレイアウトを設計するに際し、配線グリッドを用いて、前記半導体集積回路における配線間のカップリング容量を削減するように、前記配線をレイアウトする半導体集積回路設計方法であって、請求項１乃至６のいずれかに記載の半導体集積回路設計方法によって、前記ハードマクロ、又は外部端子位置の確定したブロックと隣接する周辺領域にシェープベースラウタを用いて配線を行う部分的配線工程を有することを特徴とする。
また、本発明の請求項８に記載の半導体集積回路は、レイアウトツールを用いて配線がレイアウト設計された半導体集積回路であって、配線幅がプロセスルールで定義された最小配線幅よりも大きい配線Ａ、配線敷設時に隣接する配線との間隔が一定間隔以上となるように制約が与えられた配線Ｂ、又はバス配線Ｃの少なくともいずれか一つを含む第一の配線層と、前記配線Ａ、前記配線Ｂ、及び前記配線Ｃのいずれも含まない第二の配線層とを具備し、前記第二の配線層内に、前記レイアウトツールにより、前記第一の配線層内の前記配線Ａ、前記配線Ｂ、または前記配線Ｃが敷設された領域の正射影領域内の配線グリッドの間隔が、第一の配線層内の前記配線Ａ、前記配線Ｂ、または前記配線Ｃが敷設された領域の正射影領域外の配線グリッドの間隔よりも小さく、且つ前記プロセスルールで定義された最小配線間隔よりも大きくなるようにしてレイアウトされた配線を有することを特徴とする。
また、本発明の請求項９に記載の半導体集積回路は、請求項２記載の半導体集積回路設計方法で設計された半導体集積回路であって、前記第二の配線層内に、前記レイアウトツールにより、前記第一の配線層内の前記配線Ａ、前記配線Ｂ、また前記配線Ｃと同一方向に形成されるグリッド列と、前記グリッド列と隣接してあって、同一方向に形成される他のグリッド列との間隔が、配線グリッド再生成工程で生成した配線グリッド以下で、且つ、プロセスによって定義された配線ピッチ以上の配線ピッチの範囲内で、異なる間隔を周期的に繰り返すようにしてレイアウトされた配線を有することを特徴とする。
また、本発明の請求項１０に記載の半導体集積回路は、請求項１記載の半導体集積回路設計方法で設計された半導体集積回路であって、前記レイアウトツールにより、配線を敷設するためのグリッドが形成された第一の領域及び第二の領域を配置し、前記第一の領域に敷設された配線の単位面積当りの本数が一定数以上であり、前記第一の領域に形成されたグリッドの間隔がプロセスルールで定義された最小配線間隔であり、且つ、前記第二の領域に形成されたグリッドの間隔が前記最小配線間隔よりも大きい間隔であるようにしてレイアウトされた配線を有することを特徴とする。
また、本発明の請求項１１に記載の半導体集積回路は、請求項４記載の半導体集積回路設計方法で設計された半導体集積回路であって、前記レイアウトツールにより、前記第一の領域と前記第二の領域の境界を含む第三の領域を配置し、前記第三の領域に、前記第一の領域に形成されたグリッドの間隔より大きく、前記第二の領域に形成されたグリッドの間隔より小さい間隔でグリッドを形成するようにしてレイアウトされた配線を有することを特徴とする。
また、本発明の請求項１２に記載の半導体集積回路は、請求項２乃至５のいずれかに記載の半導体集積回路設計方法で設計された半導体集積回路であって、前記レイアウトツールにより、階層レイアウト設計された複数ブロックを含み、前記半導体集積回路の最上位階層のグリッド間隔、及び前記複数ブロックのグリッド間隔は配線混雑度に応じて異ならせ、前記複数ブロックの外部端子が、前記最上位階層のグリッド上に配置されるようにしてレイアウトされた配線を有することを特徴とする。
また、本発明の請求項１３に記載の半導体集積回路は、請求項２乃至６のいずれかに記載の半導体集積回路設計方法で設計された半導体集積回路であって、ハードマクロ、又は外部端子位置の確定したブロックの少なくとも一方を含み、前記レイアウトツールにより、前記ハードマクロ、又は前記ブロックの境界に隣接する第一の領域と、前記第一の領域の外側に設けられた第二の領域とを配置し、前記第一の領域に形成されたグリッドの間隔はプロセスルールで定義された最小配線間隔より大きく、前記第二の領域に形成されたグリッドの間隔は前記第一の領域に形成されたグリッドの間隔より小さくしてレイアウトされた配線を有することを特徴とする。
また、本発明の請求項１４に記載の半導体集積回路は、請求項２乃至６のいずれかに記載の半導体集積回路設計方法で設計された半導体集積回路であって、ハードマクロ、又は外部端子位置の確定したブロックの少なくとも一方を含み、前記レイアウトツールにより、前記ハードマクロ、又は前記ブロックの境界に隣接する第一の領域と、前記第一の領域の外側に設けられた第二の領域とを配置し、前記第一の領域にはシェープベースラウタを用い、前記第二の領域にはグリッドベースラウタを用いてレイアウトされた配線を有することを特徴とする。
【００２７】
以上により、配線ピッチを未結線の配線が生じない限りできるだけ広げた状態とし、且つ、予め配線ピッチを広げておくことにより、配線処理後に配線ピッチを変更する必要性をなくし、配線ピッチの変更に起因してタイミングエラーが発生することがない状態で、配線間のカップリング容量を低減することができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を示す半導体集積回路設計方法および半導体集積回路について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体集積回路設計方法を説明する。
【００２９】
図１は本実施の形態１の半導体集積回路設計方法を示すフロー図である。以下、図１に沿って説明を行なう。１０１は概略配線工程、１０２は配線グリッド計算工程、１０３は配線グリッド再生成工程、１０４は配線工程である。
【００３０】
本実施の形態の半導体集積回路設計方法においては、予め、一般的なレイアウト設計と同様に、プロセスで定義された配線ピッチを用いて、設計対象である半導体集積回路の形状、大きさ、外部端子位置などをフロアプランで決定し、配置処理までを行う。この配置処理の前後を問わないが、プロセスで定義された最小線幅以上の配線幅で配線される電源配線等のネット、およびバス配線等の特殊配線も敷設しておく。
【００３１】
また、クリティカルパスやクロックネット等、最小線幅以上、または、最小セパレーション以上のセパレーションで配線することが要求されるネットには、配線制約を与えておく、もしくは、その配線を敷設しておく。
【００３２】
概略配線工程１０１において、一般的なレイアウト設計と同様に、配線領域と通過可能な配線本数から混雑度を計算し、極力混雑度が低くなるように、各部の配線経路を決定するために、プロセスで定義された配線ピッチを用いて、ネット接続情報を基に各端子間の概略配線を行う。概略配線工程１０１の結果、全配線が配線可能であれば、次の工程へ進み、配線不可能であれば、フロアプランなどの見直しを行う。
【００３３】
配線グリッド計算工程１０２において、概略配線工程１０１の結果から未結線無く配線を行うために必要な配線グリッド数を求める。配線を行うために必要な配線グリッド数として、各端子間を接続するために必要となる配線グリッドだけでなく、最小線幅以上の配線幅で配線されるネットや最小セパレーション以上のセパレーションで配線されるネット等によって、他の配線に使用できなくなる配線グリッド、配線層の乗り換えにより損失となる配線グリッド、セル内部で使用されている配線によって使用できない配線グリッド、配線禁止領域や障害物となるものによって使用できない配線グリッド等の数を、実際にネットの配線に使用される配線グリッド数に加味して、配線に必要な配線グリッド数を計算する。
【００３４】
更に、配線グリッドが不足することを予め防止する目的で、配線に必要な配線グリッド数に対してマージンを設けてもよい。
半導体集積回路の大きさとプロセスで定義された最小配線ピッチ（これにより最小製造グリッドが決定される）から求まる総配線グリッド数（その半導体集積回路の大きさ内に設定可能な最大配線グリッド数）と、配線グリッド計算工程１０２で計算した実際に配線に必要な配線グリッド数との比から、配線ピッチの拡張率を求める。その際、配線ピッチの拡張率をプロセスで定義された最小配線ピッチにかけた場合に得られる配線ピッチが、最小製造グリッドによる配線ピッチの倍数になるように、配線ピッチの拡張率を求める。
【００３５】
また、全配線層を同じ拡張率で広げても良いが、一般にセルの端子間隔はプロセスで定まる配線ピッチの倍数となっているので、セル端子と同じ配線層だけ、または、セル端子と同じ配線層とセル端子のある配線層の一つ上の配線層は、プロセスで定まる最小ピッチのまま残して、残りの配線層に対して配線ピッチの拡張率を求めることが望ましい。
【００３６】
なお計算が複雑になるが、配線に必要な配線グリッド数が確保できるのであれば、配線層毎に配線ピッチの拡張率を変えても良い。
配線グリッド再生成工程１０３において、配線グリッド計算工程１０２で求めた配線ピッチの拡張率に基づいて、各配線層の配線グリッドを再生成する。この配線グリッド再生成工程１０３の結果を図２に示す。図２（ａ）は配線グリッドを再生成する前の状態、図２（ｂ）は配線グリッドを再生成した結果であり、２０１は縦方向の配線グリッド、２０２は横方向の配線グリッドを示している。図２（ａ）に比べ図２（ｂ）の方が配線ピッチを広く取られていることが分かる。
【００３７】
配線工程１０４において、配線グリッド再生成工程１０３で再生成された配線グリッドを用いて、一般的なレイアウト設計と同様の技術により、ネット接続情報を基に、概略配線および詳細配線の配線処理を実行する。
【００３８】
以上の工程を実行することによって、同層配線間のカップリング容量を削減するものである。
以上の半導体集積回路設計方法によると、配線ピッチを広く取れるため同層配線間のカップリング容量が低減し、半導体集積回路のクロストークの予防と低消費電力化が図れる。
【００３９】
また、事前に配線ピッチを広げてから配線するため、その時点でタイミングを考慮した配線が行え、且つ、配線処理の後に、タイミングの制約を満たした配線を変化させることがないため、配線ピッチ変更によるタイミングエラー発生を防止することができる。
（実施の形態２）
本発明の実施の形態２の半導体集積回路設計方法を説明する。
【００４０】
図３は本実施の形態２の半導体集積回路設計方法を示すフロー図である。以下、図３に沿って説明を行なう。１０１は概略配線工程、１０２は配線グリッド計算工程、１０３は配線グリッド再生成工程、３０１は特殊配線上下配線層グリッド再生成工程、１０４は配線工程である。
【００４１】
本実施の形態の半導体集積回路設計方法においては、まず、実施の形態１に記載した方法と同様に、概略配線工程１０１、配線グリッド計算工程１０２、配線グリッド再生成工程１０３を実行し、配線に必要な配線グリッド数を満たす配線ピッチで配線グリッドを再生成する。
【００４２】
次に、配線工程１０４の処理実行前に、特殊配線上下配線層グリッド再生成工程３０１において、電源配線やバス配線等の特殊配線と重なる配線領域内で、特殊配線層の上下層の配線グリッドを、配線グリッド再生成工程１０３で生成した配線グリッド以下で、且つ、プロセスで定義される配線ピッチによる配線グリッド以上の範囲で再生成する。
【００４３】
すなわち、特殊配線がない場合に使用できる配線グリッド数と特殊配線によって削減された配線グリッド数とを比較して、それらの差に相当する不足分を補うことができるように、配線グリッド再生成工程１０３で生成した配線グリッドによる配線ピッチを、不足分の配線グリッドを含めた配線グリッド数が確保可能な配線ピッチまで狭める。
【００４４】
この特殊配線上下配線層グリッド再生成工程３０１の結果を図４に示す。
図４（ａ）は特殊配線と重なる配線領域での配線グリッドの再生成前を示し、図４（ｂ）は特殊配線と重なる配線領域での配線グリッドの再生成後を示す。図４において、２０１は縦方向の配線グリッド、２０２は横方向の配線グリッド、４０１は縦方向の特殊配線を示している。また、図４（ｂ）は特殊配線上４０１に、特殊配線を生成した配線方向と同一方向レイヤの配線ピッチを現状の配線ピッチ以下で、且つ最小配線ピッチ以上の配線ピッチで配線グリッドを再生成した結果を示しており、図４（ａ）に比べ図４（ｂ）の特殊配線上４０１の配線ピッチが狭くなっていることが分かる。
【００４５】
なお、特殊配線と同じ配線方向の配線グリッド数が少なくなるので、特殊配線と重なる配線領域内で特殊配線と同一方向の上下配線層の配線グリッドだけを狭めても良い。
【００４６】
プロセスで定まる配線ピッチよりも広い配線ピッチを保持するために、配線グリッドを再生成する領域を、特殊配線と重なる配線領域よりも大き目の領域としても良い。
【００４７】
また、特殊配線上下配線層ではなく、特殊配線と同一配線層の特殊配線と隣接する配線グリッドを、特殊配線によって削減されたグリッド数の不足分を補うことができる配線グリッド数が確保できる範囲まで狭くして、上下の配線層はそのまま広いグリッドにしてもよい。
【００４８】
配線工程１０４において、配線グリッド再生成工程１０３と特殊配線上下配線層グリッド再生成工程３０１で再生成された配線グリッドを用いて、一般的なレイアウト設計と同様の技術により、ネット接続情報を基に、概略配線および詳細配線の配線処理を実行する。
【００４９】
以上の工程を実行することによって、同層配線間のカップリング容量を削減するものである。
前述の実施の形態１で説明した方法では、同層配線間のカップリング容量を削減することに有効である。しかし、配線幅が太い電源配線や複数本分の配線領域を一度に確保するバス配線等の特殊配線が存在する場所では、配線リソース不足で未結線が発生しやすい。
【００５０】
そこで、本実施の形態では、特殊配線が存在する場所の配線ピッチだけを狭く取ることで配線リソースを補うことができるため、配線リソース不足で未結線が発生することを防止できる。
【００５１】
このように、本実施の形態の半導体集積回路設計方法によると、特殊配線上の特殊配線と同一方向レイヤの配線リソースを補うことで、配線リソース不足による未結線を生むことなく、配線ピッチを広く取れるため同層配線間のカップリング容量が低減し、半導体集積回路のクロストーク防止と低消費電力化が図れる。
【００５２】
また、事前に配線ピッチを広げてから配線するため、タイミングを考慮した配線が行え且つ、配線後にタイミングの制約を満たした配線を変化させることがないため、タイミングエラー発生を防止することができる。
（実施の形態３）
本発明の実施の形態３の半導体集積回路設計方法を説明する。
【００５３】
図５は本実施の形態３の半導体集積回路設計方法を示すフロー図である。以下、図５に沿って説明を行なう。１０１は概略配線工程、１０２は配線グリッド計算工程、１０３は配線グリッド再生成工程、５０１は特殊配線上下配線層変形グリッド再生成工程、１０４は配線工程である。
【００５４】
前述の実施の形態１に記載した方法と同様に、概略配線工程１０１、配線グリッド計算工程１０２、配線グリッド再生成工程１０３を実行し、配線に必要な配線グリッド数を満たす配線ピッチで配線グリッドを再生成する。
【００５５】
本実施の形態の半導体集積回路設計方法では、配線工程１０４の処理実行前に、特殊配線上下配線層変形グリッド再生成工程５０１において、電源配線やバス配線等の特殊配線と重なる配線領域内、または、特殊配線がない場合に使用できるグリッド数と特殊配線によって削減されたグリッド数とを比較して、不足分を補うことができる配線グリッド数が確保できるように、特殊配線を含む範囲内で特殊配線層の上下配線層のグリッドを、配線グリッド再生成工程１０３で生成した配線グリッド以下で、且つ、プロセスで定まる配線ピッチ以上の配線ピッチで、且つ、一定間隔で配線ピッチが広くなったり狭くなったりする配線グリッドとして再生成する。
【００５６】
なお、狭ピッチでどの程度の距離を平走するとクロストークが発生しやすいかプロセス毎に求め、求めた平走距離以下の間隔を、上記の一定間隔とする。
この特殊配線上下配線層変形グリッド再生成工程５０１の結果を図６に示す。図６（ａ）は特殊配線上の変形配線グリッドの再生成前を示し、図６（ｂ）は特殊配線上の変形配線グリッドを再生成した結果を示している。図６において、２０１は縦方向の配線グリッド、２０２は横方向の配線グリッド、４０１は縦方向の特殊配線であり、図６（ｂ）は特殊配線上４０１に、特殊配線を生成した配線方向と同一方向レイヤの配線ピッチを、現状の配線ピッチ以下で、且つ最小配線ピッチ以上の配線ピッチで、且つ一定間隔で配線ピッチが広狭している配線グリッドを再生成した結果を示しており、図６（ｂ）の配線ピッチが、一定間隔で狭くおよび広くを繰り返して生成されていることが分かる。
【００５７】
配線工程１０４において、配線グリッド再生成工程１０３と特殊配線上下配線層変形グリッド再生成工程５０１で再生成された配線グリッドを用いて、一般的なレイアウト設計と同様の技術により、ネット接続情報を基に、概略配線および詳細配線の配線処理を実行する。
【００５８】
以上の工程を実行することによって、同層配線間のカップリング容量を削減するものである。
前述の実施の形態２で説明した方法は、特殊配線が存在する場所での配線リソース不足による未結線防止に有効である。しかし、狭い配線ピッチで且つ長距離を平走しやすい場所となるため、クロストークが発生する可能性が存在する。
【００５９】
一方、本実施の形態では、狭い配線ピッチで且つ長距離を平走しないように、配線ピッチが広狭しているため、クロストークの発生を防止できる。
以上の半導体集積回路設計方法によると、特殊配線上に狭い配線ピッチで且つ長距離を平走しないように、配線ピッチを広狭させるためクロストーク発生を生むことなく、配線ピッチを広く取れるため同層配線間のカップリング容量が低減し、半導体集積回路のクロストーク防止と低消費電力化が図れる。
【００６０】
また、事前に配線ピッチを広げてから配線するため、タイミングを考慮した配線が行え且つ、配線後にタイミングの制約を満たした配線を変化させることがないため、タイミングエラー発生を防止することができる。
（実施の形態４）
本発明の実施の形態４の半導体集積回路設計方法を説明する。
【００６１】
図７は本実施の形態４の半導体集積回路設計方法を示すフロー図である。以下、図７に沿って説明を行なう。１０１は概略配線工程、１０２は配線グリッド計算工程、７０１は配線グリッド再生成（２）工程、１０４は配線工程である。
【００６２】
前述した実施の形態１に記載した方法と同様に、概略配線工程１０１、配線グリッド計算工程１０２を実施し、未結線無く配線を行うために必要な配線グリッド数を求め、配線ピッチの拡張率を算出する。
【００６３】
配線グリッド再生成（２）工程７０１においては、配線グリッド計算工程１０２で求めた配線ピッチの拡張率に基づいて、各配線層の配線グリッドを再生成する。
【００６４】
前述の実施の形態１に記載した配線グリッド計算工程１０３では、半導体集積回路の全体を対象としているが、本実施の形態では、配線グリッド再生成（２）工程７０１において、概略配線工程１０１での処理により、配線混雑度の高い領域をプロセスで定まる配線ピッチに基づく配線グリッドのまま残し、配線混雑部分を除外した領域の配線グリッドを、配線グリッド計算工程１０２で求めた配線ピッチの拡張率に基づいて再生成する。
【００６５】
なお、上記の配線混雑部分は、概略配線の結果から配線混雑部分を表示するレイアウトツールの機能を利用することで、容易に特定可能である。
配線グリッド再生成（２）工程７０１の結果を図８に示す。図８（ａ）は配線グリッドの再生成前を示し、図８（ｂ）は配線グリッドを再生成した結果を示している。図８において、２０１は縦方向の配線グリッド、２０２は横方向の配線グリッド、８０１は配線混雑度の高い部分である。図８（ａ）に比べ図８（ｂ）の方が、配線混雑部分を除外した領域の配線ピッチが広く取られていることが分かる。
【００６６】
また、図８（ｂ）の左上を配線混雑部分と特定し除外したため、その領域は、配線グリッドを再生成する前の配線ピッチと同一であり、配線グリッドに変化がないことがわかる。
【００６７】
配線工程１０４において、配線グリッド再生成２工程７０１で再生成された配線グリッドを用いて、一般的なレイアウト設計と同様の技術により、ネット接続情報を基に、概略配線および詳細配線の配線処理を実行する。
【００６８】
以上の工程を実行することによって、同層配線間のカップリング容量を削減するものである。
前述の実施の形態１で説明した方法では、同層配線間のカップリング容量を削減することに有効である。しかし、プロセスで定まる配線ピッチで配線混雑すると特定された領域においても、配線ピッチを広げて配線グリッドを再生成するため、配線リソース不足で未結線が発生することがある。
【００６９】
本実施の形態では、配線混雑すると特定された領域を、配線ピッチを広げる対象から除外することで配線混雑部分の配線リソースを確保できるため、配線混雑領域での配線リソース不足で未結線が発生することを防止できる。
【００７０】
以上の半導体集積回路設計方法によると、配線混雑領域を広い配線ピッチで配線グリッドを再生成する対象から除外することで、配線リソース不足による未結線の発生を生むことなく、配線ピッチを広く取れるため同層配線間のカップリング容量が低減し、半導体集積回路のクロストーク防止と低消費電力化が図れる。
【００７１】
また、事前に配線ピッチを広げてから配線するため、タイミングを考慮した配線が行え、且つ、配線後にタイミングの制約を満たした配線を変化させることがないため、タイミングエラー発生を防止することができる。
（実施の形態５）
本発明の実施の形態５の半導体集積回路設計方法を説明する。
【００７２】
図９は本実施の形態５の半導体集積回路設計方法を示すフロー図である。以下、図９に沿って説明を行なう。１０１は概略配線工程、１０２は配線グリッド計算工程、７０１は配線グリッド再生成（２）工程、９０１は中間ピッチ生成工程、１０４は配線工程である。
【００７３】
前述した実施の形態４に記載した方法と同様に、概略配線工程１０１、配線グリッド計算工程１０２、配線グリッド再生成（２）工程７０１を実行し、配線に必要な配線グリッド数を満たす配線ピッチで配線グリッドを再生成する。
【００７４】
本実施の形態では、中間ピッチ生成工程９０１において、配線グリッド再生成（２）工程７０１で配線混雑領域と特定され配線ピッチを広げる対象から除外された領域の周りに、配線混雑領域のプロセスで定義された配線ピッチ以上、配線グリッド計算工程１０２で求められた配線ピッチ以下の中間配線ピッチで配線グリッドを生成する。
【００７５】
プロセスで定義された配線ピッチの配線グリッドを有する配線混雑領域と、配線グリッド再生成（２）工程７０１で再生成された広い配線ピッチ領域の境界部分は、配線グリッドの違いによって配線グリッドの乗り換えが必要となり、局所的な配線混雑が発生する。しかし、中間ピッチ生成工程９０１において、両配線領域の中間的な配線ピッチで、且つ中間的な配線リソースを有する中間配線ピッチ領域を設けることで、配線リソースを増やすと同時に、配線グリッドの乗り換えを段階的に行うことが可能であり、発生する配線混雑を防止することができる。
【００７６】
プロセスで定義される配線ピッチの配線グリッドを有する配線混雑領域を広く取ることで、配線グリッドの違いによる配線リソース不足は解消できるが、配線が狭ピッチで平走する距離を長くする原因となる。
【００７７】
この中間ピッチ生成工程９０１の結果を図１０に示す。図１０（ａ）は中間配線ピッチ領域の再生成前を示し、図１０（ｂ）は中間配線ピッチ領域を生成した結果を示している。図１０において、２０１は縦方向の配線グリッド、２０２は横方向の配線グリッドを示している。図１０（ａ）に存在する配線混雑領域の周りに、図１０（ｂ）に示すような中間配線ピッチ領域が存在することが分かる。
【００７８】
配線工程１０４において、配線グリッド再生成（２）工程７０１、中間ピッチ生成工程９０１で生成された配線グリッドを用いて、一般的なレイアウト設計と同様の技術により、ネット接続情報を基に、概略配線および詳細配線の配線処理を実行する。
【００７９】
以上の工程を実行することによって、同層配線間のカップリング容量を削減するものである。
前述の実施の形態４で説明した方法では、配線混雑領域の配線リソース不足による未結線を防止することに有効である。しかし、配線混雑領域と配線グリッド再生成（２）工程７０１で広い配線ピッチで再生成された配線ピッチ領域の境界では、配線リソースの差によって、局所的な配線混雑が発生するために未結線が発生することがある。
【００８０】
本実施の形態では、両配線領域の中間的な配線ピッチで、且つ中間的な配線リソースを有する中間配線ピッチ領域を設けることで、配線リソースの差で未結線が発生することを防止できる。
【００８１】
以上の半導体集積回路設計方法によると、両配線領域の中間的な配線ピッチで、且つ中間的な配線リソースを有する中間配線ピッチ領域を設けることで、配線リソースの差で未結線の発生を生むことなく、配線ピッチを広く取れるため同層配線間のカップリング容量が低減し、半導体集積回路のクロストーク防止と低消費電力化が図れる。
【００８２】
また、事前に配線ピッチを広げてから配線するため、タイミングを考慮した配線が行え且つ、配線後にタイミングの制約を満たした配線を変化させることがないため、タイミングエラー発生を防止することができる。
（実施の形態６）
本発明の実施の形態６の半導体集積回路設計方法を説明する。
【００８３】
図１１は本実施の形態６の半導体集積回路設計方法を示すフロー図である。以下、図１１に沿って説明を行なう。１０１は概略配線工程、１０２は配線グリッド計算工程、７０１は配線グリッド再生成（２）工程、１１０１は部分的配線工程、１０４は配線工程である。
【００８４】
前述の実施の形態４に記載した方法と同様に、概略配線工程１０１、配線グリッド計算工程１０２、配線グリッド再生成（２）工程７０１を実施し、配線に必要な配線グリッド数を満たす配線ピッチで配線グリッドを再生成する。
【００８５】
本実施の形態では、部分的配線工程１１０１において、配線グリッド再生成（２）工程７０１で配線混雑領域と特定され対象から除外された領域の周りのみ、シェイプベースラウタで配線を行う。このシェイプベースラウタは、配線グリッドを用いず、ネット毎に配線幅と配線セパレーションに基づいて配線を行うため、グリッドベースラウタに比べ狭い領域での配線性が高いため、配線混雑領域においても未結線となることが少ないという特徴を有しているが、反面、配線グリッドを用いないので配線自由度が高いため、グリッドベースラウタよりも配線処理時間が長く掛かるという傾向がある。
【００８６】
このように配線性は高いが処理時間が長いシェイプベースラウタを、プロセスで定義された配線ピッチを有する配線混雑領域と、配線グリッド再生成（２）工程７０１で再生成した広い配線ピッチ領域との境界部分の局所的な配線混雑の解消のみに用いることで、短時間に未結線無く配線を行うことができる。
【００８７】
各ネット毎にプロセスで定まる配線ピッチよりも大きい配線ピッチを与えて、全領域をシェイプベースラウタで配線を行うことは可能であるが、シェイプベースラウタはグリッドベースラウタに比べ配線処理に時間がかかる問題がある。
【００８８】
部分的配線工程１１０１でシェイプベースラウタが配線を行う領域を図１２に示す。図１２はプロセスで定義された配線ピッチを有する配線混雑領域と、配線グリッド再生成（２）工程７０１で再生成された広い配線ピッチ領域との境界領域を示している。２０１は縦方向の配線グリッド、２０２は横方向の配線グリッド、１２０１は両配線ピッチの境界領域を示している。図１２に存在する両配線ピッチの境界領域１２０１が、シェイプベースラウタの配線領域であることが分かる。
【００８９】
配線工程１０４において、配線グリッド再生成（２）工程７０１で生成された配線グリッド、および部分的配線工程１１０１でシェイプベースラウタで配線した結果を用いて、一般的なレイアウト設計と同様の技術により、ネット接続情報を基に、概略配線および詳細配線の配線処理を実行する。
【００９０】
なお、配線グリッド再生成（２）工程７０１で配線グリッドを再生成し、配線工程１０４で配線処理を行ってから、部分的配線工程１１０１でシェイプベースラウタを用いて配線混雑領域を配線することでも同様の効果が得られる。
【００９１】
以上の工程を実行することによって、同層配線間のカップリング容量を削減するものである。
前述の実施の形態４で説明した方法では、配線混雑領域の配線リソース不足による未結線を防止することに有効である。しかし、配線混雑領域と配線グリッド再生成（２）工程７０１で広い配線ピッチで再生成された配線ピッチ領域の境界では、配線グリッドの違いによって配線グリッドの乗り換えによる局所的な配線混雑が発生するために未結線が発生することがある。
【００９２】
本実施の形態では、両配線領域の境界において配線性の高いシェイプベースラウタを使用することで、配線リソースの差で未結線が発生することを防止できる。
【００９３】
以上の半導体集積回路設計方法によると、両配線領域の境界において配線性の高いシェイプベースラウタを使用することで配線リソースの差で未結線の発生を生むことなく、配線ピッチを広く取れるため同層配線間のカップリング容量が低減し、半導体集積回路のクロストーク防止と低消費電力化が図れる。
【００９４】
また、事前に配線ピッチを広げてから配線するため、タイミングを考慮した配線が行え且つ、配線後にタイミングの制約を満たした配線を変化させることがないため、タイミングエラー発生を防止することができる。
（実施の形態７）
本発明の実施の形態７の半導体集積回路設計方法を説明する。
【００９５】
現在、半導体集積回路のレイアウト設計におけるレイアウト設計手法では、プロセス毎に定められたデザインルールに基づく配線ピッチで敷き詰められた配線グリッドを利用したグリッドベースラウタが主流となっている。その際、チップ階層、各ブロックの配線混雑度が低い高いに関わらず、全てプロセス毎に定められたデザインルールに基づく配線ピッチで敷き詰められた配線グリッドを用いて配線する。
【００９６】
図１３は本実施の形態７の半導体集積回路設計方法により階層設計を行った説明図である。以下、図１３に沿って説明を行なう。２０１は縦方向の配線グリッド、２０２は横方向の配線グリッド、１３０１は各ブロックを示している。
【００９７】
本実施の形態は、階層設計を行う際、実施の形態１から実施の形態６に記載した何れかの方法と同じ方法で、各ブロック、チップ階層でそれぞれの配線混雑度に応じて、異なる配線ピッチを設けることを特徴としている。
【００９８】
各ブロック、チップ階層によって、配線性を重視したり、回路のスピードを重視したりと求めることが様々であり、各ブロック、チップ階層によって配線混雑度も異なるため、各ブロック、チップ階層毎に最適な配線ピッチを用いることで半導体集積回路全体で配線間容量を低減することができる。
【００９９】
図１３では各ブロック、チップ階層で異なる配線ピッチが設けられていることがわかる。
なお、各ブロックの外部端子はトップ階層の配線ピッチを用いて配置し、各ブロックでは、トップ階層の配線ピッチにブロックの外部端子が合うように配置すると、トップ階層での配線混雑を低減することができる。
【０１００】
以上の階層設計で設計された半導体集積回路全体の同層配線間のカップリング容量を削減するものである。
以上の半導体集積回路設計方法によると、階層設計で設計された各ブロック、トップ階層それぞれに適した配線ピッチで、且つ、配線ピッチを広く取れるため、同層配線間のカップリング容量が低減し、半導体集積回路全体でクロストークの予防と低消費電力化が図れる。
【０１０１】
また、事前に配線ピッチを広げてから配線するため、タイミングを考慮した配線が行え、且つ、配線後にタイミングの制約を満たした配線を変化させることがないため、配線ピッチ変更によるタイミングエラー発生を防止することができる。
（実施の形態８）
本発明の実施の形態８の半導体集積回路設計方法を説明する。
【０１０２】
図１４は本実施の形態８の半導体集積回路設計方法を示すフロー図であり、ハードマクロや外部端子位置の確定したブロックを含む場合を示す。以下、図１４に沿って説明を行なう。１０１は概略配線工程、１０２は配線グリッド計算工程、７０１は配線グリッド再生成（２）工程、１４０１は中間ピッチ生成（２）工程、１０４は配線工程である。
【０１０３】
前述の実施の形態４に記載した方法と同様に、概略配線工程１０１、配線グリッド計算工程１０２、配線グリッド再生成（２）工程７０１を実施し、配線に必要な配線グリッド数を満たす配線ピッチで配線グリッドを再生成する。
【０１０４】
本実施の形態では、中間ピッチ生成（２）工程１４０１において、実施の形態５における中間ピッチ生成工程９０１に加えて、既に設計済みの形状、外部端子位置を変更することができないハードマクロの配置領域の周りに、プロセスで定義された配線ピッチ以上、配線グリッド計算工程１０２で求められた配線ピッチ以下の中間配線ピッチで配線グリッドを再生成する。
【０１０５】
ハードマクロや外部端子位置の確定したブロックの外部端子は、レイアウト設計時に配置位置を変更できないため、配線混雑度に応じて、ハードマクロや外部端子位置の確定したブロックの周辺の配線ピッチが再生成される際に、ハードマクロや外部端子の位置の確定したブロックの外部端子の配置位置をあわせることができない。よって、ハードマクロや外部端子位置の確定したブロックの外部端子周辺では、配線グリッドに乗らない配線によって、配線リソース不足による局所的な配線混雑が発生する。
【０１０６】
しかし、中間ピッチ生成（２）工程１４０１において、ハードマクロや外部端子位置の確定したブロックの周辺に、プロセスで定義された配線ピッチ以上、配線グリッド計算工程１０２で求められた配線ピッチ以下の中間的な配線ピッチで、且つ中間的な配線リソースを有する中間配線ピッチ領域を設けることで、配線混雑を防止することができる。
【０１０７】
この中間ピッチ生成（２）工程１４０１の結果を図１５に示す。図１５はハードマクロや外部端子位置の確定したブロック周辺に、中間配線ピッチ領域を生成した結果であり、２０１は縦方向の配線グリッド、２０２は横方向の配線グリッド、１５０１はハードマクロを示している。図１５に存在するハードマクロ１５０１や外部端子位置の確定したブロックの周辺に、中間配線ピッチ領域が存在することが分かる。
【０１０８】
配線工程１０４において、配線グリッド再生（２）成工程７０１、中間ピッチ生成（２）工程１４０１で生成された配線グリッドを用いて、一般的なレイアウト設計と同様の技術により、ネット接続情報を基に、概略配線および詳細配線の配線処理を実行する。
【０１０９】
以上の工程を実行することによって、ハードマクロや外部端子位置の確定したブロックを含む階層設計において、同層配線間のカップリング容量を削減するものである。
【０１１０】
ハードマクロや外部端子位置の確定したブロックを含む場合、ハードマクロや外部端子位置の確定したブロックの外部端子周辺では、配線グリッドに乗らない配線によって配線リソース不足による局所的な配線混雑が発生することがある。
【０１１１】
これに対し本実施の形態の手法では、ハードマクロや外部端子位置の確定したブロック周辺に、中間的な配線ピッチの配線グリッド有する配線グリッド乗り換え領域を設けることで、配線リソース不足で未結線が発生することを防止することができる。
【０１１２】
以上の半導体集積回路設計方法によると、ハードマクロや外部端子位置の確定したブロック周辺で中間的な配線ピッチで、且つ中間的な配線リソースを有する中間配線ピッチ領域を設けることで、配線リソース不足で未結線の発生を生むことなく、配線ピッチを広く取れるため同層配線間のカップリング容量が低減し、半導体集積回路のクロストーク防止と低消費電力化が図れる。
【０１１３】
また、事前に配線ピッチを広げてから配線するため、タイミングを考慮した配線が行え且つ、配線後にタイミングの制約を満たした配線を変化させることがないため、タイミングエラー発生を防止することができる。
（実施の形態９）
本発明の実施の形態９の半導体集積回路設計方法を説明する。
【０１１４】
図１６は本実施の形態９の半導体集積回路設計方法を示すフロー図であり、ハードマクロや外部端子位置の確定したブロックを含む場合を示す。以下、図１６に沿って説明を行なう。１０１は概略配線工程、１０２は配線グリッド計算工程、７０１は配線グリッド再生成（２）工程、１６０１は部分的配線（２）工程、１０４は配線工程である。
【０１１５】
前述の実施の形態４に記載した方法と同様に、概略配線工程１０１、配線グリッド計算工程１０２、配線グリッド再生成（２）工程７０１を実施し、配線に必要な配線グリッド数を満たす配線ピッチで配線グリッドを再生成する。
【０１１６】
本実施の形態では、部分的配線（２）工程１６０１において、上記実施の形態６における部分的配線工程１１０１に加えて、既に設計済みの形状、および外部端子位置を変更することができないハードマクロや外部端子位置の確定したブロックの配置領域の周りも、シェイプベースラウタで配線を行う。
【０１１７】
上記の実施の形態８で記述したように、ハードマクロや外部端子位置の確定したブロックの外部端子は、レイアウト設計時に配置位置を変更できないため、配線混雑度に応じてハードマクロや外部端子位置の確定したブロック周辺の配線ピッチが再生成される際に、ハードマクロや外部端子位置の確定したブロックの外部端子の配置位置をあわせることができない。よって、ハードマクロや外部端子位置の確定したブロックの外部端子周辺では、配線グリッドに乗らない配線によって配線リソース不足による局所的な配線混雑が発生する。
【０１１８】
そこで、ハードマクロや外部端子位置の確定したブロックの周辺を部分的に、配線性の高いシェイプベースラウタを用いて配線を行うことで、配線リソース不足により発生する配線混雑を防止することができる。
【０１１９】
部分的配線（２）工程１６０１でシェイプベースラウタにより配線を行う領域を図１７に示す。図１７において、２０１は縦方向の配線グリッド、２０２は横方向の配線グリッド、１５０１はハードマクロや外部端子位置の確定したブロック、１７０１はハードマクロ周辺領域を示している。図１７に存在するハードマクロや外部端子位置の確定したブロック周辺１７０１が、シェイプベースラウタの配線領域であることが分かる。
【０１２０】
全領域をシェイプベースラウタで配線を行うことは可能であるが、先にも記述したとおり、シェイプベースラウタはグリッドベースラウタに比べ配線処理に時間がかかるため、配線性が求められる領域に限定してシェイプベースラウタを用いることが好ましい。
【０１２１】
配線工程１０４において、配線グリッド再生成２工程７０１で生成された配線グリッド、および部分的配線２工程１６０１でシェイプベースラウタにより配線した結果を用いて、一般的なレイアウト設計と同様の技術により、ネット接続情報を基に、概略配線および詳細配線の配線処理を実行する。
【０１２２】
なお、配線グリッド再生成（２）工程７０１で配線グリッドを再生成し、配線工程１０４で配線処理を行ってから、部分的配線（２）工程１６０１でシェイプベースラウタを用いてハードマクロや外部端子位置の確定したブロック周辺を配線することでも、同様の効果が得られる。
【０１２３】
以上の工程を実行することによって、ハードマクロや外部端子位置の確定したブロックを含むレイアウト設計で同層配線間のカップリング容量を削減するものである。
【０１２４】
ハードマクロや外部端子位置の確定したブロックを含む階層設計において、ハードマクロや外部端子の位置の確定したブロックの外部端子周辺では、配線グリッドに乗らない配線によって配線リソース不足が発生し、局所的な配線混雑が発生するために未結線が発生することがある。
【０１２５】
本実施の形態の手法では、ハードマクロや外部端子位置の確定したブロック周辺において、配線性の高いシェイプベースラウタを使用することで、配線リソース不足で未結線が発生することを防止できる。
【０１２６】
以上の半導体集積回路設計方法によると、ハードマクロや外部端子の位置の確定したブロック周辺で配線性の高いシェイプベースラウタを使用することで配線リソースの差で未結線の発生を生むことなく、配線ピッチを広く取れるため同層配線間のカップリング容量が低減し、半導体集積回路のクロストーク防止と低消費電力化が図れる。
【０１２７】
また、事前に配線ピッチを広げてから配線するため、タイミングを考慮した配線が行え且つ、配線後にタイミングの制約を満たした配線を変化させることがないため、タイミングエラー発生を防止することができる。
【０１２８】
【発明の効果】
以上のように本発明によれば、配線ピッチを未結線の配線が生じない限りできるだけ広げた状態とし、且つ、予め配線ピッチを広げておくことにより、配線処理後に配線ピッチを変更する必要性をなくし、配線ピッチの変更に起因してタイミングエラーが発生することがない状態で、配線間のカップリング容量を低減することができる。
【０１２９】
そのため、タイミングエラーの発生をなくすことができ、かつ半導体集積回路の配線間に発生するカップリング容量によるクロストークを防止することができるとともに、カップリング容量を通じて流れる不要な電流をなくして消費電力を低減化することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体集積回路設計方法を示すフロー図
【図２】同実施の形態１の半導体集積回路設計方法の概念を示す説明図
【図３】本発明の実施の形態２の半導体集積回路設計方法を示すフロー図
【図４】同実施の形態２の半導体集積回路設計方法の概念を示す説明図
【図５】本発明の実施の形態３の半導体集積回路設計方法を示すフロー図
【図６】同実施の形態３の半導体集積回路設計方法の概念を示す説明図
【図７】本発明の実施の形態４の半導体集積回路設計方法を示すフロー図
【図８】同実施の形態４の半導体集積回路設計方法の概念を示す説明図
【図９】本発明の実施の形態５の半導体集積回路設計方法を示すフロー図
【図１０】同実施の形態５の半導体集積回路設計方法の概念を示す説明図
【図１１】本発明の実施の形態６の半導体集積回路設計方法を示すフロー図
【図１２】同実施の形態６の半導体集積回路設計方法の概念を示す説明図
【図１３】本発明の実施の形態７の半導体集積回路設計方法の概念を示す説明図
【図１４】本発明の実施の形態８の半導体集積回路設計方法を示すフロー図
【図１５】同実施の形態８の半導体集積回路設計方法の概念を示す説明図
【図１６】本発明の実施の形態９の半導体集積回路設計方法を示すフロー図
【図１７】同実施の形態９の半導体集積回路設計方法の概念を示す説明図
【図１８】従来の半導体集積回路設計方法における処理前の状態を示す説明図
【図１９】同従来例の半導体集積回路設計方法における処理後の状態を示す説明図
【符号の説明】
１０１ 概略配線工程
１０２ 配線グリッド計算工程
１０３ 配線グリッド再生成工程
１０４ 配線工程
２０１ 縦方向の配線グリッド
２０２ 横方向の配線グリッド
３０１ 特殊配線上下配線層グリッド再生成工程
４０１ 縦方向の特殊配線
５０１ 特殊配線上下配線層変形グリッド再生成工程
７０１ 配線グリッド再生成（２）工程
９０１ 中間ピッチ生成工程
１１０１ 部分的配線工程
１２０１ 両配線ピッチの境界領域
１３０１ 各ブロック
１４０１ 中間ピッチ生成（２）工程
１５０１ ハードマクロ
１６０１ 部分的配線（２）工程
１７０１ ハードマクロ周辺領域
１８０１ 縦方向の配線グリッド
１８０２ 縦方向の配線
１９０１ 配線処理後に動かしたくない配線

Claims (14)

1. レイアウトツールを用いて半導体集積回路の配線をレイアウトする半導体集積回路設計方法であって、
   前記レイアウトツールが、プロセスルールで定義された最小配線間隔で生成された配線グリッド上に概略配線を敷設する概略配線工程と、
   前記レイアウトツールが、前記概略配線工程で行われた概略配線の結果から、未結線無く配線を行うために必要最低限の配線グリッド数を求め、前記最小間隔で形成された配線グリッド数と、前記必要最低限の配線グリッド数の比に応じて拡張率を算出する配線グリッド計算工程と、
   前記レイアウトツールが、前記算出した拡張率を前記最小配線間隔に乗ずることで得られる配線間隔で配線グリッドを再生成する配線グリッド再生成工程と、
   前記レイアウトツールが、配線幅がプロセスルールで定義された最小配線幅よりも大きい配線Ａ、配線敷設時に隣接する配線との間隔が一定間隔以上となるように制約が与えられた配線Ｂ、又はバス配線Ｃの少なくともいずれか一つを含む第一の配線層の上または下の配線層であって前記配線Ａ、前記配線Ｂ、及び前記配線Ｃのいずれも含まない第二の配線層のうち、前記第一の配線層内の前記配線Ａ、前記配線Ｂ、または前記配線Ｃが敷設された領域の正射影領域内の配線グリッドの間隔を、前記配線グリッド再生成工程で生成した配線グリッドの間隔よりも小さく、且つ前記プロセスルールで定義された最小配線間隔よりも大きい間隔で配線グリッドを再生成する特殊配線上下配線層変形グリッド再生成工程と、
   前記レイアウトツールが、前記配線グリッド再生成工程、又は特殊配線上下配線層変形グリッド再生成工程で再生成された配線グリッド上に配線を再敷設する配線工程を具備し、
   半導体集積回路内における配線間のカップリング容量を削減するように、前記レイアウトツールが敷設する配線の間隔を調整することを特徴とする半導体集積回路設計方法。
2. 請求項１に記載の半導体集積回路設計方法であって、
   前記特殊配線上下配線層変形グリッド再生成工程では、前記第二の配線層において、前記第一の配線層内の前記配線Ａ、前記配線Ｂ、また前記配線Ｃと同一方向に形成されるグリッド列と、前記グリッド列と隣接してあって、同一方向に形成される他のグリッド列との間隔が、配線グリッド再生成工程で生成した配線グリッド以下で、且つ、プロセスによって定義された配線ピッチ以上の配線ピッチの範囲内で、異なる間隔を周期的に繰り返すように形成されることを特徴とする半導体集積回路設計方法。
3. 請求項１乃至２記載の半導体集積回路設計方法であって、
   前記配線グリッド再生成工程では、概略配線の結果、単位面積当たりの配線数が所定の値以上の領域は前記最小配線間隔に基づく配線グリッドのままとし、単位面積当たりの配線数が所定の値未満の領域は、配線グリッド計算工程で算出した拡張率から得られた新たな配線間隔に基づいて配線グリッドを再生成することを特徴とする半導体集積回路設計方法。
4. 請求項３に記載の半導体集積回路設計方法であって、
   前記配線グリッド再生成工程の処理後、単位面積当たりの配線数が所定の値以上の領域の配線グリッドと単位面積当たりの配線数が所定の値未満の領域との境界を含む領域に、
   前記配線グリッド再生成工程で生成した配線グリッドの間隔よりも小さく、且つ前記プロセスルールで定義された最小配線間隔よりも大きい間隔で配線グリッドを生成する中間ピッチ生成工程を具備することを特徴とする半導体集積回路設計方法。
5. 複数階層からなる多層型半導体集積回路のレイアウトを設計するに際し、配線グリッドを用いて、前記半導体集積回路における配線間のカップリング容量を削減するように、前記配線をチップ階層毎、又はブロック階層のブロック毎にレイアウトする半導体集積回路設計方法であって、
   請求項１乃至４のいずれかに記載の半導体集積回路設計方法によって、前記チップ階層毎、又は前記ブロック階層のブロック毎に、配線グリッドを再生成し、単一の半導体集積回路上に複数種の配線グリッドを混載することを特徴とする半導体集積回路設計方法。
6. ハードマクロ、又は外部端子位置の確定したブロックの少なくとも一方を含む半導体集積回路のレイアウトを設計するに際し、配線グリッドを用いて、前記半導体集積回路における配線間のカップリング容量を削減するように、前記配線をレイアウトする半導体集積回路設計方法であって、
   請求項１乃至５のいずれかに記載の半導体集積回路設計方法によって、前記ハードマクロ又は外部端子位置の確定したブロックと隣接する周辺領域に、前記配線グリッド再生成工程で生成した配線グリッドの間隔よりも小さく、且つ前記プロセスルールで定義された最小配線間隔よりも大きい間隔で配線グリッドを生成する中間ピッチ生成工程を有することを特徴とする半導体集積回路設計方法。
7. ハードマクロ、又は外部端子位置の確定したブロックの少なくとも一方を含む半導体集積回路のレイアウトを設計するに際し、配線グリッドを用いて、前記半導体集積回路における配線間のカップリング容量を削減するように、前記配線をレイアウトする半導体集積回路設計方法であって、
   請求項１乃至６のいずれかに記載の半導体集積回路設計方法によって、前記ハードマクロ、又は外部端子位置の確定したブロックと隣接する周辺領域にシェープベースラウタを用いて配線を行う部分的配線工程を有することを特徴とする半導体集積回路設計方法。
8. レイアウトツールを用いて配線がレイアウト設計された半導体集積回路であって、
   配線幅がプロセスルールで定義された最小配線幅よりも大きい配線Ａ、配線敷設時に隣接する配線との間隔が一定間隔以上となるように制約が与えられた配線Ｂ、又はバス配線Ｃの少なくともいずれか一つを含む第一の配線層と、
   前記配線Ａ、前記配線Ｂ、及び前記配線Ｃのいずれも含まない第二の配線層とを具備し、
   前記第二の配線層内に、前記レイアウトツールにより、前記第一の配線層内の前記配線Ａ、前記配線Ｂ、または前記配線Ｃが敷設された領域の正射影領域内の配線グリッドの間隔が、第一の配線層内の前記配線Ａ、前記配線Ｂ、または前記配線Ｃが敷設された領域の正射影領域外の配線グリッドの間隔よりも小さく、且つ前記プロセスルールで定義された最小配線間隔よりも大きくなるようにしてレイアウトされた配線を有することを特徴とする半導体集積回路。
9. 請求項２記載の半導体集積回路設計方法で設計された半導体集積回路であって、
   前記第二の配線層内に、前記レイアウトツールにより、前記第一の配線層内の前記配線Ａ、前記配線Ｂ、また前記配線Ｃと同一方向に形成されるグリッド列と、前記グリッド列と隣接してあって、同一方向に形成される他のグリッド列との間隔が、配線グリッド再生成工程で生成した配線グリッド以下で、且つ、プロセスによって定義された配線ピッチ以上の配線ピッチの範囲内で、異なる間隔を周期的に繰り返すようにしてレイアウトされた配線を有することを特徴とする半導体集積回路。
10. 請求項１記載の半導体集積回路設計方法で設計された半導体集積回路であって、
    前記レイアウトツールにより、
    配線を敷設するためのグリッドが形成された第一の領域及び第二の領域を配置し、
    前記第一の領域に敷設された配線の単位面積当りの本数が一定数以上であり、前記第一の領域に形成されたグリッドの間隔がプロセスルールで定義された最小配線間隔であり、且つ、前記第二の領域に形成されたグリッドの間隔が前記最小配線間隔よりも大きい間隔であるようにしてレイアウトされた配線を有することを特徴とする半導体集積回路。
11. 請求項４記載の半導体集積回路設計方法で設計された半導体集積回路であって、
    前記レイアウトツールにより、
    前記第一の領域と前記第二の領域の境界を含む第三の領域を配置し、
    前記第三の領域に、前記第一の領域に形成されたグリッドの間隔より大きく、前記第二の領域に形成されたグリッドの間隔より小さい間隔でグリッドを形成するようにしてレイアウトされた配線を有することを特徴とする半導体集積回路。
12. 請求項２乃至５のいずれかに記載の半導体集積回路設計方法で設計された半導体集積回路であって、
    前記レイアウトツールにより、
    階層レイアウト設計された複数ブロックを含み、前記半導体集積回路の最上位階層のグリッド間隔、及び前記複数ブロックのグリッド間隔は配線混雑度に応じて異ならせ、前記複数ブロックの外部端子が、前記最上位階層のグリッド上に配置されるようにしてレイアウトされた配線を有することを特徴とする半導体集積回路。
13. 請求項２乃至６のいずれかに記載の半導体集積回路設計方法で設計された半導体集積回路であって、
    ハードマクロ、又は外部端子位置の確定したブロックの少なくとも一方を含み、
    前記レイアウトツールにより、
    前記ハードマクロ、又は前記ブロックの境界に隣接する第一の領域と、前記第一の領域の外側に設けられた第二の領域とを配置し、
    前記第一の領域に形成されたグリッドの間隔はプロセスルールで定義された最小配線間隔より大きく、前記第二の領域に形成されたグリッドの間隔は前記第一の領域に形成されたグリッドの間隔より小さくしてレイアウトされた配線を有することを特徴とする半導体集積回路。
14. 請求項２乃至６のいずれかに記載の半導体集積回路設計方法で設計された半導体集積回路であって、
    ハードマクロ、又は外部端子位置の確定したブロックの少なくとも一方を含み、
    前記レイアウトツールにより、
    前記ハードマクロ、又は前記ブロックの境界に隣接する第一の領域と、前記第一の領域の外側に設けられた第二の領域とを配置し、
    前記第一の領域にはシェープベースラウタを用い、
    前記第二の領域にはグリッドベースラウタを用いてレイアウトされた配線を有することを特徴とする半導体集積回路。

Images