JP2002280456A - 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法 - Google Patents

半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法

Info

Publication number
JP2002280456A
JP2002280456A JP2001081912A JP2001081912A JP2002280456A JP 2002280456 A JP2002280456 A JP 2002280456A JP 2001081912 A JP2001081912 A JP 2001081912A JP 2001081912 A JP2001081912 A JP 2001081912A JP 2002280456 A JP2002280456 A JP 2002280456A
Authority
JP
Japan
Prior art keywords
wiring
metal
cell
layer
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001081912A
Other languages
English (en)
Inventor
Keiichi Yoshioka
圭一 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001081912A priority Critical patent/JP2002280456A/ja
Publication of JP2002280456A publication Critical patent/JP2002280456A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 この発明は、クロストーク配線が考慮され、
クロストーク・ルールの違反箇所を縮小したレイアウト
の実現を可能とするものである。 【解決手段】 複数のスタンダードセル2と、スタンダ
ードセル方式の優先配線方向の配線ピッチに対して、1
つ以上複数配置された配線のブロック用メタルを持つフ
ィールドセル6と、を備え、複数のスタンダードセルを
自動配置し、隙間にフィールドセルを埋め込む際、自動
配置配線レイアウトにおいて優先配線方向に対して、前
記フィードセル6が挿入され長く並走するメタル配線を
遮断し、配線層を切り替える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体スタンダード
セルを用いた半導体装置及びそのレイアウト方法に関
し、スタンダードセルを用いた自動配置配線におけるク
ロストーク問題を解決する配置配線のレイアウト方法に
関するものである。
【0002】
【従来の技術】大規模なLSIを設計する方法として
は、スタンダードセル方式と呼ばれる方式が用いられて
いる。このスタンダードセル方式は、セルと呼ばれる小
規模の回路を幾つか用意し、これらを組み合わせてLS
I回路を構成するものである。
【0003】スタンダードセル方式を用いたレイアウト
配線工程においては、ソフトウェアツールを用いた自動
配置配線が行われる。
【0004】スタンダードセル方式を用いたレイアウト
配線の一例を図1ないし図4に従い説明する。図1は、
フィードセル(フィラーセルともいう。)を示すパター
ン図であり、図1(a)は、1グリッド(grid)の
フィードセル11、(b)は、2グリッドのフィードセ
ル12を示している。このフィードセルは、スタンダー
ドセル方式のレイアウトにおいて、行(ROW)方向
に、セルグリッドを単位として配置された論理セルのス
ペース部分に対して、ウェルや注入のスリット等による
プロセス・デザイン・ルールのデザイン・ルール・チェ
ック(DRC)違反を解消するために配置されるもので
ある。
【0005】図2は、スタンダードセルを示すパターン
図であり、インバータ機能のスタンダードセルのレイア
ウト例を示し、1つのスタンダードセル2は、2グリッ
ドで構成されている。これらスタンダードセルを用い
て、ソフトウェアツールを用いた自動配置配線により、
配置配線した例を示す。図3は1つの行(ROW)を配
置配線した例を示している。図4は、この明細書におけ
るレイヤの凡例を示すパターン図である。この例では、
メタル8層の場合を示している。
【0006】上記したように、フィードセルは、配線の
ピッチ(単位はグリッド)に対して、この場合1グリッ
ドのもの(図1(a))、2グリッドのもの(図1
(b))を用意している。自動配置配線により、図3に
示すように、1つの行(ROW)が配置配線される。
【0007】図3に示す例の場合、ROWに配置された
スタンダードセル2は、6個であり、図において、左か
ら2番目の右側、3番目と4番目、及び、4番目と5番
目の間にセル配置のスペースが存在する。これは、配置
配線ツールが配線の混雑度を予測して自動的に挿入され
る隙間である。
【0008】この配置情報を利用して最終的に配線され
たレイアウトは、図3の2番目セルの右側のように、電
源(Vdd、Vss)の破断や、ウェルのスリットによ
るデザインルール違反等を発生する。
【0009】このため、3番目と4番目の間に図1
(a)に示すフィードセル11を挿入する。また、4番
目と5番目の間には、3グリッドの隙間があるためフィ
ードセル11を3個挿入することも可能であるが、図1
に示すように、複数グリッドのセルを用意しておけば、
フィードセル11とフィードセル12の2セルの挿入で
済むため、レイアウトデータを軽減できる。
【0010】一方、図3に示す配線に関して、メタル層
は図4の凡例に従うが、5A、5B、5C、5D、5
E、5F、5Hはメタル5層配線であり、4Aはメタル
4層、6Aはメタル6層による配線である。
【0011】ここで、メタル5A、5B、5Cは、RO
W方向(X、X’)に対して長距離を並走することにな
る。
【0012】この自動配置配線で生成される長距離配線
について、5A、5B配線間、5B、5C配線間に生じ
るカップリング容量により、クロストーク問題が発生す
る。
【0013】このクロストーク問題は、微細化多層メタ
ルプロセスのメタル配線に関して、配線メタル間の間隔
が縮小され、特に同じ配線層による長い並行配線は、配
線間のカップリング容量が増大し、この容量により、あ
る配線がドライバにより変化・駆動されるとき、隣接す
る他方の配線が配線遅延の発生や論理的変動による不具
合を生じる問題である。
【0014】隣接配線全てについて事前にクロストーク
問題を配慮することは困難であり、このため、従来は、
クリティカル・ネットを指定して特定の配線に対しての
み優先的に配線を行うか、配線後、不具合の発生した配
線の改善を実施する手法が採られている。
【0015】一般に、クロストーク問題に関するレイア
ウト的解法としては、配線間隔を広げる、または同層の
配線を避けて配線層を離し、カップリング容量を軽減、
シールディングにより容量を固定することで行う。
【0016】ただし、スタンダードセル方式のレイアウ
トにおいて自動配線される場合、均一に配線間隔を広げ
ることはコスト増加を招くため、一般に、配線間隔はプ
ロセス・デザイン・ルール上の最小値を使用している。
【0017】また、近年では、配線において、各配線の
ドライバの強さや、配線容量を規定したデータを読み込
み、クロストーク・ルールとして登録し、自動的にこれ
を配慮させ、配線を改善させるCADツールも発表され
ている。
【0018】しかし、これらの方法は、ソフトウェア負
荷が大きく、クロストーク・ルール違反箇所が少ない場
合には自動回避は容易であるが、配線混雑度が高い場
合、クロストークの違反箇所に対して、配線(結線)の
達成が優先され、配線解が収束しない場合がある。
【0019】従って、予めクロストーク配線が考慮さ
れ、クロストーク・ルールの違反箇所を縮小したレイア
ウトを使用することで、上記クリティカル・ネットの改
善やソフトウェアを含めた解法が有効となる。
【0020】一方、上記したフィードセルは、デザイン
・ルール・チェック(DRC)違反を解消するために配
置されるものであり、一般に配線の後工程で挿入される
ことも多く、電源を除き、配線層に関する情報は特に持
たない。
【0021】図1に示すように、このフィードセルは、
セルグリッドの幅を単位として複数の幅を持つ複数の種
類を用意することがある。これは、フィードセルの挿入
において、最小セルグリッドのサイズのセルを挿入する
ことに対して、レイアウトデータの増大を抑えるため
に、スペースに応じて大きなセルグリッド数を持つフィ
ールドセルから順次挿入することでデータ増加を抑える
目的がある。
【0022】また、スタンダード用いた色々な自動配線
方法が提案されている。例えば、特許公報 第2991
147号には、スタンダードセルの機能を構成するトラ
ンジスタ接続のメタル(特に最下層1層メタル)に共通
する空き領域を設けて、セル通過配線領域(メタル)を
持つことを特徴するスタンダードセルが開示されてい
る。この方法では、必ずセル通過配線領域を必要とする
という難点がある。また、長配線の貫通を妨げることは
できない。
【0023】また、特開平5−47929号公報には、
チャネル型自動配置配線のチャネル領域にダミー配線メ
タルを予め埋設してECO対応することが開示されてい
る。この方法では、事前に配線メタルを埋設する必要が
ある。
【0024】また、特開平7−86415号公報には、
信号遅延時間を容量素子により制御する。自動配置配線
の過程で発生した配線容量の差による不具合(特にクロ
ックスキュー)に関して、いくつかの容量パターンを備
えた素子を備えたセルのある端子に接続し、遅延時間を
調整することが開示されている。この方法では、ディレ
イ素子を必要とする。
【0025】更に、特開平8−87542号公報には、
隣接配線を制御するアルゴリズムが開示され、ROWの
上下間に位置するのセルの接続関係を有効枝としてグラ
フ化して表し、この上下制約グラフの解法として、上下
に制約を持たない配線(親無ノード)を最左端のトラッ
クに割り付けて配線させる方法が開示されている。この
ものには、長い配線を強制的に遮断し、一部複層メタル
により、切り替え方向を誘導するという考えはない。
【0026】また、特開平10−41393号公報に
は、電源メタルの強化に関し、セル内の電源電圧供給線
に対して、電源橋絡線(ストラップ)を含むスタンダー
ドセルが開示されている。
【0027】この公報のものでは、ストラップを含むた
め、この橋絡線に整列してセルを配置する必要がある。
【0028】また、特開平10−308451号公報に
は、クロストーク基準値を計算して、基準値を越える配
線を引き剥がし、再処理する方法が開示されている。こ
の方法では、自動配置するときに、事前にクロストーク
基準値を超えないように、配線を制御するものでなく、
配置配線した後、再処理してクロストークを改善するも
のである。
【0029】
【発明が解決しようとする課題】市販CADツールで配
線のドライブ能力、配線容量を考慮し、クロストーク・
ルールを登録することで、クロストーク・ルール違反配
線をソフトウェア的に回避する技術が存在する。しか
し、配置配線ツールは配線結線の全完成に最優先度を持
つため、クロストーク・ルール違反が多いとき全て解決
されない可能性がある。
【0030】この発明では、上記した問題、特に、フィ
ードセルに着目し、クロストーク配線が考慮され、クロ
ストーク・ルールの違反箇所を縮小したレイアウトの実
現を可能とするものである。
【0031】
【課題を解決するための手段】この発明は、複数のスタ
ンダードセルを自動配置し、多層配線によりセル間が接
続された半導体スタンダードセルを用いた半導体装置に
おいて、配線のブロック用メタルをスタンダードセル方
式の優先配線方向の配線ピッチに対して、1つ以上複数
配置されるブロックセルを備え、このブロックセルが自
動配置配線レイアウトにおいて優先配線方向に対して、
長く並走するメタル配線部分に挿入され、前記メタル配
線を遮断し、配線層を切り替えることを特徴とする。
【0032】前記ブロックセルは、フィードセルで構成
すればよく、また、前記ブロックセルを機能セルの一部
に設けてもよい。
【0033】上記したように、この発明は、スタンダー
ドセル方式レイアウト配線工程で生成される長距離配線
について、カップリング容量により発生するクロストー
ク問題に対し、予めセル内に配線ブロッケージメタルを
挿入しておくことで長配線を事前に防止することができ
る。
【0034】このため、この発明では、クロストーク・
ルール違反の配線を事前にある程度防止できるため違反
も少なくでき、後処理で上記したCADツールを活用す
るとき藻ソフトウェア処理を軽減できる。
【0035】前記ブロック用メタルは、スタンダードセ
ル方式の優先配線方向の配線ピッチに対して、1つ以上
複数配置されるとともに、単層または複層のメタルを備
えるように構成するとよい。
【0036】上記したように、ブロック用メタルは、優
先配線方向、さらに交互に複数のレイヤを備えること
で、配線を切り替える方向を上層メタル、下層メタル方
向に誘導することができる。
【0037】また、この発明は、前記ブロック用メタル
は、スタンダードセル方式の優先配線方向の配線ピッチ
に対して、1つ以上複数配置されるとともに、電源ライ
ンに接続され、配線優先方向に対してセル枠、セル枠近
傍まで伸長されており、内部配線に対してシールド機能
を持つように構成すればよい。
【0038】上記した構成によれば、シールディングに
より、クロストークを抑えることができる。また、シー
ルデイングメタルは、プルダウン用端子としても使用す
ることができる。
【0039】また、この発明は、複数のスタンダードセ
ルと、フィードセルと、スタンダードセル方式の優先配
線方向の配線ピッチに対して、1つ以上複数配置された
配線のブロック用メタルを持つ第2のフィールドセル
と、を備え、複数のスタンダードセルを自動配置し、隙
間にフィールドセルを埋め込む際、自動配置配線レイア
ウトにおいて優先配線方向に対して、前記第2のフィー
ドセルが挿入され長く並走するメタル配線を遮断し、配
線層を切り替えることを特徴とする。
【0040】前記ブロック用メタルは、スタンダードセ
ル方式の優先配線方向の配線ピッチに対して、1つ以上
複数配置されるとともに、単層または複層のメタルを備
えるように構成するとよい。
【0041】
【発明の実施の形態】以下、この発明の実施形態につき
図面を参照して説明する。なお、従来例と同一部分には
同一符号を付す。
【0042】スタンダードセル方式の自動配置配線にお
いて、一般に複層の配線層を備える時、自動配線ツール
は優先配線方向を持つように構成されている。
【0043】この実施形態においては、8層メタルを基
準とし、この場合、水平方向への優先度を1層、3層、
5層、7層の奇数層とし、垂直方向への優先度は2、4
層、6層、8層の偶数層とする。
【0044】この発明においては、レイアウト設計工程
への取り込みについては、配線ブロック用のメタルを含
むフィードセルは、その挿入を論理ゲートの配置後、配
線前に行われることが好ましい。
【0045】配線後の挿入も可能であるが、配線エラー
を生じた場所を、修復する配線工程を実施することで対
応できる。
【0046】図5ないし図10は、この発明の実施形態
に用いられるブロックセルとして機能するフィードセル
のパターン図である。図5は、配線ピッチと同じ1グリ
ッドのフィードセル31であり、このフィードセル31
は、図1に示す従来のフィードセルと異なり、メタル5
層の矩形のブロック用データを配置している。図5に示
すものでは、4つの5層の矩形ブロック用データからな
る接続用ブロック用メタル41A、42A、43A、4
4Aが設けられている。各接続用ブロックメタル41A
…は配線ピッチに2倍のグリッドを間隔として配置され
ている。
【0047】図6は、2グリッドのフィードセル32で
あり、このフィードセル32には4つの5層の矩形ブロ
ック用データからなる接続用ブロック用メタル41A、
42A、43A、44Aが設けられている。この図6に
示すパターンでは、1つのグリッドに相当する箇所に接
続用ブロック用メタル41A、42A、43A、44A
が設けられている。このフィードセル32における各接
続用ブロックメタル41A…も配線ピッチに2倍のグリ
ッドを間隔として配置されている。
【0048】図7は、2グリッドのフィードセル32’
であり、このフィードセル32’には4つの5層の矩形
ブロック用データからなる接続用ブロック用メタル41
A、42A、43A、44Aと、1つの4層の矩形ブロ
ック用データからなる接続用ブロック用メタル41Cが
設けられている。この図7に示すパターンでは、1つの
グリッドに相当する箇所に接続用ブロック用メタル41
A、42A、43A、44Aが設けられ、隣のグリッド
に位置4層の接続用ブロック用メタル41Cが設けられ
ている。このフィードセル32’における各接続用ブロ
ックメタル41A…も配線ピッチに2倍のグリッドを間
隔として配置されている。
【0049】図8は、3グリッドのフィードセル33で
あり、このフィードセル33には4つの5層の矩形ブロ
ック用データからなる接続用ブロック用メタル41A、
42A、43A、44Aと、2つの4層の矩形ブロック
用データからなる接続用ブロック用メタル41C、42
Cが設けられている。この図8に示すパターンでは、真
ん中の1つのグリッドに相当する箇所に接続用ブロック
用メタル41A、42A、43A、44Aが設けられ、
両隣のグリッドの位置に4層の接続用ブロック用メタル
41C、42Cが設けられている。このフィードセル3
3における各接続用ブロックメタル41A…は、垂直方
向の配線ピッチに2倍のグリッドを間隔として配置され
ている。また、フィードセル33における各接続用ブロ
ックメタル41C、42Cは、水平方向の配線ピッチに
2倍のグリッドを間隔として配置されている。
【0050】図9は、2グリッドのフィードセル34で
あり、このフィードセル34には4つの5層の矩形ブロ
ック用データからなる接続用ブロック用メタル41A、
42A、43A、44Aと、その間に3つの3層の矩形
ブロック用データからなる接続用ブロック用メタル41
E、42E、43Eが設けられている。この図9に示す
パターンでは、1つのグリッドに相当する箇所に接続用
ブロック用メタル41A、42A、43A、44A,4
1E、42E、43Eが設けられている。このフィード
セル34における各層の各接続用ブロックメタル41A
…は、それぞれ配線ピッチに2倍のグリッドを間隔とし
て配置されている。
【0051】図10は、2グリッドのフィードセル35
であり、このフィードセル34には4つの4層の矩形ブ
ロック用データからなる接続用ブロック用メタル41
E、42E、43E、44Eと、その間に3つの5層の
矩形ブロック用データからなる接続用ブロック用メタル
41A、42A、43Aが設けられている。この図9に
示すパターンでは、1つのグリッドに相当する箇所に接
続用ブロック用メタル41E、42E、43E、44
E,41A、42A、43Aが設けられている。このフ
ィードセル35における各層の各接続用ブロックメタル
41A…は、それぞれ配線ピッチに2倍のグリッドを間
隔として配置されている。
【0052】上記したように、5層メタル及び3層メタ
ルは、本実施形態では、水平方向に優先方向を持つた
め、接続用ブロック用メタル41A、42A、43A、
44A、41E、42E、43E、44Eのブロック用
データは、セルに対して垂直のグリッド方向に配置され
る。また、4層メタルは、本実施形態では、垂直方向に
優先方向を持つため、4層メタルで構成される接続用ブ
ロック用メタル41C、42Cは、セルに対して水平方
向のグリッド方向に配置される。
【0053】1層、7層の他のメタル層を配置する場合
についても、同様に水平方向の優先度を持つため、セル
に対して垂直のグリッド方向に配置することが可能であ
る。また、2層、6層の他のメタル層を配置する場合に
ついても、同様に垂直向の優先度を持つため、セルに対
して水平のグリッド方向に配置することが可能である。
【0054】図2に示すインバータ機能のスタンダード
セルを用いて、ソフトウェアツールを用いた自動配置配
線により、1つの行(ROW)を配置配線した例を示す
図3の配線例において、本発明のフィードセルを挿入し
た実施形態を図11に示す。
【0055】図11に示す例の場合、ROWに配置され
たスタンダードセル2は、6個であり、図において、左
から2番目の右側、および3番目と4番目、4番目と5
番目の間にセル配置のスペースが存在する。これは、配
置配線ツールが配線の混雑度を予測して自動的に挿入さ
れる隙間である。この配置情報を利用して最終的に配線
されたレイアウトは、電源(Vdd、Vss)の破断
や、ウェルのスリットによるデザインルール違反等を発
生する。
【0056】そこで、これら隙間にフィードセルが挿入
されるのであるが、この発明では、長距離配線につい
て、カップリング容量により発生するクロストーク問題
に対し、予めセル内に配線ブロッケージメタルを有する
図5ないし図10に示すフィードセルのいずれかの中か
ら最適なセルを挿入するものである。
【0057】図10に示す実施形態では、2番目と3番
目の間及び3番目と4番目の間に、図1(a)に示すフ
ィードセル11を挿入する。4番目と5番目の間に3グ
リッドの隙間があるため、2グリッド分のセルに相当す
る箇所に、配線ブロッケージメタルを有する図6に示す
フィードセルフィードセル32を挿入し、1グリッドの
隙間に図1(a)に示すフィードセル11を挿入するも
のである。
【0058】図10に示す配線に関しても、メタル層は
図4の凡例に従うが、5A、5B、5C、5D、5E、
5F、5Hはメタル5層配線であり、3A’、3C’、
3H’はメタル3層、4Aはメタル4層、6Aはメタル
6層による配線である。
【0059】図10では5A、5C、5Dの5層配線
は、挿入された図6に示すフィールドセル32のブロッ
ク用の5層メタル42A、43A、44Aに遮断され、
3A’、3C’、3D’の3層メタルに切り替えられ
る。
【0060】従って、図3に示す従来例での5A、5
B、5Cのクロストーク問題を発生する配線は、配線層
の隔離により改善される。
【0061】図10に示すものは、水平方向に優先度を
持つ5層メタルの例を示したが、垂直方向に優先度を持
つ配線についても、図7に示すフィールドセルを挿入す
ることで、41C、42の4層メタルを例としたセルに
対して水平のグリッド方向に配置されたブロック用メタ
ルにて、4層の垂直方向の配線も遮断され、他の垂直優
先層配線層に切り替えられることにより、クロストーク
問題を発生する配線改善することができる。
【0062】また、図6に示すフィールドセルを3つ用
いても、4層の垂直方向の配線も遮断され、他の垂直優
先層配線層に切り替えられることにより、クロストーク
問題を発生する配線改善することができる。
【0063】上記したように、図9及び図10は、図6
の5層のブロック用メタルに対して、5層メタルグリッ
ド間に3層メタルのブロック用メタル41E…を挿入
し、複層のブロック用メタルを備える例を示している。
【0064】図11に示す例では、5Eは、5層メタル
であるが、仮に、5Eが3層構成され、長配線で5Aに
並走する場合、図6のフィールドセルを挿入することに
より、3A'として切り替えられた配線が、従来の5E
(ここでは、3層メタル)と逆にカップリング容量を生
じて、クロストーク問題を生じる場合がある。このよう
な場合、図9、図10の複層を交互に配したブロック用
メタルを有するフィールドセルを用いれば、これを防止
することができる。
【0065】図12は、複層のブロック用メタルを持つ
フィールドセルの別の実施形態で、図12(a)が、5
層メタルの配置状況を表し、図12(b)は、5層メタ
ル以外の状態を表す。つまり5層のブロック用メタルに
対して61A、63Aの3層メタルが同じ位置に配置さ
れ、62A、64Aの7層メタルが配置された構成とな
っている。
【0066】これは、5層メタルの遮断に関して、3層
側で切り替えるか、7層側に切り替えるかを誘導するた
めのメタルとして機能するものである。
【0067】図13は、図11の配線例が、図12のフ
ィードセル36の挿入により、3C'が5層から3層、
7C'が5層から7層メタルに切り替えられたことを示
す例である。
【0068】次に、この発明の更に他の実施形態につき
説明する。この実施形態は、ブロック用メタルをセル枠
まで伸長し、接地(GND)と接続することで、一般の
配線をGNDで挟み込みシールディングにより、クロス
トーク問題を解決しようとするものである。
【0069】図14、図15、図16に実施形態を示
す。
【0070】図14に示す実施形態の場合、本発明のブ
ロック用メタルについて、配置された5層ブロック用メ
タルをセル枠まで伸長した71A、72A、73A、7
4Aとそれらのメタルをビアホール(VIA)を介し
て、GNDに接続するように構成している。
【0071】図14のセルを挿入した配線例を図17に
示す。
【0072】図17に示すように、5A、5Bの配線
は、GND線でシールドされることになる。
【0073】図15は、垂直方向にシールディングのブ
ロック用メタルが挿入された例を示すパターン図であ
る。
【0074】図15に示すものは、ブロック用メタル
を、フィードセルではなくインバータセルに組み込んだ
ものである。このセルを用いても長配線となるメタル配
線を遮断することができる。
【0075】この発明を用いた場合と従来のものとを比
較する。図18は従来の全体の構成を示す模式図、図1
9はこの発明の実施形態を用いた全体の構成を示す模式
図である。なお、図18,図19において、一点鎖線は
3層メタル、実線は4層メタル、二点差線は5層メタ
ル、破線は6層メタルを示している。
【0076】図18に示すの従来例に関して、この発明
の図19は、フィードセルF5の挿入により、実線(た
とえば、垂直に優先方向を持つ4層メタル)が、破線の
6層メタルに切り替えられた例を示している。図19に
おいて、Yで囲む領域が、垂直方向に切り替えられた領
域を示す。
【0077】図19のXで囲む領域は、水平方向の配線
が切り替えられた例を示す。
【0078】特に、図18、図19の例では、マクロセ
ルの密集域が、上下に隔離されている。一般に論理的結
合の高い回路については、配線距離を少なくして配線遅
延を抑えるため、密集してセル配置される。F5で示す
フィードセルが挿入される領域は、論理的機能ブロック
間などの結合数の低い部分となる。逆に、これらブロッ
ク間の配線は、一般に配線距離が長くなるため、クロス
トーク問題を生じる場合が多い。
【0079】図19のフィードセルF5はこれらを切り
替えることを示している。
【0080】ブロック用メタルは、全マクロセルに挿入
した場合、過多のブロック領域のため配線混雑度を増長
する。このため、実用において、図19のようにグリッ
ド数の大きなフィードセルにブロック用メタルを挿入す
ることで、フィードが発生しやすいブロック間配線領域
で発生する長配線を切り替えることが可能となる。
【0081】
【発明の効果】以上説明したように、フィードセルまた
は機能セルにブロック用メタルを挿入しておくことで、
配線層を遮断し、長配線で並走するクロストーク問題を
生じ易いメタルを切り替え、カップリング容量を軽減す
ることができる。
【0082】また、複層のブロック用メタルにより、切
り替える配線層を誘導することも可能となる。また、同
一個所に配置されたの複層のブロック用メタルは、フロ
ーティング状態で、VIAを介して各メタル層接続され
ていないため、優先方向に直交するメタルをブロックす
ることがなく、配線混雑度への影響を抑えることが可能
となる。
【0083】前記ブロック用メタルに内部配線に対して
シールド機能を持つように構成すれば、シールディング
により、クロストークを抑える。また、シールデイング
メタルは、プルダウン用端子としても使用できる。
【0084】ブロックセルに対して、通常のマクロセル
についても、ブロック用メタルの挿入で、配線を切り替
えることが可能となる。ただし、一律の挿入は、配線混
雑度を上げることになる。このため、ドライバ等の回路
中に含まれる数が限定され、クロストークを誘発するバ
ッファ等への適用が有効である。
【図面の簡単な説明】
【図1】フィードセルを示すパターン図であり、(a)
は、1グリッド(grid)のフィードセル、(b)
は、2グリッドのフィードセルを示している。
【図2】スタンダードセルを示すパターン図であり、イ
ンバータ機能のスタンダードセルのレイアウト例を示し
ている。
【図3】自動配置配線により配線した1つの行分のパタ
ーンを示す図である。
【図4】レイヤの凡例を示すパターン図である。
【図5】この発明の実施形態に用いられるフィードセル
のパターン図である。
【図6】この発明の実施形態に用いられるフィードセル
のパターン図である。
【図7】この発明の実施形態に用いられるフィードセル
のパターン図である。
【図8】この発明の実施形態に用いられるフィードセル
のパターン図である。
【図9】この発明の実施形態に用いられるフィードセル
のパターン図である。
【図10】この発明の実施形態に用いられるフィードセ
ルのパターン図である。
【図11】この発明を用いて自動配置配線により配線し
た1つの行分のパターンを示す図である。
【図12】複層のブロック用メタルを持つフィールドセ
ルの別の実施形態を示すパターン図である。
【図13】図12に示すフィールドセルを用いて自動配
置配線により配線した1つの行分のパターンを示す図で
ある。
【図14】この発明の他の実施形態にかかるフィールド
セルを示し、ブロック用メタルについて、配置された5
層ブロック用メタルをセル枠まで伸長し、そのメタルを
ビアホール(VIA)を介して、GNDに接続したパタ
ーン図である。
【図15】垂直方向にシールディングのブロック用メタ
ルが挿入された例を示すパターン図である。
【図16】スタンダードセルにブロック用メタルが挿入
された例を示すパターン図である。
【図17】図14に示すフィールドセルを用いて自動配
置配線により配線した1つの行分のパターンを示す図で
ある。
【図18】従来の全体の構成を示す模式図である。
【図19】この発明の実施形態を用いた全体の構成を示
す模式図である。
【符号の説明】
2 スタンダードセル 31 フィールドセル 41A 接続用ブロックメタル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/04 H01L 21/82 B 21/822 27/04 D H Fターム(参考) 5B046 AA08 BA05 BA06 5F038 BH01 BH10 BH19 CA07 CA17 CD02 CD13 EZ09 EZ20 5F064 AA04 BB26 DD02 DD12 DD50 EE02 EE08 EE15 EE16 EE19 EE23 EE27 EE43 EE46 EE52 HH06

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 複数のスタンダードセルを自動配置し、
    多層配線によりセル間が接続された半導体スタンダード
    セルを用いた半導体装置において、配線のブロック用メ
    タルをスタンダードセル方式の優先配線方向の配線ピッ
    チに対して、1つ以上複数配置されるブロックセルを備
    え、このブロックセルが自動配置配線レイアウトにおい
    て優先配線方向に対して、長く並走するメタル配線部分
    に挿入され、前記メタル配線を遮断し、配線層を切り替
    えることを特徴とする半導体スタンダードセルを用いた
    半導体装置。
  2. 【請求項2】 前記ブロックセルは、フィードセルで構
    成されることを特徴とする請求項1に記載の半導体スタ
    ンダードセルを用いた半導体装置。
  3. 【請求項3】 前記ブロックセルを機能セルの一部に設
    けたことを特徴とする請求項1に記載の半導体スタンダ
    ードセルを用いた半導体装置。
  4. 【請求項4】 前記ブロック用メタルは、スタンダード
    セル方式の優先配線方向の配線ピッチに対して、1つ以
    上複数配置されるとともに、単層または複層のメタルを
    備えることを特徴とする請求項1ないし3のいずれかに
    記載の半導体スタンダードセルを用いた半導体装置。
  5. 【請求項5】 前記ブロック用メタルは、スタンダード
    セル方式の優先配線方向の配線ピッチに対して、1つ以
    上複数配置されるとともに、電源ラインに接続され、配
    線優先方向に対してセル枠、セル枠近傍まで伸長されて
    おり、内部配線に対してシールド機能を持つことを特徴
    とする請求項1ないし3のいずれかに記載の半導体スタ
    ンダードセルを用いた半導体装置。
  6. 【請求項6】 複数のスタンダードセルと、フィードセ
    ルと、スタンダードセル方式の優先配線方向の配線ピッ
    チに対して、1つ以上複数配置された配線のブロック用
    メタルを持つ第2のフィールドセルと、を備え、複数の
    スタンダードセルを自動配置し、隙間にフィールドセル
    を埋め込む際、自動配置配線レイアウトにおいて優先配
    線方向に対して、前記第2のフィードセルが挿入され長
    く並走するメタル配線を遮断し、配線層を切り替えるこ
    とを特徴とする半導体スタンダードセルを用いた半導体
    装置のレイアウト方法。
  7. 【請求項7】 前記ブロック用メタルは、スタンダード
    セル方式の優先配線方向の配線ピッチに対して、1つ以
    上複数配置されるとともに、単層または複層のメタルを
    備えることを特徴とする請求項6に記載の半導体スタン
    ダードセルを用いた半導体装置のレイアウト方法。
JP2001081912A 2001-03-22 2001-03-22 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法 Pending JP2002280456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001081912A JP2002280456A (ja) 2001-03-22 2001-03-22 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001081912A JP2002280456A (ja) 2001-03-22 2001-03-22 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法

Publications (1)

Publication Number Publication Date
JP2002280456A true JP2002280456A (ja) 2002-09-27

Family

ID=18937930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001081912A Pending JP2002280456A (ja) 2001-03-22 2001-03-22 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法

Country Status (1)

Country Link
JP (1) JP2002280456A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015027022A1 (en) * 2013-08-23 2015-02-26 Qualcomm Incorporated Layout construction for addressing electromigration
KR20170015835A (ko) * 2015-07-30 2017-02-09 삼성전자주식회사 반도체 소자의 레이아웃 설계 방법, 및 그를 이용한 반도체 소자의 제조 방법
KR20170104043A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 스탠다드 셀을 포함하는 반도체 장치 및 그것의 전자 설계 자동화 방법
US10580774B2 (en) 2013-08-23 2020-03-03 Qualcomm Incorporated Layout construction for addressing electromigration

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015027022A1 (en) * 2013-08-23 2015-02-26 Qualcomm Incorporated Layout construction for addressing electromigration
US9972624B2 (en) 2013-08-23 2018-05-15 Qualcomm Incorporated Layout construction for addressing electromigration
US10580774B2 (en) 2013-08-23 2020-03-03 Qualcomm Incorporated Layout construction for addressing electromigration
US10600785B2 (en) 2013-08-23 2020-03-24 Qualcomm Incorporated Layout construction for addressing electromigration
US11437375B2 (en) 2013-08-23 2022-09-06 Qualcomm Incorporated Layout construction for addressing electromigration
US11508725B2 (en) 2013-08-23 2022-11-22 Qualcomm Incorporated Layout construction for addressing electromigration
KR20170015835A (ko) * 2015-07-30 2017-02-09 삼성전자주식회사 반도체 소자의 레이아웃 설계 방법, 및 그를 이용한 반도체 소자의 제조 방법
KR102415952B1 (ko) 2015-07-30 2022-07-05 삼성전자주식회사 반도체 소자의 레이아웃 설계 방법, 및 그를 이용한 반도체 소자의 제조 방법
USRE49780E1 (en) 2015-07-30 2024-01-02 Samsung Electronics Co., Ltd. Methods of designing a layout of a semiconductor device including field effect transistor and methods of manufacturing a semiconductor device using the same
KR20170104043A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 스탠다드 셀을 포함하는 반도체 장치 및 그것의 전자 설계 자동화 방법
KR102458446B1 (ko) * 2016-03-03 2022-10-26 삼성전자주식회사 스탠다드 셀을 포함하는 반도체 장치 및 그것의 전자 설계 자동화 방법

Similar Documents

Publication Publication Date Title
US10503859B2 (en) Integrated circuit design and/or fabrication
JP4287294B2 (ja) 自動設計方法、自動設計装置、及び半導体集積回路
US7005746B2 (en) Method for designing wiring connecting section and semiconductor device
JP3461443B2 (ja) 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置
JP2007273762A (ja) 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム
JP2000082743A (ja) 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法
JP5028714B2 (ja) 半導体集積回路装置、および配線方法
US20020074660A1 (en) Semiconductor device having a multiple layer wiring structure, wiring method, wiring device, and recording medium
JP4296051B2 (ja) 半導体集積回路装置
US7315995B2 (en) Semiconductor integrated circuit designing method and program
CN100401511C (zh) 集成电路及集成电路的电连接再选路方法
JP2006100673A (ja) 半導体集積回路
US20080256380A1 (en) Semiconductor integrated circuit and layout method for the same
JP2006339305A (ja) 半導体集積回路
JP2007250933A (ja) 半導体集積回路およびそのレイアウト設計方法
JP2009302258A (ja) 半導体集積回路
JP2008227130A (ja) 半導体集積回路およびレイアウト設計方法
JP2002280456A (ja) 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法
WO2010084533A1 (ja) 半導体集積回路の電源配線構造
JPS6247148A (ja) 半導体集積回路装置
JP2000068383A (ja) 半導体集積回路装置の設計方法および半導体集積回路装置
JP2007165487A (ja) 半導体装置及びその設計方法
JP4627621B2 (ja) 半導体集積回路
JP4219150B2 (ja) 半導体集積回路設計方法および半導体集積回路
JPH08213466A (ja) 半導体集積回路