KR100655427B1 - 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 - Google Patents
용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 Download PDFInfo
- Publication number
- KR100655427B1 KR100655427B1 KR1020040054856A KR20040054856A KR100655427B1 KR 100655427 B1 KR100655427 B1 KR 100655427B1 KR 1020040054856 A KR1020040054856 A KR 1020040054856A KR 20040054856 A KR20040054856 A KR 20040054856A KR 100655427 B1 KR100655427 B1 KR 100655427B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- dummy
- auxiliary
- via plugs
- wirings
- Prior art date
Links
- 238000013461 design Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 7
- 238000007689 inspection Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
설계 변경이 용이한 배선 구조체 및 그 설계 변경 방법을 제공한다. 이 방법은 하부 배선, 보조 하부 배선, 비아 플러그 및 상부 배선을 포함하는 배선 구조체의 배치 정보를 결정하는 제 1 설계 단계 및 상기 배선 구조체의 배치 정보를 변경하는 제 2 설계 단계를 포함한다. 이때, 상기 제 1 설계 단계는 하부 배선들 및 보조 하부 배선들의 배치 정보를 결정하고, 상기 하부 배선 및 상기 보조 하부 배선과 중첩되는 비아 플러그들의 배치 정보를 결정하고, 상기 비아 플러그들과 중첩되는 상부 배선들의 배치 정보를 결정하는 단계를 포함하고, 상기 제 2 설계 단계는 상기 보조 하부 배선을 이용하여 상기 상부 배선들이 소정의 비아 플러그들에 중첩되도록 상기 상부 배선들의 배치 정보를 변경하는 것을 특징으로 한다.
Description
도 1은 배선 구조체를 설계하고, 제작하고, 변경하는 일련의 과정을 설명하기 위한 순서도이다.
도 2a 및 도 2b는 배선 구조체의 배치를 변경하는 종래의 방법을 설명하기 위한 배치도들이다.
도 3은 본 발명에 따른 반도체 장치의 설계 변경 과정을 설명하기 위한 작업 순서도이다.
도 4a 내지 도 7a는 본 발명의 배선 구조체의 설계 방법들을 설명하기 위한 배선 구조체의 배치도들이다.
도 4b 내지 도 7b는 본 발명의 배선 구조체의 설계 방법에 의해 배치된 배선 구조체들을 구비하는 반도체 장치를 나타내는 사시도들이다.
도 8a 및 도 9a는 본 발명에 따른 배선 구조체의 설계 변경 방법을 설명하기 위한 배치도들이다.
도 8b 및 도 9b는 본 발명에 따른 설계 변경 방법이 적용된 배선 구조체를 구비하는 반도체 장치를 보여주는 사시도들이다.
도 10 내지 도 13은 본 발명에 따른 배선 구조체의 설계 방법을 세개의 배선층들을 갖는 반도체 장치에 적용하는 실시예들을 설명하기 위한 배치도들이다.
도 14 내지 도 16은 본 발명에 따른 배선 구조체의 설계 변경 방법을 세개의 배선층들을 갖는 반도체 장치에 적용하는 실시예들을 설명하기 위한 배치도들이다
본 발명은 반도체 장치 및 그 설계 방법에 관한 것으로, 보다 자세하게는 설계 변경이 용이한 배선 구조체 및 그 설계 변경 방법에 관한 것이다.
반도체 장치는 트랜지스터들, 커패시터 및 저항 등과 같은 미세 전자 소자들이 소정의 전자 회로를 구성하도록, 상기 미세 전자 소자들을 전기적으로 연결하는 배선 구조체를 구비한다. 상기 배선 구조체는 일반적으로 하부 배선들, 상기 하부 배선의 상부에 배치되는 상부 배선들 및 상기 하부 배선들과 상기 상부 배선들을 수직적으로 연결하는 비아 플러그들로 이루어진다. Stanley Wolf가 저술한 "Silicon Processing for the VLSI Era: Volume 2-Process Integration"(1990년판, Lattice Press)의 Chapter. 3 및 4 (84~296 쪽)에는 이러한 배선 구조체의 일반적인 내용이 설명되어 있다.
도 1은 상기 배선 구조체를 설계하고, 제작하고, 변경하는 일련의 과정을 설명하기 위한 순서도이다.
도 1을 참조하면, 반도체 장치를 구성하는 회로 패턴들이 배치되는 위치를 결 정하여(S1), 결정된 회로 패턴들의 배치 정보를 포함하도록 포토 마스크를 제작한 후(S2), 상기 포토 마스크를 이용하여 반도체 장치를 제조한다(S3). 이때, 상기 포토 마스크는 상기 제조 공정의 사진 공정에서 사용되어, 상기 설계된 배치 정보를 반도체 기판 상으로 전사한다. 이후, 제조된 반도체 장치의 품질 검사를 실시하여(S4), 소정의 검사 기준을 통과한 장치들은 제품으로써 판매된다. 상기 품질 검사에서 상기 설계와 관련된 기술적 결함이 발견될 경우, 그러한 결함을 교정하기 위해 상기 회로 패턴의 배치를 변경해야 한다(S5). 이러한 배치의 변경(S5)은 상기 반도체 장치의 성능을 개선하기 위해 실시될 수도 있다.
도 2a 및 도 2b는 배선 구조체의 배치를 변경하는 종래의 방법을 설명하기 위한 배치도들이다.
상술한 것처럼, 하부 배선들(10)은 소정 영역에 배치된 비아 플러그들(20)을 통해 상부 배선들(30)에 연결된다. 도 2a는 제 1 하부 배선(11) 및 제 2 하부 배선(12)이 각각 제 1 비아 플러그(21) 및 제 2 비아 플러그(22)를 통해 상기 상부 배선들 중의 하나(31)에 연결되는 실시예를 도시한다. 이 실시예에서, 상기 상부 배선(30)은 제 1 내지 제 6 상부 배선(31~36)을 포함한다.
이 경우, 상기 제 2 하부 배선(12)이 제 6 상부 배선(36)의 일 측(예를 들면, 도 2b에 도시한 제 7 상부 배선(37))으로 연결되어야 한다면, 상기 제 7 상부 배선(37)을 추가하고, 상기 제 7 상부 배선(37)과 중첩되도록 상기 제 2 하부 배선(12')을 연장하고, 상기 중첩된 위치로 상기 제 2 비아 플러그(22')를 이동해야 한다. 결과적으로, 상기 하부 배선(10'), 상기 비아 플러그(20') 및 상기 상부 배선(30')의 설계를 모두 변경해야 한다. 이러한 설계의 변경이 요구되는 경우 고가의 포토 마스크들을 새로 제작해야 하기 때문에, 가능한 설계 변경되는 포토 마스크의 개수를 줄이는 것이 바람직하다. 하지만, 상술한 것처럼, 종래의 방법은 세 개의 포토 마스크들을 모두 변경해야 한다는 점에서 비효율적이다.
본 발명이 이루고자 하는 기술적 과제는 비용 증가를 최소화하면서 배선 구조체의 배치를 변경할 수 있는 설계 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 설계 변경이 용이한 배선 구조체를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 우회 연결 경로를 제공하는 보조 하부 배선을 이용함으로써, 용이하게 배선들의 배치를 변경할 수 있는 배선 구조체의 설계 방법을 제공한다. 이 방법은 하부 배선, 보조 하부 배선, 비아 플러그 및 상부 배선을 포함하는 배선 구조체의 배치 정보를 결정하는 제 1 설계 단계 및 상기 배선 구조체의 배치 정보를 변경하는 제 2 설계 단계를 포함한다. 이때, 상기 제 1 설계 단계는 하부 배선들 및 보조 하부 배선들의 배치 정보를 결정하고, 상기 하부 배선 및 상기 보조 하부 배선과 중첩되는 비아 플러그들의 배치 정보를 결정하고, 상기 비아 플러그들과 중첩되는 상부 배선들의 배치 정보를 결정하는 단계를 포함하고, 상기 제 2 설계 단계는 상기 보조 하부 배선을 이용하여 상기 상부 배선들이 소정의 비아 플러그들에 중첩되도록 상기 상부 배선들의 배치 정보를 변 경하는 것을 특징으로 한다.
본 발명에 따르면, 상기 제 2 설계 단계는 상기 하부 배선들, 상기 보조 하부 배선들 및 상기 비아 플러그들의 배치 정보를 변경하지 않으면서 상기 상부 배선들의 배치 정보 만을 변경하는 단계를 포함한다.
상기 배선 구조체의 배치 정보는 소정의 제 1 위치 및 제 2 위치를 포함하는 적어도 하나의 보조 연결 영역들에서 규정되는 상기 보조 하부 배선, 상기 비아 플러그들 및 상기 상부 배선들의 배치 정보를 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 상기 상부 배선들의 배치 정보를 결정하는 단계는 하나의 상부 배선이 상기 제 1 위치 및 상기 제 2 위치를 지나도록 상기 상부 배선을 배치하는 단계를 포함하고, 상기 보조 하부 배선들의 배치 정보를 결정하는 단계는 하나의 보조 하부 배선이 상기 제 1 위치 및 상기 제 2 위치를 지나도록 상기 보조 하부 배선을 배치하는 단계를 포함하고, 상기 비아 플러그들의 배치 정보를 결정하는 단계는 상기 제 1 위치 및 상기 제 2 위치에 상기 비아 플러그들을 배치하는 단계를 포함한다. 결과적으로, 상기 보조 하부 배선은 상기 비아 플러그들을 통해 상기 상부 배선에 병렬적으로 연결된다.
이 실시예에서, 상기 제 2 설계 단계는 상기 상부 배선을 상기 제 1 위치 및 상기 제 2 위치를 각각 지나면서 서로 이격된 제 1 상부 배선과 제 2 상부 배선으로 변경하면서, 적어도 하나의 상부 배선이 적어도 하나의 보조 연결 영역들에서 상기 제 1 상부 배선과 제 2 상부 배선 사이를 지나도록 상기 상부 배선들의 배치 정보를 변경하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 상기 상부 배선들의 배치 정보를 결정하는 단계는 상기 제 1 위치 및 상기 제 2 위치를 각각 지나는 좌 상부 배선 및 우 상부 배선을 배치하는 단계를 포함하고, 상기 보조 하부 배선들의 배치 정보를 결정하는 단계는 하나의 보조 하부 배선이 상기 제 1 위치 및 상기 제 2 위치를 지나도록 상기 보조 하부 배선을 배치하는 단계를 포함하고, 상기 비아 플러그들의 배치 정보를 결정하는 단계는 상기 제 1 위치 및 상기 제 2 위치에 상기 비아 플러그들을 배치하는 단계를 포함한다. 이때, 상기 좌 상부 배선 및 상기 우 상부 배선은 상기 제 1 위치 및 상기 제 2 위치 사이에서 서로 이격되도록 배치된다. 결과적으로, 상기 보조 하부 배선은 상기 비아 플러그들을 통해 상기 좌 및 우 상부 배선들에 직렬적으로 연결된다.
이 실시예에서, 상기 제 2 설계 단계는 적어도 하나의 보조 연결 영역들에서 상기 좌 상부 배선과 상기 우 상부 배선 사이를 지나도록, 적어도 하나의 상부 배선의 배치를 변경하는 단계를 포함한다.
본 발명의 변형된 실시예에 따르면, 상기 보조 하부 배선들의 배치 정보를 결정하는 단계는 상기 보조 하부 배선의 일측에 더미 하부 배선을 배치하는 단계를 더 포함하고, 상기 비아 플러그들의 배치 정보를 결정하는 단계는 상기 더미 하부 배선의 양단에 중첩되는 제 1 더미 비아 플러그 및 제 2 더미 비아 플러그를 배치하는 단계를 더 포함하고, 상기 상부 배선들의 배치 정보를 결정하는 단계는 상기 제 1 및 제 2 더미 비아 플러그들에 중첩되는 더미 상부 배선들을 배치하는 단계를 더 포함한다. 이때, 상기 더미 상부 배선들, 상기 제 1 및 제 2 더미 비아 플러그 들 및 상기 더미 하부 배선으로 이루어진 더미 배선 구조체는 전기적으로 고립된다.
이 실시예에서, 상기 제 2 설계 단계는 상기 비아 플러그들에 중첩되도록 배치된 상기 상부 배선을 각각 상기 제 1 및 제 2 더미 비아 플러그들에 연결되면서 서로 이격된 제 1 상부 배선과 제 2 상부 배선으로 변경하는 단계를 포함한다.
본 발명의 또다른 변형된 실시예에 따르면, 상기 보조 하부 배선들의 배치 정보를 결정하는 단계는 상기 보조 하부 배선의 일측에 더미 하부 배선을 배치하는 단계를 더 포함하고, 상기 비아 플러그들의 배치 정보를 결정하는 단계는 상기 더미 하부 배선의 양단에 중첩되는 제 1 더미 비아 플러그 및 제 2 더미 비아 플러그를 배치하는 단계를 더 포함하고, 상기 상부 배선들의 배치 정보를 결정하는 단계는 상기 제 1 및 제 2 더미 비아 플러그들에 각각 중첩되는 제 1 더미 상부 배선 및 제 2 더미 상부 배선을 배치하는 단계를 더 포함한다. 이때, 상기 제 1 및 제 2 더미 상부 배선들, 상기 제 1 및 제 2 더미 비아 플러그들 및 상기 더미 하부 배선으로 이루어진 더미 배선 구조체는 전기적으로 고립된다.
이 실시예에서, 상기 제 2 설계 단계는 상기 비아 플러그들에 중첩되도록 배치된 상기 상부 배선을 각각 상기 제 1 및 제 2 더미 상부 배선들에 연결되면서 서로 이격된 제 1 상부 배선과 제 2 상부 배선으로 변경하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 보조 하부 배선을 구비하는 배선 구조체를 제공한다. 이 배선 구조체는 같은 높이에 배치되면서 서로 이격된 제 1 배선 및 제 2 배선, 상기 제 1 배선 및 상기 제 2 배선에 연결되는 비 아 플러그들, 및 상기 비아 플러그들을 통해 상기 제 1 배선 및 상기 제 2 배선에 전기적으로 접속하는 보조 배선을 포함한다. 이때, 상기 제 1 배선과 상기 제 2 배선 사이에는 도전성 배선이 배치되지 않는다.
본 발명에 따르면, 상기 보조 배선은 상기 제 1 배선 및 상기 제 2 배선에 직렬적으로 연결된다. 또는, 상기 제 1 배선 및 제 2 배선은 연결되어 일체(one body)형의 배선을 형성할 수도 있다. 이 경우, 상기 보조 배선은 상기 일체형의 배선에 병렬적으로 연결된다.
본 발명의 일 실시예에 따르면, 상기 제 1 배선 및 제 2 배선의 일 측에는 제 1 더미 배선 및 제 2 더미 배선이 더 배치되고, 상기 제 1 더미 배선 및 상기 제 2 더미 배선에는 더미 비아 플러그들이 더 연결되고, 상기 더미 비아 플러그들에는 더미 보조 배선이 더 연결될 수 있다. 이때, 상기 제 1 및 제 2 더미 배선들, 상기 더미 비아 플러그들 및 상기 더미 보조 배선으로 구성되는 더미 구조체는 전기적으로 절연된다.
또는, 상기 제 1 배선 및 제 2 배선의 일 측에는 상기 제 1 및 제 2 더미 배선들을 대신하여, 연결된 더미 배선이 배치될 수도 있다. 이 경우에도, 상기 더미 배선, 상기 더미 비아 플러그들 및 상기 더미 보조 배선으로 구성되는 더미 구조체는 전기적으로 절연된다.
바람직하게는, 상기 보조 배선은, 반도체 장치의 일반적인 배선 구조와는 달리, 상기 비아 플러그들을 제외하곤 전기적으로 고립된다. 또한, 상기 제 1 배선과 상기 제 2 배선 사이에는 절연성 물질만이 배치된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 3은 본 발명에 따른 반도체 장치의 설계 변경 과정을 설명하기 위한 작업 순서도이다.
도 3을 참조하면, 반도체 장치를 구성하는 회로 패턴들이 배치되는 위치를 결정한다(S1). 이 단계에서, 하부 배선들, 상부 배선들 및 비아 플러그들로 구성되는 배선 구조체의 배치 정보가 결정된다. 바람직하게는, 반도체기판의 소정영역에 하부 배선들을 배치하고, 상기 하부 배선들에 중첩되도록 비아 플러그들을 배치하고, 상기 비아 플러그들에 중첩되도록 상부 배선들을 배치한다. 상기 설계된 회로 패턴들의 배치 정보를 포함하도록, 포토 마스크를 제작한다(S2). 한 장의 포토 마스크는 한가지 종류의 회로 패턴의 배치 정보를 포함하기 때문에, 상기 배선 구조체의 배치 정보를 모두 수록하기 위해서는 적어도 3장의 포토 마스크가 필요하다.
이후, 상기 포토 마스크들을 사용하여 반도체 장치를 제조한 후(S3), 소정의 검사 단계를 실시하여 상기 제조된 반도체 장치의 품질을 측정한다(S4). 상술한 것 처럼, 상기 반도체 장치의 성능을 개선하거나 기술적 결함을 수정하기 위하여, 상기 포토 마스크를 변경할 수도 있다. 반도체 장치의 상기 측정된 품질 정보는 상기 포토 마스크를 변경하기 위한 설계 변경의 단계(S5)에서 이용된다.
본 발명에 따르면, 상기 설계 변경의 단계(S5)에서, 상기 하부 배선 및 비아 플러그의 배치 정보를 변경하지 않으면서 배선들의 연결 구조를 변경할 수 있는 방법을 제공한다. 이를 위해, 본 발명은 소정의 보조 하부 배선을 상기 상부 배선의 아래에 배치하고, 상기 비아 플러그들을 상기 보조 하부 배선에 중첩되도록 배치한다. 이와 같이, 상기 보조 하부 배선을 최초 설계 단계(S1)에서 미리 배치함으로써, 상기 하부 배선 및 상기 비아 플러그의 배치 정보를 변경하지 않으면서, 원하는 연결 구조를 갖도록 상기 배선 구조체의 설계를 변경하는 것이 가능하다.
도 4a 내지 도 7a는 본 발명의 배선 구조체의 설계 방법들에 따라 배치된 배선 구조체들을 보다 상세하게 설명하기 위한 배치도들이고, 도 4b 내지 도 7b는 이들 배선 구조체들이 배치된 반도체 장치를 나타내는 사시도들이다.
도 4a 및 도 4b를 참조하면, 상술한 것처럼, 반도체기판의 소정 영역에 하부 배선들(100)을 배치하고, 상기 하부 배선들(100)에 중첩되도록 비아 플러그들(200)을 배치하고, 상기 비아 플러그들(200)에 중첩되도록 상부 배선들(300)을 형성한다.
본 발명에 따르면, 상기 반도체기판은 적어도 하나의 보조 연결 영역들(600)을 포함하고, 상기 보조 연결 영역들(600)에는 적어도 하나의 보조 하부 배선(150)이 배치된다. 상술한 것처럼, 상기 보조 하부 배선(150)의 배치 정보는 상기 하부 배선(100)을 설계하는 단계에서 결정된다.
상기 비아 플러그들(200)은 상기 보조 하부 배선들(150)의 양단에 중첩되도록 배치된다. 설명의 편의를 위해, 상기 보조 하부 배선(150)의 양단에 접속하는 비아 플러그들(200)의 위치들을 각각 제 1 위치(A) 및 제 2 위치(B)라고 한다면, 상기 제 1 위치(A) 및 제 2 위치(B)는 상기 보조 연결 영역들(600) 내에 배치된다.
상기 상부 배선들(300)은 상기 제 1 위치(A) 및 제 2 위치(B)를 지나도록 배치된다. 본 발명의 제 1실시예에 따르면, 상기 상부 배선들(300)에는 상기 제 1 위치(A)를 지나도록 배치되는 좌상부 배선(310)과 상기 제 2 위치(B)를 지나도록 배치되는 우상부 배선(320)을 포함한다. 이 실시예에 따르면, 상기 보조 하부 배선(150)은 상기 비아 플러그들(200)을 통해 상기 좌상부 배선(310) 및 상기 우상부 배선(320)에 직렬로 연결된다.
본 발명의 제 2 실시예에 따르면, 하나의 상부 배선(300)이 상기 제 1 위치(A) 및 제 2 위치(B) 모두를 지나도록 배치될 수 있다(도 5a 및 도 5b 참조). 이 실시예에 따르면, 상기 보조 하부 배선(150)은 상기 비아 플러그들(200)을 통해 상기 상부 배선(300)에 병렬로 연결된다.
상술한 것처럼, 상기 반도체기판에는 복수개의 상기 보조 연결 영역들(600)이 배치될 수 있다. 이 경우, 일부의 보조 연결 영역들(600)은 상술한 병렬적 연결 구조를 가질 수 있고, 다른 일부의 보조 연결 영역들(600)은 도 4a에서 설명한 직렬적 연결 구조를 가질 수 있다. 상기 상부 배선(300)의 연결 구조는 상기 보조 연결 영역(600)이 신호 입력을 위한 배선에 배치되는가 또는 신호 출력을 위한 배선 에 배치되는가에 따라 결정될 수 있다.
본 발명의 제 3 및 제 4 실시예들에 따르면, 상기 보조 연결 영역(600)에는 더미 구조체가 더 배치된다(도 6a, 도 6b, 도 7a, 도 7b 참조). 이 실시예들에 따르면, 상기 더미 구조체는 전기적으로 절연되도록 배치된다. 즉, 상기 보조 하부 배선(150)의 일 측에는 적어도 하나의 더미 하부 배선(155)이 배치되고, 상기 더미 하부 배선(155)의 양단에는 제 1 더미 비아 플러그(251) 및 제 2 더미 비아 플러그(252)가 배치된다. 상기 비아 플러그들(200)와 상기 제 1 및 제 2 위치들(A, B) 사이의 위치적 관계와 비교한다면, 상기 제 1 더미 비아 플러그(251)는 상기 제 1 위치(A)에 상응하는 위치에 배치되고, 상기 제 2 더미 비아 플러그(252)는 상기 제 2 위치(B)에 상응하는 위치에 배치된다.
본 발명의 제 3 실시예에 따르면, 상기 제 1 더미 비아 플러그(251) 및 상기 제 2 더미 비아 플러그(252)의 상부에는, 이들에 중첩되도록 배치된 제 1 더미 상부 배선(351) 및 제 2 더미 상부 배선(352)이 배치된다(도 6a 및 도 6b 참조). 상기 좌/우 상부 배선들(310, 320)은 도시된 것처럼 상기 보조 연결 영역(600)의 바깥으로 연장되며, 바람직하게는 소정 영역에서 또다른 도전 패턴들(예를 들면, 상기 하부 배선(100))에 연결된다. 이에 비해, 상기 제 1 및 제 2 더미 상부 배선들(351, 352)은 상기 보조 연결 영역(600) 내에 배치되어, 상기 제 1 및 제 2 더미 비아 플러그들(251, 252)에만 전기적으로 연결된다. 이에 따라, 상기 더미 하부 배선(155), 상기 제 1 및 제 2 더미 비아 플러그들(251, 252) 및 상기 제 1 및 제 2 더미 상부 배선들(351, 352)로 구성되는 더미 구조체는 상술한 것처럼 전기적으로 절연(isolate)된다. 이 실시예에 따르면, 상기 더미 구조체는 직렬적 연결 구조를 갖는다.
본 발명의 제 4 실시예에 따르면, 상기 제 1 더미 비아 플러그(251) 및 상기 제 2 더미 비아 플러그(252)의 상부에는, 이들 모두에 중첩되도록 배치된 하나의 더미 상부 배선(350)이 배치된다(도 7a 및 도 7b 참조). 상기 더미 상부 배선(350) 역시 상기 보조 연결 영역(600)의 내에 배치되어, 상기 제 1 및 제 2 더미 비아 플러그들(251, 252)에만 전기적으로 연결된다. 이에 따라, 상기 더미 하부 배선(155), 상기 제 1 및 제 2 더미 비아 플러그들(251, 252) 및 상기 더미 상부 배선(350)으로 구성되는 더미 구조체는 마찬가지로 전기적으로 절연(isolate)된다. 이 실시예에 따르면, 상기 더미 구조체는 병렬적 연결 구조를 갖는다.
도 8a 및 도 9a는 본 발명에 따른 배선 구조체의 설계 변경 방법을 설명하기 위한 배치도들이고, 도 8b 및 도 9b는 상기 설계 변경 방법이 적용된 배선 구조체를 구비하는 반도체 장치를 보여주는 사시도들이다. 도 8a 및 도 8b는 상술한 제 1 실시예 및 제 2 실시예에 적용될 수 있는 설계 변경 방법을 설명하기위한 도면들이고, 도 9a 및 도 9b는 상술한 제 3 실시예 및 제 4 실시예에 적용될 수 있는 설계 변경 방법을 설명하기위한 도면들이다.
도 8a 및 도 8b를 참조하면, 본 발명에 따른 배선 구조체의 설계 변경 방법은 상기 보조 연결 영역(600)에서 소정의 상부 배선(300)을 제 1 상부 배선(331)과 제 2 상부 배선(332)으로 분리하는 단계 및 원하는 연결 구조를 갖는 배선 구조체를 형성하기 위해, 상기 상부 배선(300)을 소정의 횡단 배선(340)으로 변경하는 단 계를 포함한다. 이 경우, 상기 제 1 상부 배선(331)과 상기 제 2 상부 배선(332)은 각각 상기 제 1 위치(A) 및 상기 제 2 위치(B)를 지나되 서로 이격되도록 배치되고, 상기 횡단 배선(340)은 상기 제 1 상부 배선(331)과 상기 제 2 상부 배선(332) 사이를 지나도록 배치된다. 결과적으로, 상기 횡단 배선(340)은 상기 보조 하부 배선(150)의 상부를 가로 지른다. 상기 횡단 배선(340)에 의해 잘려질 필요가 없는 일부 상부 배선(300)에는 도시된 것처럼, 상술한 설계 변경 방법의 적용되지 않을 수도 있다.
한편, 상기 횡단 배선(340)은 두 개의 보조 하부 배선들(150)에 연결되기 때문에, 상기 보조 하부 배선(150)에 접속하는 4개의 제 1 및 제 2 상부 배선들(331, 332)은 서로 연결된다. 따라서, 필요한 배선 연결 구조를 형성하기 위해, 도시한 것처럼, 상기 제 1 및 제 2 상부 배선(331, 332)의 소정 영역(C1, C2, C3)을 절단할 수도 있다.
도 9a 및 도 9b를 참조하면, 상술한 것처럼, 상기 보조 연결 영역(600)에서 상기 상부 배선들(300)을 제 1 상부 배선(331)과 제 2 상부 배선(332)으로 분리하되, 상기 제 1 및 제 2 상부 배선들(331, 332)은 상기 더미 구조체를 이용하여 연결된다. 즉, 설계 변경 전에는 전기적으로 고립되었던 상기 더미 구조체의 양단에 상기 제 1 및 제 2 상부 배선들(331, 332)이 연결되도록, 설계 변경이 이루어진다. 상기 더미 구조체에 연결되는 상기 제 1 및 제 2 상부 배선들(331, 332)은 (설계 변경 전) 상기 더미 구조체에 가장 인접하게 배치되었던 상부 배선이다.
이처럼 상기 더미 구조체는 설계 변경 과정에서 상기 제 1 및 제 2 상부 배 선들(331, 332)을 연결하기 위한 추가적인 경로로 이용되기 때문에, 상기 상부 배선을 연결하는 방법의 개수는 증가한다. 또한, 상기 제 1 및 제 2 상부 배선들(331, 332)은 상기 보조 하부 배선(150) 및 상기 더미 하부 배선(155)을 이용하여 연결되기 때문에, 도시한 것처럼 상기 제 1 및 제 2 상부 배선들(331, 332) 사이를 지나는 횡단 배선(340)을 배치하는 것이 가능하다. 상기 횡단 배선(340)이 상기 보조 하부 배선(150) 및 상기 더미 하부 배선(155)을 가로질러 연결된다는 점에서, 도시된 실시예는 종래 기술의 도 2b에서 설명한 설계 변경 방법에 상응한다. 본 발명에 따르면 상기 상부 배선의 설계를 변경하여 도 2b에서 설명한 연결 구조로 변경될 수 있다는 점에서, 본 발명은 종래의 기술에 비해 효과적이다.
한편, 본 발명에 따른 배선 구조체의 배치 및 설계 방법은 더 많은 배선층들을 갖는 실시예에서도 적용될 수 있다. 도 10 내지 도 13은 본 발명에 따른 배선 구조체의 설계 방법을 세개의 배선층들을 갖는 반도체 장치에 적용하는 실시예들을 설명하기 위한 배치도들이다.
도 10 내지 도 13을 참조하면, 복수개의 제 1 배선들(410)이 배치되고, 상기 제 1 배선들(410)의 소정영역에 중첩되도록 제 1 비아플러그들(420)이 배치되고, 상기 제 1 비아 플러그들(420)에 중첩되도록 복수개의 제 2 배선들(430)이 배치된다. 상술한 실시예들과 비교하자면, 상기 제 1 배선들(410), 상기 제 1 비아 플러그들(420) 및 상기 제 2 배선들(430)은 각각 본 발명의 제 1 실시예에서 설명한 상기 보조 하부 배선들(150), 상기 비아플러그들(200) 및 상기 상부 배선들(300)에 상응한다. 즉, 상기 제 1 및 제 2 배선들(410, 430) 및 상기 제 1 비아 플러그 (420)로 구성되는 하부 배선 구조체(400)는 직렬로 연결된다.
본 발명의 실시예들에 따르면, 도시한 것처럼, 복수개의 하부 배선 구조체들(400)이 배치되고, 상기 하부 배선 구조체들(400)의 상부에는 복수개의 상부 배선 구조체들(500)이 배치된다. 상기 상부 배선 구조체(500)는 보조 제 2 배선(510), 제 2 비아 플러그들(520) 및 제 3 배선(530)으로 구성된다. 구조 및 기능적인 면에서 볼 때, 상기 보조 제 2 배선(510)은 상기 보조 하부 배선(150)에 해당하고, 상기 제 2 비아 플러그들(520)은 상기 비아 플러그들(200)에 해당하고, 상기 제 3 배선(530)은 상기 상부 배선(300)에 해당한다. 특히, 본 발명에 따르면, 상기 보조 제 2 배선(510)은 상기 제 2 배선(430)과 동일한 두께 및 물질로 형성된다. 이를 위해, 상기 제 2 배선(430)의 배치를 결정하기 위한 설계 단계에서 상기 보조 제 2 배선(510)이 배치될 위치를 결정한다. 결과적으로, 상기 제 2 배선(430)과 상기 보조 제 2 배선(510)의 배치 정보는 동일한 포토 마스크에 그려진다.
또한, 상기 상부 배선 구조체(500)는 상술한 제 1 내지 제 4 실시예들에서 설명한 보조 연결 영역(600) 내에 배치된 배선 구조체들과 동일한 구조를 가질 수 있다. 결과적으로, 상기 상부 배선 구조체(500)는 도 10 및 12에 도시된 것처럼 병렬적 연결 구조를 갖거나 도 11 및 도 13에 도시된 것처럼 직렬적 연결 구조를 가질 수 있다. 또한, 상기 상부 배선 구조체(500)는 도 12 및 도 13에 도시된 것처럼 더미 제 2 배선(540), 더미 제 2 비아 플러그들(550) 및 더미 제 3 배선(560)으로 구성되는 상부 더미 구조체(570)를 포함할 수도 있다. 상기 상부 더미 구조체(570)는 도 12에 도시되었으며 도 7a에서 설명한 것처럼 병렬적으로 연결되거나, 도 13 에 도시되었으며 도 6a에서 설명한 것처럼 직렬적으로 연결될 수 있다.
도 14 내지 도 16은 본 발명에 따른 배선 구조체의 설계 변경 방법을 세개의 배선층들을 갖는 반도체 장치에 적용하는 실시예들을 설명하기 위한 배치도들이다. 본 발명에 따른 배선 구조체의 설계 변경 방법은 상기 보조 연결 영역(600)에서 상기 제 3 배선들(530)을 분리하여 잘려진 제 3 배선들(532)을 형성한 후, 원하는 연결 구조를 갖는 배선을 형성하기 위해, 상기 잘려진 제 3 배선들(532)의 일부를 연결하여 횡단 배선(535)을 형성하는 단계를 포함한다. 이 경우 상기 횡단 배선(535)은 상기 보조 하부 배선들(150) 및 상기 보조 제 2 배선들(510)의 상부를 가로지르도록 배치된다(도 8a에서의 설명 및 도 14 참조). 이러한 설계 변경 방법은 도 10 및 도 11에서 설명한 설계 방법에 따라 설계된 배선 구조체를 변경하는 경우 적용 가능하다.
유사하게, 도 12 및 도 13에 도시된 것처럼, 상기 상부 더미 구조체(570)를 구비하는 실시예들에서는 상기 상부 더미 구조체(570)를 이용하여 원하는 배선 구조를 형성하는 설계 변경 방법이 적용될 수 있다. 즉, 도 9a에서 설명한 것처럼, 상기 상부 더미 구조체(570)는 상기 잘려진 제 3 배선들(532)을 연결하는 설계 변경 방법의 개수를 증가시킨다. 그 결과, 도 15에 도시한 것처럼, 상기 횡단 배선(535)은 상기 상부 더미 구조체(570)를 경유하되 상기 보조 하부 배선들(150) 및 상기 보조 제 2 배선들(510)의 상부를 가로지르도록 배치될 수 있다. 본 발명에 따른 상술한 설계 변경의 방법들은, 앞에서도 강조한 것처럼, 단지 상기 제 3 배선(530)의 설계를 변경하는 방법을 통해 달성될 수 있다는 점에서, 종래 기술에 비해 효율적이다.
본 발명의 변형된 실시예에 따르면, 상기 제 2 비아 플러그(520)에 중첩되도록 상기 제 2 배선(435)을 연장함으로써, 상기 제 3 배선(530)에 연결되는 연장된 제 2 배선(435)을 형성할 수 있다. 이 경우, 상기 연장된 제 2 배선(435)가 연결되는 제 3 배선(535)은 도 16에 도시된 것처럼 분리된다. 또한, 상기 연장된 제 2 배선(435)이 지나는 경로에 배치되는 보조 제 2 배선(515) 역시 도시된 것처럼 분리된다. 이러한 실시예는 상기 제 2 배선(430) 및 상기 제 3 배선(530)의 설계를 변경해야 하지만, 상기 제 2 비아 플러그(520)의 설계를 변경할 필요가 없다는 점에서, 종래 기술에 비해 효율적이다.
본 발명에 따르면, 우회 연결 경로를 제공할 수 있는 소정의 보조 배선들이 포함되도록, 하부 배선층, 비아 플러그층 및 상부 배선층을 구비하는 배선 구조체를 설계한다. 즉, 상기 상부 배선층에 상기 보조 배선들이 직렬적 또는 병렬적으로 연결되도록, 상기 배선 구조체를 설계 한다. 이에 따라, 후속 설계 변경의 단계에서, 종래 기술의 경우처럼 상기 하부 배선층, 비아 플러그층 및 상부 배선층의 설계를 모두 변경할 필요없이, 단지 상부 배선층의 설계만을 변경함으로써 원하는 연결 구조를 갖는 배선 구조체를 형성할 수 있다. 이에 따라, 고가의 포토 마스크를 변경할 필요성이 감소하여, 보다 저렴하게 반도체 제품을 개발 및 생산할 수 있다.
Claims (21)
- 하부 배선, 보조 하부 배선, 비아 플러그 및 상부 배선을 포함하는 배선 구조체의 배치 정보를 결정하는 제 1 설계 단계;상기 배선 구조체의 배치 정보를 변경하는 제 2 설계 단계를 포함하되,상기 제 1 설계 단계는 하부 배선들 및 보조 하부 배선들의 배치 정보를 결정하고, 상기 하부 배선 및 상기 보조 하부 배선과 중첩되는 비아 플러그들의 배치 정보를 결정하고, 상기 비아 플러그들과 중첩되는 상부 배선들의 배치 정보를 결정하는 단계를 포함하고,상기 제 2 설계 단계는 상기 상부 배선들이 소정의 비아 플러그들에 중첩되도록 상기 보조 하부 배선을 이용하여 상기 상부 배선들의 배치 정보를 변경하되, 상기 제 2 설계 단계는 상기 하부 배선들, 상기 보조 하부 배선들 및 상기 비아 플러그들의 배치 정보를 변경하지 않으면서, 상기 상부 배선들의 배치 정보 만을 변경하는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 삭제
- 제 1 항에 있어서,상기 배선 구조체의 배치 정보는 소정의 제 1 위치 및 제 2 위치를 포함하는 적어도 하나의 보조 연결 영역들에서 규정되는 상기 보조 하부 배선, 상기 비아 플러그들 및 상기 상부 배선들의 배치 정보를 포함하되,상기 상부 배선들의 배치 정보를 결정하는 단계는 하나의 상부 배선이 상기 제 1 위치 및 상기 제 2 위치를 지나도록 상기 상부 배선을 배치하는 단계를 포함하고,상기 보조 하부 배선들의 배치 정보를 결정하는 단계는 하나의 보조 하부 배선이 상기 제 1 위치 및 상기 제 2 위치를 지나도록 상기 보조 하부 배선을 배치하는 단계를 포함하고,상기 비아 플러그들의 배치 정보를 결정하는 단계는 상기 제 1 위치 및 상기 제 2 위치에 상기 비아 플러그들을 배치하는 단계를 포함하는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 제 3 항에 있어서,상기 제 2 설계 단계는 상기 상부 배선을 상기 제 1 위치 및 상기 제 2 위치를 각각 지나면서 서로 이격된 제 1 상부 배선과 제 2 상부 배선으로 변경하면서, 적어도 하나의 상부 배선이 적어도 하나의 보조 연결 영역들에서 상기 제 1 상부 배선과 제 2 상부 배선 사이를 지나도록 상기 상부 배선들의 배치 정보를 변경하는 단계를 포함하는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 제 1 항에 있어서,상기 배선 구조체의 배치 정보는 소정의 제 1 위치 및 제 2 위치를 포함하는 적어도 하나의 보조 연결 영역들에서 규정되는 상기 보조 하부 배선, 상기 비아 플러그들 및 상기 상부 배선들의 배치 정보를 포함하되,상기 상부 배선들의 배치 정보를 결정하는 단계는 상기 제 1 위치 및 상기 제 2 위치를 각각 지나는 좌 상부 배선 및 우 상부 배선을 배치하는 단계를 포함하고,상기 보조 하부 배선들의 배치 정보를 결정하는 단계는 하나의 보조 하부 배선이 상기 제 1 위치 및 상기 제 2 위치를 지나도록 상기 보조 하부 배선을 배치하는 단계를 포함하고,상기 비아 플러그들의 배치 정보를 결정하는 단계는 상기 제 1 위치 및 상기 제 2 위치에 상기 비아 플러그들을 배치하는 단계를 포함하되,상기 좌 상부 배선 및 상기 우 상부 배선은 상기 제 1 위치 및 상기 제 2 위치 사이에서 서로 이격되도록 배치되는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 제 5 항에 있어서,상기 제 2 설계 단계는 적어도 하나의 보조 연결 영역들에서 상기 좌 상부 배선과 상기 우 상부 배선 사이를 지나도록, 적어도 하나의 상부 배선의 배치를 변경하는 단계를 포함하는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 제 1 항에 있어서,상기 보조 하부 배선들의 배치 정보를 결정하는 단계는 상기 보조 하부 배선의 일측에 더미 하부 배선을 배치하는 단계를 더 포함하고,상기 비아 플러그들의 배치 정보를 결정하는 단계는 상기 더미 하부 배선의 양단에 중첩되는 제 1 더미 비아 플러그 및 제 2 더미 비아 플러그를 배치하는 단계를 더 포함하고,상기 상부 배선들의 배치 정보를 결정하는 단계는 상기 제 1 및 제 2 더미 비아 플러그들에 중첩되는 더미 상부 배선들을 배치하는 단계를 더 포함하되,상기 더미 상부 배선들, 상기 제 1 및 제 2 더미 비아 플러그들 및 상기 더미 하부 배선으로 이루어진 더미 배선 구조체는 전기적으로 고립되는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 제 7 항에 있어서,상기 제 2 설계 단계는 상기 비아 플러그들에 중첩되도록 배치된 상기 상부 배선을 각각 상기 제 1 및 제 2 더미 비아 플러그들에 연결되면서 서로 이격된 제 1 상부 배선과 제 2 상부 배선으로 변경하는 단계를 포함하는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 제 1 항에 있어서,상기 보조 하부 배선들의 배치 정보를 결정하는 단계는 상기 보조 하부 배선 의 일측에 더미 하부 배선을 배치하는 단계를 더 포함하고,상기 비아 플러그들의 배치 정보를 결정하는 단계는 상기 더미 하부 배선의 양단에 중첩되는 제 1 더미 비아 플러그 및 제 2 더미 비아 플러그를 배치하는 단계를 더 포함하고,상기 상부 배선들의 배치 정보를 결정하는 단계는 상기 제 1 및 제 2 더미 비아 플러그들에 각각 중첩되는 제 1 더미 상부 배선 및 제 2 더미 상부 배선을 배치하는 단계를 더 포함하되,상기 제 1 및 제 2 더미 상부 배선들, 상기 제 1 및 제 2 더미 비아 플러그들 및 상기 더미 하부 배선으로 이루어진 더미 배선 구조체는 전기적으로 고립되는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 제 9 항에 있어서,상기 제 2 설계 단계는 상기 비아 플러그들에 중첩되도록 배치된 상기 상부 배선을 각각 상기 제 1 및 제 2 더미 상부 배선들에 연결되면서 서로 이격된 제 1 상부 배선과 제 2 상부 배선으로 변경하는 단계를 포함하는 것을 특징으로 하는 배선 구조체의 설계 방법.
- 같은 높이에 배치되면서 서로 이격된 제 1 배선 및 제 2 배선;상기 제 1 배선 및 상기 제 2 배선에 연결되는 비아 플러그들; 및상기 비아 플러그들을 통해 상기 제 1 배선 및 상기 제 2 배선에 전기적으로 접속하는 보조 배선을 포함하되,상기 제 1 배선과 상기 제 2 배선 사이에는 도전성 배선없이 절연성 물질만이 배치되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 제 11 항에 있어서,상기 보조 배선은 상기 제 1 배선 및 상기 제 2 배선에 직렬적으로 연결되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 제 11 항에 있어서,상기 제 1 배선 및 제 2 배선의 일 측에는 제 1 더미 배선 및 제 2 더미 배선이 더 배치되고;상기 제 1 더미 배선 및 상기 제 2 더미 배선에는 더미 비아 플러그들이 더 배치되고; 및상기 더미 비아 플러그들에는 더미 보조 배선이 더 연결되되,상기 제 1 및 제 2 더미 배선들, 상기 더미 비아 플러그들 및 상기 더미 보조 배선으로 구성되는 더미 구조체는 전기적으로 절연되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 제 11 항에 있어서,상기 제 1 배선 및 제 2 배선의 일 측에는 더미 배선이 더 배치되고;상기 더미 배선의 양단에는 더미 비아 플러그들이 더 배치되고; 및상기 더미 비아 플러그들에는 더미 보조 배선이 더 연결되되,상기 더미 배선, 상기 더미 비아 플러그들 및 상기 더미 보조 배선으로 구성되는 더미 구조체는 전기적으로 절연되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 제 11 항에 있어서,상기 보조 배선은 상기 비아 플러그들을 제외하곤 전기적으로 고립되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 삭제
- 제 1 위치 및 제 2 위치를 갖는 배선;상기 제 1 및 제 2 위치들에 연결되는 비아 플러그들; 및상기 비아 플러그들을 통해 상기 배선에 연결되는 보조 배선을 포함하되,상기 보조 배선은 상기 비아 플러그들의 제외하곤 전기적으로 고립되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 제 17 항에 있어서,상기 보조 배선은 상기 배선에 병렬적으로 연결되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 제 17 항에 있어서,상기 배선의 일 측에는, 서로 이격된 제 1 더미 배선 및 제 2 더미 배선이 더 배치되고;상기 제 1 더미 배선 및 상기 제 2 더미 배선에는 더미 비아 플러그들이 더 배치되고; 및상기 더미 비아 플러그들에는 더미 보조 배선이 더 연결되되,상기 제 1 및 제 2 더미 배선들, 상기 더미 비아 플러그들 및 상기 더미 보조 배선으로 구성되는 더미 구조체는 전기적으로 절연되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 제 17 항에 있어서,상기 배선의 일 측에는 더미 배선이 더 배치되고;상기 더미 배선의 양단에는 더미 비아 플러그들이 더 배치되고; 및상기 더미 비아 플러그들에는 더미 보조 배선이 더 연결되되,상기 더미 배선, 상기 더미 비아 플러그들 및 상기 더미 보조 배선으로 구성되는 더미 구조체는 전기적으로 절연되는 것을 특징으로 하는 반도체 장치의 배선 구조체.
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040054856A KR100655427B1 (ko) | 2004-07-14 | 2004-07-14 | 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 |
| US11/020,702 US7109585B2 (en) | 2004-07-14 | 2004-12-22 | Junction interconnection structures |
| JP2005192866A JP4970749B2 (ja) | 2004-07-14 | 2005-06-30 | 容易に変更することができる配線構造体の設計方法 |
| DE102005033715A DE102005033715A1 (de) | 2004-07-14 | 2005-07-12 | Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040054856A KR100655427B1 (ko) | 2004-07-14 | 2004-07-14 | 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060005868A KR20060005868A (ko) | 2006-01-18 |
| KR100655427B1 true KR100655427B1 (ko) | 2006-12-08 |
Family
ID=35598577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040054856A KR100655427B1 (ko) | 2004-07-14 | 2004-07-14 | 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7109585B2 (ko) |
| JP (1) | JP4970749B2 (ko) |
| KR (1) | KR100655427B1 (ko) |
| DE (1) | DE102005033715A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5571873B2 (ja) | 2008-02-07 | 2014-08-13 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びそのレイアウト方法 |
| US7902953B1 (en) * | 2008-08-18 | 2011-03-08 | Altera Corporation | Method and apparatus for improving inductor performance using multiple strands with transposition |
| US8796855B2 (en) | 2012-01-13 | 2014-08-05 | Freescale Semiconductor, Inc. | Semiconductor devices with nonconductive vias |
| EP3417760A1 (en) * | 2012-10-23 | 2018-12-26 | Olympus Corporation | Semiconductor apparatus, and manufacturing method of semiconductor apparatus |
| US9343411B2 (en) | 2013-01-29 | 2016-05-17 | Intel Corporation | Techniques for enhancing fracture resistance of interconnects |
| US10332870B2 (en) * | 2017-06-01 | 2019-06-25 | Samsung Electronics Co, Ltd. | Semiconductor device including a field effect transistor |
| KR102379450B1 (ko) * | 2017-06-01 | 2022-03-30 | 삼성전자주식회사 | 반도체 소자 |
| US10468340B2 (en) * | 2017-06-16 | 2019-11-05 | Advanced Semiconductor Engineering, Inc. | Wiring structure and semiconductor package having the same |
| KR20210064572A (ko) | 2019-11-26 | 2021-06-03 | 에스케이하이닉스 주식회사 | 반도체 장치의 메탈 옵션 구조 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199882A (ja) | 1997-01-13 | 1998-07-31 | Nec Corp | 半導体装置 |
| KR0185298B1 (ko) * | 1995-12-30 | 1999-04-15 | 김주용 | 반도체 소자의 콘택홀 매립용 플러그 형성방법 |
| JP2003142589A (ja) * | 2001-11-05 | 2003-05-16 | Mitsubishi Electric Corp | 半導体装置 |
| KR20040018155A (ko) * | 2002-08-21 | 2004-03-02 | 인터내셔널 비지네스 머신즈 코포레이션 | 집적 회로 배선 구조체, 집적 회로 트랜지스터 구조체,집적 회로 및 집적 회로 구조체에 도체를 형성하는 방법 |
| JP2004128315A (ja) | 2002-10-04 | 2004-04-22 | Sanyo Electric Co Ltd | 半導体集積回路及びその配線方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278830A (ja) * | 1989-04-20 | 1990-11-15 | Fujitsu Ltd | 半導体装置の配線方法 |
| JPH05243535A (ja) * | 1992-03-03 | 1993-09-21 | Kawasaki Steel Corp | 半導体集積回路及びその設計方法 |
| US5410107A (en) * | 1993-03-01 | 1995-04-25 | The Board Of Trustees Of The University Of Arkansas | Multichip module |
| JP3168839B2 (ja) * | 1994-09-09 | 2001-05-21 | 株式会社日立製作所 | 論理エミュレーションシステム及び等価回路生成方法 |
| JP2848312B2 (ja) | 1996-01-23 | 1999-01-20 | 日本電気株式会社 | プリント配線板設計変更処理方式 |
| JP3474415B2 (ja) * | 1997-11-27 | 2003-12-08 | 株式会社東芝 | 半導体装置 |
| JP3933286B2 (ja) * | 1998-01-29 | 2007-06-20 | 富士通株式会社 | プリント配線板改造設計編集方法及びシステム |
| JP2000236063A (ja) * | 1999-02-12 | 2000-08-29 | Nec Corp | 半導体集積回路 |
| TW515073B (en) * | 1999-11-15 | 2002-12-21 | Winbond Electronics Corp | Method for generating virtual metal pattern layer |
| JP2001196372A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP3605822B2 (ja) | 2000-05-18 | 2004-12-22 | 日本電気株式会社 | プリント配線基板のジャンパ布線方法および装置 |
| JP2002197138A (ja) | 2000-12-25 | 2002-07-12 | Sony Corp | 設計回路の検証方法 |
| JP2002289815A (ja) * | 2001-03-23 | 2002-10-04 | Hitachi Ltd | 半導体記憶装置 |
| TW511246B (en) * | 2001-12-28 | 2002-11-21 | Nanya Technology Corp | Fuse structure |
| US6798039B1 (en) * | 2002-10-21 | 2004-09-28 | Integrated Device Technology, Inc. | Integrated circuit inductors having high quality factors |
-
2004
- 2004-07-14 KR KR1020040054856A patent/KR100655427B1/ko not_active IP Right Cessation
- 2004-12-22 US US11/020,702 patent/US7109585B2/en not_active Expired - Fee Related
-
2005
- 2005-06-30 JP JP2005192866A patent/JP4970749B2/ja not_active Expired - Fee Related
- 2005-07-12 DE DE102005033715A patent/DE102005033715A1/de not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0185298B1 (ko) * | 1995-12-30 | 1999-04-15 | 김주용 | 반도체 소자의 콘택홀 매립용 플러그 형성방법 |
| JPH10199882A (ja) | 1997-01-13 | 1998-07-31 | Nec Corp | 半導体装置 |
| JP2003142589A (ja) * | 2001-11-05 | 2003-05-16 | Mitsubishi Electric Corp | 半導体装置 |
| KR20040018155A (ko) * | 2002-08-21 | 2004-03-02 | 인터내셔널 비지네스 머신즈 코포레이션 | 집적 회로 배선 구조체, 집적 회로 트랜지스터 구조체,집적 회로 및 집적 회로 구조체에 도체를 형성하는 방법 |
| JP2004128315A (ja) | 2002-10-04 | 2004-04-22 | Sanyo Electric Co Ltd | 半導体集積回路及びその配線方法 |
Non-Patent Citations (1)
| Title |
|---|
| 1020040018155 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005033715A1 (de) | 2006-03-23 |
| US20060011993A1 (en) | 2006-01-19 |
| KR20060005868A (ko) | 2006-01-18 |
| JP4970749B2 (ja) | 2012-07-11 |
| JP2006032944A (ja) | 2006-02-02 |
| US7109585B2 (en) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4970749B2 (ja) | 容易に変更することができる配線構造体の設計方法 | |
| US7200831B2 (en) | Semiconductor integrated circuit wiring design method and semiconductor integrated circuit | |
| US7944732B2 (en) | Integrated capacitor with alternating layered segments | |
| US6194774B1 (en) | Inductor including bonding wires | |
| US6763511B2 (en) | Semiconductor integrated circuit having macro cells and designing method of the same | |
| US7287320B2 (en) | Method for programming a routing layout design through one via layer | |
| US6453447B1 (en) | Method for fabricating integrated circuits | |
| JP2006100826A (ja) | 集積回路の抵抗体の抵抗値を調整する構造および方法 | |
| US8212634B2 (en) | Vertical coplanar waveguide with tunable characteristic impedance design structure and method of fabricating the same | |
| KR20160105263A (ko) | 시스템 온 칩 및 이의 레이아웃 설계 방법 | |
| TW201743349A (zh) | 金屬-氧化物-金屬電容 | |
| US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
| US6624492B2 (en) | Semiconductor circuit device having gate array area and method of making thereof | |
| US20030177468A1 (en) | Method of verifying IC mask sets | |
| US20130127068A1 (en) | Semiconductor device | |
| KR100698257B1 (ko) | 집적회로 제조 방법 | |
| JP2007207933A (ja) | 半導体装置 | |
| US6404664B1 (en) | Twisted bit line structure and method for making same | |
| KR100329951B1 (ko) | 기능 매크로 및 그 설계 방법, 반도체 장치 및 그 제조 방법 | |
| JP4209577B2 (ja) | ビア形成領域決定方法 | |
| US6326695B1 (en) | Twisted bit line structures and method for making same | |
| TW202324179A (zh) | 半導體晶片及其製造方法 | |
| JP2010186941A (ja) | 半導体装置 | |
| JP2002261162A (ja) | 半導体集積回路装置、およびそのレイアウト設計方法 | |
| JP2001267502A (ja) | 半導体集積回路装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |