JP2000252328A - 集積回路パッケージ用の２つの面をもつフレキシブル回路および製造方法 - Google Patents

集積回路パッケージ用の２つの面をもつフレキシブル回路および製造方法

Info

Publication number
JP2000252328A
JP2000252328A JP2000056119A JP2000056119A JP2000252328A JP 2000252328 A JP2000252328 A JP 2000252328A JP 2000056119 A JP2000056119 A JP 2000056119A JP 2000056119 A JP2000056119 A JP 2000056119A JP 2000252328 A JP2000252328 A JP 2000252328A
Authority
JP
Japan
Prior art keywords
copper
film
metal
dielectric film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000056119A
Other languages
English (en)
Inventor
Donald C Abbott
シー、アボット ドナルド
E Kotaguno John
イー、コタグノ ジョン
M Fritsch Robert
エム、フリッツシュ ロバート
A Sabo Robert
エイ、サボ ロバート
M Sullivan Christopher
エム、サリバン クリストファー
W West David
ダブリュ、ウェスト デビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000252328A publication Critical patent/JP2000252328A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/033—Punching metal foil, e.g. solder foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0522—Using an adhesive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Abstract

(57)【要約】 【課題】 領域アレイ集積回路パッケージ用の基板とし
て特に有益な、２つの面をもつ電気的な相互接続フレキ
シブル回路を提供すること。 【解決手段】 第１面上の相互接続パターンを有する回
路および第２面上の半田ボール・コンタクト・パッド
が、金属マトリックスからエッチングされ、盛り上がっ
たスタッドのアレイとして形成される中実銅バイアによ
って相互接続される。リールからリールへの形態におい
て、エッチングされる金属マトリックスは、フィルムの
１つの面に接着されて、半田ボール・コンタクト・パッ
ド用のベース金属を形成する。スタッドを備えたマトリ
ックスは、反対の面上に銅層を備える誘電体フィルムを
通して押圧され、それによって自己整合した中実銅バイ
アを備えるフレックス回路用の中間構造を、一つのステ
ップのプロセスで形成する。双方の面を銅の層でメッキ
することによってコンタクトは補強され、また回路パタ
ーニングの仕上げには通常のプロセスが用いられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般には、フレキ
シブル回路に関し、より詳しくは、集積回路パッケージ
の相互接続用のフレキシブル回路を製作する方法に関す
る。
【０００２】
【関連技術】より安価で、より高速でかつより低消費電
力の集積回路を求める要求が増大するにつれ、回路板レ
ベルでのパッキング密度も増大しなければならない。ト
ランジスタのおよび半導体装置を集積する電気的な相互
接続の大きさを最小限化しようとする要求を満たすため
に、技術が一貫して発展しているのみならず、パッキン
グ技術もまた進んできていて、結果として、電気的かつ
熱的な性能が改良されたより小さな集積回路パッケージ
が生み出されている。
【０００３】ボール・グリッド・アレイ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ）（ＢＧＡ）および多くのチップ・
スケール・パッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃ
ｋａｇｅｓ）（ＣＳＰ）は、パッケージの領域内に限ら
れた半田ボールのアレイを用いて、外部の回路基板に組
み立てられる集積回路パッケージである。半田ボールが
電気的に外部の回路基板に接続され、そしてチップへの
外部の接続は、パッケージ基板における導電性バイア
（ｃｏｎｄｕｃｔｉｖｅ ｖｉａｓ）および導電体トレ
ース（ｃｏｎｄｕｃｔｏｒ ｔｒａｃｅｓ）を通してな
される。領域アレイ・パッケージ（ａｒｅａ ａｒｒａ
ｙ ｐａｃｋａｇｅ）の例が図１ａに示されており、ま
た図１ｂに例示されるリードのあるパッケージと比較さ
れている。領域アレイ・パッケージでは、図１ａに表さ
れるＣＳＰのように、半田ボールの外部コンタクト１０
１が、図１ｂにおけるリードのあるパッケージの突き出
しているリード１２１を除去しており、それによって回
路基板のスペースをより必要としないよりコンパクトな
パッケージを提供している。印刷回路基板１０２は、ダ
イ（ｄｉｅ）を支持しており、そしてダイと外部コンタ
クトの半田ボールとの間の電気的な相互接続を提供して
いる。印刷回路基板は、図１ｂにおけるリードのあるパ
ッケージのダイ支持パッド１２２および内部のリード・
フレーム１２３に取って代わっており、チップと外部の
回路板との間のより短い相互接続の、より低いインダク
タンスによって性能が改善されるのを可能としている。
印刷回路基板のさらなる利点は、多重の共通電力および
／または接地面を基板に組み込むことによって達成され
る。
【０００４】集積回路チップ１０４が、ワイヤー・ボン
ディングかまたはフリップ・チップ１０３の接続かによ
って、基板上の相互接続回路に電気的に接続されてい
る。典型的な基板は、剛体の印刷配線板構造のものであ
り、またはより進んだ小型でより接近した間隔の回路の
ために、補強のないフレックス回路が相互接続を提供し
ている。基板のチップ側の面の印刷回路１０５と外部接
続の半田ボールとの間の電気的な接続は、典型的には、
導電性バイア１０６によって基板を経て実現される。
【０００５】印刷回路は、典型的には、回路パターンお
よび導電体経路の拡大縮尺のアートワーク・マスター
（ａｒｔｗｏｒｋ ｍａｓｔｅｒ：基本図形）によって
準備することで製作され、そして続いてその拡大縮尺さ
れたアートワーク・マスターが写真撮影技術で所望のサ
イズに縮小される。フォトレジスト材料の塗布のために
その縮小された回路パターンにしたがってスクリーンお
よびマスクが製作される。エッチング、スクリーニン
グ、メッキ（ｐｌａｔｉｎｇ）、積層（ｌａｍｉｎａｔ
ｉｎｇ）、真空蒸着、バイア・ホール形成および保護膜
塗装（ｐｒｏｔｅｃｔｉｖｅ ｃｏａｔｉｎｇ ａｐｐ
ｌｉｃａｔｉｏｎ）を含むプロセスが用いられて、補強
された印刷回路および補強のないフレキシブル回路の双
方が製作される。
【０００６】フレックス回路上の領域アレイ・パッケー
ジ用基板は、最も一般的には、リール（ｒｅｅｌ）状ま
たはシート状の誘電体ポリマー・ベース・フィルム上に
製作される。誘電体フィルムの両面には、銅金属が、薄
いフォイルをベース・フィルムを張り付けることによっ
てか、またはその金属の蒸着そしてそれに続いて必要な
導電体の厚さまでのメッキを行うことにより施される。
相互接続トレースおよびコンタクト・パッドがパターン
形成され、金属においてエッチングされる。基板のいず
れかの面上の導電体およびコンタクトを電気的に相互接
続するために、いくつかの技術が知られている。バイア
は、典型的には、機械的な打ち抜きまたはレーザー除去
（ｌａｓｅｒ ａｂｌａｔｉｏｎ）によって形成され、
またバイアは、メッキ、フィルムの金属化の間の金属蒸
着、または導電ペーストでの埋め込みによって導電体で
埋め込まれる。回路の製作の仕上げには、環境からの保
護のためにそして半田コンタクトを補強するために、導
電体の上からニッケルの層および金の薄膜をメッキする
ことが含まれている。半田される表面上の回路には、半
田の逃げを制御するために半田マスク・コーティングが
施される。
【０００７】これらの製作技術の全てには、複数のメッ
キおよびエッチング・ステップが要求される。一度に一
つのバイアが形成されるレーザー除去の場合には、その
工程は繰り返し行われて時間を費やすものである。さら
には、導電性バイアを作る現存する技術は、スルー・ホ
ールを一定して導電性とするのに、かつ上面と下面の回
路をバイアで整合させるのに困難を被っている。導電体
と基板との間の膨張のミスマッチによる熱による偏位
（ｅｘｃｕｒｓｉｏｎｓ）の間の薄い導電体壁における
分離から、蒸着による不完全な被覆（ｃｏａｔｉｎｇ：
コーティング）から、回路の両面からのメッキの間にバ
イアにおいて捕獲された空気ポケットから、薄い導電体
の疲労破断から、埋め込み材料の限界導電性（ｍａｒｇ
ｉｎａｌｃｏｎｄｕｃｔｉｖｉｔｙ）から、および／ま
たは回路とバイアの整合不良による限界コンタクトか
ら、結果として、電気的な開放かまたは時々の接触とし
てバイア導電性破断が発生する。
【０００８】したがって、集積回路領域アレイ・パッケ
ージのために信頼できるフレキシブル回路基板、および
現在のプロセスについて特定される信頼性の問題なくし
て大量の生産を可能とし、また費用のかかる蒸着または
多重のレーザー穿孔の必要を除去する製造方法を提供す
ることが望ましい。
【０００９】
【発明が解決しようとする課題とそのための手段】本発
明の主要な目的は、集積回路チップを外部の回路に相互
接続することを可能とする、信頼できる２つの面をもつ
電気相互接続フレキシブル回路、およびそのフレックス
回路を製造する方法を提供することである。本発明の好
ましい実施例は、チップ端子間のおよびチップ端子から
誘電体フィルムを経て導電性バイアへの相互接続を可能
とするフレキシブル誘電体フィルムの第１の面上の導電
体パターンを含む領域アレイ・パッケージ用のフレキシ
ブル回路基板を提供する。それにはさらに、外部コンタ
クトのための半田ボールの第２のレベルの相互接続への
付着のための複数のコンタクト・パッドが第２の表面上
に含まれ、また２つの面の導電体は、信頼できる中実
（ｓｏｌｉｄ）金属導電性バイアによって相互接続され
る。そのユニークな導電性バイアは、好ましくは銅から
なる金属マトリックス（ｍｅｔａｌ ｍａｔｒｉｘ）か
らエッチングされる金属スタッド（ｓｔｕｄｓ）からな
り、またそのスタッドは、誘電体フィルムを通して圧縮
されるとき誘電体の第１の表面の導電性材料と接触す
る。盛り上がったスタッドを備える銅マトリックスは、
誘電体フィルムの第２の面に付着され、そしてマトリッ
クスの盛り上がっていない部分には、前もってパターン
の形成された半田ボール・コンタクト・パッドが備えら
れる。
【００１０】したがって、本発明のフレックス回路に
は、金属マトリックスからエッチングされる複数のスタ
ッドが含まれており、それでもってバイア用に開口を打
ち抜くためのかつ同時にバイアを埋め込むための双方の
ツール（ｔｏｏｌ：押し型）としての役割を果たす。金
属マトリックスの盛り上がっていないフィルム部分に
は、続いてパターンが形成されて半田ボール・コンタク
トを形成するベース金属が備わっており、そしてこうし
てフィルムとスタッドが完成されたフレックス回路の一
部となる。
【００１１】本発明のさらなる目的は、フレキシブル回
路を使用するためのおよびそれに含まれるための先駆と
なる浮き出し加工用ツール、およびそのツールを製造す
る方法を提供することである。浮き出し加工用ツール
は、フレキシブル回路における導電性バイアのパターン
に対応する盛り上がったスタッドを形成するようエッチ
ングされる銅マトリックスからなる。エッチングされ
た、銅浮き出し加工用ツールのスタッドは、ベースの誘
電体フィルムに接着され、そして流圧力が印可されると
き、フィルムに複数の円筒状の開口を打ち抜きかつ同時
にその開口を埋め込む。誘電体を通して押圧されると
き、スタッドは反対側面の導電体に、誘電体を通して中
実導電性バイアとして接触する。
【００１２】フレックス・フィルム用の中間ベース構造
の製作を完了するために、さらなる銅が両面上に電気メ
ッキされて、導電体の厚さが増大し、および中実Ｃｕバ
イアと第１の面の銅フィルムとの間の接続を密閉し、そ
れによって強い電気的コンタクトを確実なものとする。
その結果、両面上の銅が写真技術パターン形成されてエ
ッチングされ、相互接続およびバンプ半田パッドが備え
られる。いずれかの側のパターンがバイアと整合され
て、それによってフィルムの反対の側のパターンを整合
することと結びついた問題を除去している。
【００１３】本発明のさらなる目的は、高い歩留まり、
低いコストを有し、大量生産に馴染み易いフレックス回
路基板を製作する方法を提供することである。エッチン
グされる金属マトリックスに加えて、エッチングされる
スタッドに正確にマッチされるダイ・セットによって、
フィルムにバイアのための開口を打ち抜くことが容易と
なる。リールからリールへの加工と搬送が、基板の製作
には好ましい技術であって、それは続いて、同じ形態を
用いてパッケージへと組み立てられるであろう。しかし
ながら、そのプロセスはこの技術に限定されるものでは
なく、また特定のフレックス回路に応用されるもの（ア
プリケーション）でもない。
【００１４】代わりの実施例において、金属浮き出し加
工用ツールは、選択的に盛り上がった領域において銅の
薄膜で被覆され、そしてそれは浮き出し加工と同時に温
度および圧力のもとで誘電体フィルムに接着する。浮き
出し加工用ツールが取り除かれ、凹んだ相互接続パター
ン、コンタクト・パッドおよび／または銅で被覆された
バイアが残される。露呈される銅はそれに続いて銅でメ
ッキされる。このプロセスは、フレックス回路の製造に
おいて、半田ボール・コンタクト表面上の半田マスクの
必要性と同様に、パターニングおよびエッチングを除去
する。
【００１５】
【実施例】本発明の好ましい実施例により、集積パッケ
ージ基板として使用する２つの面をもつフレキシブル相
互接続回路２００が、図２ａに断面図で示されている。
フレックス回路には、チップ端子パッドから導電性バイ
ア２０３への相互接続トレース２０２を備える第１の面
２０１ａ上にパターンを形成されたフレキシブル・ポリ
マーのベース誘電体フィルム２０１が含まれており、そ
れによって、誘電体フィルムの第２の面２０１ｂ上の半
田バンプ・コンタクト・パッド２０４への電気的コンタ
クトが備わる。
【００１６】フレックス回路パッケージ基板用の半田ボ
ール・コンタクト・パッド２０４の典型的なパターン
が、図２ｂに示されている。誘電体フィルムの第２の面
２０１ｂ上のパッド２０４は、印刷配線板またはその他
の第２のレベルの相互接続に整合されそしてそれへのコ
ンタクトを半田ボール（図示されていない）によって作
られるのを可能とするパターンに配置されている。図２
ａおよび図２ｂの双方に示されているとおり、コンタク
ト・パッド２０４は、金属トレース（ｍｅｔａｌｔｒａ
ｃｅｓ）２０５によって導電性バイア２０３に、または
導電性バイアと一致してそれと重なるパッドに相互接続
される。
【００１７】図２ｃは、フレックス回路の第１の面２０
１ａ上の代表的な相互接続パターンの断片を提供する。
ボンド・ワイヤー用のまたはチップからのフリップ・チ
ップ・バンプ用の複数のコンタクト・パッド２１１が、
導電体トレース２１０によって、パッド２１１からバイ
ア２０３へ、および／またはチップによる多重コンタク
トを有する電源または接地バス（ｂｕｓ）用のようなチ
ップ・コンタクト・パッド間で共用されるトレース２１
２に相互接続される。
【００１８】複数の中実金属導電性バイア２０３は、誘
電体フィルム各面のパターンが形成された導電体を電気
的に接続する。本発明の好ましい実施例の導電性バイア
は、金属マトリックスからエッチングされる金属のスタ
ッドからなる。スタッドは、フレックス回路の第２の面
２０１ａの金属マトリックスの盛り上がっていない部分
に付着される。誘電体フレックス・フィルムに接着され
る金属フィルム・マトリックスには、半田ボール・コン
タクト・パッド２０４のベース金属（ｂａｓｅｍｅｔａ
ｌ）が備えられる。エッチングされたスタッドを備える
金属マトリックスは銅からなる。
【００１９】エッチングされた金属スタッド２０３は、
誘電体フィルムの第１の面２０１ｂの相互接続パターン
２０２に接触し、そして誘電体フィルム２１０の第２の
面２０１ａの半田ボール・コンタクト・パッド２０４の
ベース銅金属に密接に付着されており、それによって中
実の金属導電体バイア２０３を形成している。誘電体フ
ィルムの双方の面の導電体パターンへの銅スタッド・コ
ンタクトの信頼性は、接点（ｉｎｔｅｒｆａｃｅｓ）で
のいかなる中空（ｖｏｉｄｓ）をも埋め込むためのメッ
キされた銅２０６の層によって確実なものとされてい
る。
【００２０】この発明のデバイスでは、盛り上がったス
タッドを備える金属マトリックスが、誘電体フィルムの
第２の面の半田ボール・パッドの一部であることが記述
されている。代わりの実施例においては、それらの面が
反対のものとされて、スタッドを備える金属マトリック
スが、誘電体フィルムの相互接続パターンまたは第１の
面のベース金属層を形成しており、そして銅のスタッド
が、第２の面の半田ボール・コンタクト・パッドと噛み
合っている。
【００２１】フレックス回路基板の相互接続回路にはさ
らに、環境からの保護およびボンディングのできる表面
を備えるために、露呈された銅パターンの上からのニッ
ケルおよび金の薄膜が含まれている。半田マスクが、第
２の面の半田ボール・パッドを取り囲んで、フレックス
回路のパターン形成された領域を仕上げている。
【００２２】好ましい実施例は、集積回路基板用の主要
な構成部品および相互接続を構成するフレキシブル回路
として記述されているが、しかしそれは、このアプリケ
ーションに限定されるものではなく、２つの面の相互接
続を有するフレキシブル回路をカバーすることを意図し
ている。
【００２３】ここで、フレックス・フィルム基板の２つ
の面の回路を電気的に相互接続する役割を果たす、金属
マトリックスのエッチングされたスタッドからなる複数
の導電性バイアを有する、本発明のフレックス回路を製
作する方法に移る。特定のフレックス回路用のバイアの
パターンに対応する盛り上がったスタッドを有する金属
マトリックスを製作することが必要である。盛り上がっ
たスタッドを備えるマトリックスは、バイアのための開
口を打ち抜き、バイアをスタッドで埋め込み、そして誘
電体フィルムの第２の面の半田ボール・コンタクト用の
ベース金属を備えさせるために用いられるツールを構成
する。
【００２４】図３ａから図３ｄは、後に続いてフレック
ス回路を製作するのに用いられる金属マトリックス・ツ
ールを形成するためのプロセス・ステップの断面図を図
示する。好ましくは、銅からなり、厚さが０．００３か
ら０．００６インチの範囲にある導電性金属３０１のス
トリップ（ｓｔｒｉｐ）は、図３ａに示されるように、
双方の主要な面のフォトレジスト３１０で被覆されてい
る。写真画像の取られた複数のバイア・サイト（ｖｉａ
ｓｉｔｅｓ）３０２が、通常のやり方で第１の面３０
１ａ上で現像され、すなわち、アートワークがフォトレ
ジストの上から配置され、そしてフォトレジストは高光
度のＵＶ光源を用いて露光される。図３ｂに示されるよ
うに、第１の面３０１ａ上の写真画像の取られたバイア
・サイト３０２は、フォトレジスト３１０によって保護
されており、そして露呈された金属は、商業的に利用で
きるアンモニア性の銅エッチャント（ｅｔｃｈａｎｔ）
を用いて、図３ｃにおいて部分的にエッチングされる。
そして商業的に利用できるストリッピング溶液（ｓｔｒ
ｉｐｐｉｎｇ ｓｏｌｕｔｉｏｎ）を用いてフォトレジ
ストが取り除かれ、図３ｄに示されるように、エッチン
グされた複数のスタッド３１５を備える銅フィルム３１
１を残し、ここで横断（ｔｒａｎｓｖｅｒｓｅ）スタッ
ド３１５は、フレックス回路基板用のバイア・パターン
に対応している。エッチングの後の金属マトリックス
は、エッチングされた領域３１１における厚さが０．０
００７５から０．００１５インチの範囲にあり、また、
保護された領域においては０．００３から０．００６イ
ンチの範囲にある。エッチングされていない盛り上がっ
た金属の領域が、フレックス回路製作におけるスタッド
３１５として用いられる。スタッドの高さは、フレック
ス回路基板の厚さの関数として選択され、すなわちスタ
ッドは、フレックス・フィルムを完全に貫通するのに充
分な高さのものでなければならない。
【００２５】浮き出し加工用ツールのためのフォトマス
クの反転した画像が、バイアに正確にマッチするダイ・
プレート（ｄｉｅ ｐｌａｔｅ）を製作するのに用いら
れる。ダイ・プレートには、打ち抜き操作からの残留物
が押し出される開口が備えられ、これは、機械化という
主題のもとで後で記述される。
【００２６】図４ａから図４ｄは、図３ａから図３ｄに
おいて製作されるエッチングされた金属マトリックス３
０５を用いて、フレックス回路用の中実バイアを形成す
るステップを例示する。図４ａにおいて、第１の面４０
４に付着されるパターンを形成されていない銅層４０３
を有する厚さ０．００３から０．００６インチの範囲の
ポリイミド・ポリマーのような商業的に利用できる誘電
体フィルム４０２が、本発明のフレックス回路用のベー
ス材料である。銅層は、厚さが０．０００５から０．０
０１５インチの範囲にある。誘電体フィルムの第２の主
要面４０６は、清浄され、熱で活性化する接着材料４１
６を備える。
【００２７】図４ｂにおいて、エッチングされたスタッ
ド３１５を備える銅マトリックス３１１は、誘電体フィ
ルム４０２の、接着剤が被覆された第２の面４０６上に
位置付けられる。銅フィルム・マトリックスおよびスタ
ッドは、スタッド３１５の高さが、銅フィルム４０３が
結合されている誘電体フィルム４０２の厚さに等しいか
それよりも大きなものとなるように選択されている。
【００２８】図４ｃにおいて、図４ｂからの組立体（ａ
ｓｓｅｍｂｌａｇｅ）は、流体プレス中に位置付けられ
ており、そして矢印４２０で指示されるような圧力が、
前記組立体に印可されており、それによって、中実の銅
スタッド３１５は、誘電体フィルム４０２および結合さ
れた銅層４０３に複数の円筒状の開口を押し開ける。ス
タッドによってフィルムから押し出される材料は、圧縮
された誘電体層４０２ｂおよび銅４０３ｂとして表され
る。
【００２９】打ち抜きと同時に銅スタッド３１５によっ
て開口が埋め込まれ、誘電体フィルム４０２に複数の中
実銅バイアを形成する。同じプロセス内で、銅マトリッ
クス・フィルム３１１は、誘電体フィルムの第２の面４
０６の接着材料４１６と接触する。図４ｄにおいて、組
立体は、加熱したプレスを通過して、銅マトリックス３
１１の、接着剤４１６で被覆された誘電体フィルムの第
２の表面４０６への接着を確実なものとする。
【００３０】フィルム・マトリックス３１１の反対の側
のスタッドの銅スタッド３１５の垂直面は、誘電体の第
１の面の銅層４０３と接触して終端する。銅スタッド３
１５と銅層４０３は、圧入され（ｐｒｅｓｓ ｆｉｔ）
て、フレックス・フィルムの第２の面上の元のままの中
実な銅層４０８を形成する。
【００３１】図５ａにおいて、一つの表面に銅層４０８
と銅マトリックス・フィルム４０３を備え、かつ反対の
面に銅マトリックス３１１を備えるフレックス・フィル
ム４０２が、メッキされた銅５０９の薄膜が露呈された
銅層の上から堆積される銅電気メッキ・ステップを通過
する。メッキされた銅５０９は、信頼できる銅の層を確
実なものとし、層の加工または接続（ｍａｔｉｎｇ）か
らのいかなる欠陥をも埋め込む。清浄、表面活性化、メ
ッキ、水洗（ｒｉｎｓｉｎｇ）および乾燥という通常の
電気メッキ・プロセスが用いられて、銅層５０９を現存
する銅層上にメッキする。これらのステップは、フレッ
クス回路用の中間ベース構造を形成しており、中実金属
バイアを両面の銅層に付着させている。
【００３２】図４ａから図４ｄに図示されているプロセ
ス・ステップの結果、ボール・グリッド・アレイまたは
チップ・スケール・パッケージの基板用の集積回路パッ
ケージの回路パターンを通るバイア導電体経路に対応す
る、複数の中実金属で埋め込まれたアレイ状の導電性バ
イアを含む銅張（ｃｏｐｐｅｒ ｃｌａｄ）フレキシブ
ル誘電体フィルムが生じる。さらなる銅メッキ層５０９
によって、均一で中空のない銅表面が確実なものとな
る。エッチングされた金属マトリックスからの簡単な単
一ステップの打ち抜きおよび埋め込みバイアが、現存す
る技術である費用のかかる多重ステップのレーザー除
去、清浄、金属蒸着およびメッキでの埋め込みに取って
替わっており、かつさらに導電体表面間の頑強な自己整
合した接続を結果として生み出している。
【００３３】図５ｂから図５ｄは、第１の面上に銅層４
０８／５０９をかつ第２の面上に層３１１／５０９を備
え、かつ図４ａから図４ｄにおいて作り出されたような
導電性バイア３１５を備えた誘電体フィルム４０２を用
いて、フレックス回路基板の製作を仕上げるためのほぼ
通常のステップを図示している。図５ｂにおいて、通常
のプロセスが用いられて、バイアが埋め込まれたフィル
ムの第１の面に感光フィルム５１５を積層し、そしてバ
イアに回路相互接続フォトマスクが整合されて強いＵＶ
光源によって露光される。第２の面に第２のフォトレジ
スト層５１６が積層されて、半田ボール・コンタクト・
パッド用の写真パターンが、バイアに整合されて露光さ
れる。双方の側のフォトレジスト・パターンが現像さ
れ、そして露呈された銅フィルムが、銅エッチングの間
に、回路パターン５０２、半田ボール・パッド５０４お
よび下にあるバイア３１５の銅を保護するためのパター
ンが形成されたフォトレジストを用いてエッチングさ
れ、図５ｃにおいて示されるような基板パターンを形成
する。
【００３４】フォトレジストは、通常のストリッピング
方法によって取り除かれ、図５ｄにおいて、金属のパタ
ーンが形成された表面が、環境的および化学的浸食（ａ
ｔｔａｃｋ）に対して保護するために、最初にニッケル
５１２でそして金５１３でメッキされる。金属パッドの
各々を取り囲む半田ボール・コンタクト・パッドの表面
に半田マスク５１４が施される。
【００３５】パターンの形成された銅回路の上に横たわ
る金属化を仕上げるために要求されるプロセスおよび材
料は、表面がパターン形成され、それに続いて双方の面
でそのパターンに整合されて接続されなければならない
バイアが形成されるというある現存する技術とは反対
に、パターンの整合が特に埋め込まれたバイアに対して
のものであることを除いて、フレックス回路の形成に用
いられる典型的なものである。
【００３６】集積回路領域アレイ・パッケージの基板と
して用いられるフレキシブル回路を製作するための機械
化は、リールからリールへのフィルム搬送に良く適合さ
れる。適切なフィルム幅は、エンド・ユーザーの搬送装
置によって要請されるとおり、単一のまたは複数のパッ
ケージ用に選択される。フレックス回路用の中間構造を
形成する連続する加工には、以下のステップが含まれて
いる。すなわち、エッチングされたスタッドを有する金
属マトリックスの、誘電体フィルムおよび特にバイアに
整合される開口を有するダイ・プレートへの整合と、マ
トリックスおよびフィルムの圧縮と、マトリックスを熱
感応性接着剤に接着するための加熱および銅で被覆され
る構造のメッキである。さらに、回路にパターン形成す
る続いての加工には、フォトリソグラフィ、銅のエッチ
ングおよびパターンの無電界メッキなるステップが含ま
れている。
【００３７】図６は、スタッド３１５に正確にマッチさ
れているダイ・プレート６１０が、より大きな開口を有
し、かつより硬い材料から構成されて圧力を繰り返して
印可することに耐えるものとした、第２のダイ・プレー
ト６２０の頂上に位置付けられる組立体の概略図を提供
する。その型押し（ｔｏｏｌｉｎｇ）組立体は、流体プ
レス内に収容される。銅スタッドおよび表面を備える誘
電体フィルムは、ダイ・プレスの頂上に位置付けられ、
スタッド３１５が第１のダイ・プレート６１０に整合さ
れ、そして圧力が印可される。圧力が印可されるとき、
誘電体フィルム４０２の開口および銅層４０３が、ダイ
・プレートにおける開口を通して浮き出し加工されたス
タッド３１５によって打ち抜かれ、その一方でフィルム
構造は、ダイ・プレート６１０および６２０によって支
持される。フィルムにおける開口の形成からの残留物
は、ポイント６２１でのより大きな開口を通して吐き出
される。
【００３８】金属マトリックスの組み付けられたフィル
ムが、続いて中実プレートを有するプレスにおけるある
位置に搬送され、そこでフィルム組立体は加熱圧縮さ
れ、図４ｄに示されるように、第２の表面の銅フィルム
に対し、かつ誘電体フィルムの壁に対し、銅スタッドが
圧入されることが可能とされる。リールからリールへの
機械化によって、フレックス回路の生産に要求されるよ
うなフォトリソグラフィ、エッチングおよびメッキ・プ
ロセスが容易となる。
【００３９】浮き出し加工用ツールを用いてのフレック
ス回路パッケージ基板の導電体パターンおよびバイアを
製作する代わりの技術には、以下のステップが含まれて
いる。電鋳法（ｅｌｅｃｔｒｏｆｏｒｍｉｎｇ）または
エッチングのような周知の技術から製作される浮き出し
加工されたスタッドおよび／または導電体パターンで金
属マトリックスを固定する、盛り上がった領域を緩く保
持された銅の薄膜で被覆する、熱および圧力を用いて銅
フィルムを誘電体フィルムへと転写する（ｔｒａｎｓｆ
ｅｒｒｉｎｇ）、マトリックスを物理的に取り除く、そ
してそれに続いて適当な厚さの銅を銅の薄膜の上からメ
ッキする。そのプロセスは、前もって形成されたバイア
に整合される半田ボール・コンタクト・パッドのパター
ンを有する第２の面で繰り返される。浮き出し加工され
たフィルムは、転写された金属をシード（ｓｅｅｄ）層
として用いて両側から銅でメッキしている。
【００４０】第１面用のツールの概略図が、図７に与え
られている。図７において、導電体パターン７０１、バ
イア打ち抜き７０２およびパッド・サイト７０３用の盛
り上がった領域は、銅の薄層で被覆されている。浮き出
し加工用ツールのベース材料７００は、金属のフィルム
である。同様のやり方で、フレックス回路の第２の面用
の浮き出し加工用ツールには、盛り上がった半田ボール
・コンタクト・パッド、バイアへの相互接続、および銅
の薄膜で被覆されたバイアが含まれている。
【００４１】ツール上の熱可塑性接着剤に接着して懸濁
している銅粉から、または鉄からなる浮き出し加工用ツ
ールを用いて銅が望ましくない領域を永遠にマスクし、
そして盛り上がった部分への銅のフィルムをメッキする
ことによって、ツールの盛り上がった部分７０１、７０
２および７０３に銅フィルムが選択的に施される。
【００４２】図８は、凹んだ半田ボール・コンタクト・
パッド８０４およびいくつかのバイア８０６への相互接
続８０５を備え、誘電体フィルムを浮き出し加工し、窪
みを緩く保持された銅の薄膜で被覆し、そしてそれに続
いて「シード銅」上に銅をメッキすることから結果とし
て得られるフレックス回路８００の誘電体の第２の表面
を表している。誘電体は、コンタクト・パッド間の半田
マスクの目的を果たし、かつこの材料の必要性を除去す
る。
【００４３】同様の機械化によって、前述の好ましい実
施例のようなこの転写方法のための浮き出し加工プロセ
ス、すなわち、浮き出し加工手順をもたらす加熱プレス
でのリールからリールへの加工が、容易となる。
【００４４】浮き出し加工および転写方法の利点は、フ
レックス回路プロセスそれ自体においてエッチングまた
はフォトリソグラフィが必要とされず、かつ導電体およ
びコンタクト・パッドが誘電体フィルムの中に引込めら
れることである。
【００４５】本発明は、好ましい実施例と関係して記述
されている一方で、説明されている特定の形態に範囲を
限定することを意図するものではなく、その反対に、代
替、変形および等価のものを、本発明の精神内におよび
添付された項によって定義されるような本発明の範囲内
に含まれても良いものとしてカバーすることが意図され
ている。
【００４６】以上の説明に関してさらに以下の項を開示
する。 （１）集積回路チップを外部の回路に相互接続すること
を可能とする、２つの面をもつ電気的相互接続フレキシ
ブル回路であって、フレキシブルなポリマー材料のベー
ス誘電体フィルムと、チップ端子からの相互接続用の、
前記パッド間の相互接続用の、および前記パッドから前
記フィルムを経て導電体ワイヤへの、複数のコンタクト
・パッドを有する誘電体フィルムの第１の面上の導電体
パターンと、エッチングされた金属フィルム・マトリッ
クスからパターン形成される誘電体フィルムの第２の面
上の複数の半田ボール・コンタクト・パッドと、前記金
属マトリックスからエッチングされる金属スタッドから
なり、前記誘電体フィルムの第１の面上の導電体を第２
の面上のそれらに相互接続する複数の導電性バイアとを
含む前記フレキシブル回路。 （２）エッチングされたスタッドを備える金属マトリッ
クスが銅からなる第１項記載のフレキシブル回路。 （３）金属マトリックスから外にめくり返された（ｅｖ
ｅｒｔｅｄ）エッチングされたスタッドが、前記誘電体
フィルムにおける導電性バイアに対応する開口のパター
ンを打ち抜くためのツールを構成する第１項記載のフレ
キシブル回路。 （４）領域アレイ集積回路パッケージの基板のための相
互接続回路が備えられる第１項記載のフレキシブル回
路。 （５）相互接続パターンおよび半田ボール・コンタクト
・パッドの上から堆積されるメッキされた銅層をさらに
含む第１項記載のフレキシブル回路。 （６）導電体パターンおよび半田ボール・コンタクト・
パッドの上からメッキされたニッケルおよび金の層をさ
らに含む第５項記載のフレキシブル回路。 （７）スプロケット（ｓｐｒｏｃｋｅｔ）搬送機構に対
応するフィルム端に平行な複数の開口をさらに含む第１
項記載のフレキシブル回路。 （８）前記ベース誘電体フィルムが、厚さが０．００３
から０．００６インチの範囲のポリイミド・ポリマーか
らなる第１項記載のフレキシブル回路。
【００４７】（９）集積回路チップを外部の回路へと相
互接続することを可能とする、領域アレイ集積回路パッ
ケージ用の、２つの面をもつ電気的相互接続フレキシブ
ル回路基板であって、厚さが０．００３から０．００６
インチの範囲にあるフレキシブル・ポリマーの材料のベ
ース誘電体フィルムと、複数のコンタクト・パッドを有
する誘電体フィルムの第１の面の銅からなる、チップ端
子からの相互接続用の、前記パッド間での相互接続用
の、および前記パッドから前記フィルムを通して導電体
バイアへの、導電体パターンと、エッチングされた金属
マトリックスからパターン形成される誘電体フィルムの
第２の面上の複数の半田ボール・コンタクト・パッド
と、前記誘電体フィルムの第１の面上の導電体を第２の
面上のそれらに相互接続し、かつ導電性バイアのパター
ンに開口を打ち抜くためのツールを構成する前記金属マ
トリックスからエッチングされる銅からなる金属スタッ
ドで埋め込まれる複数の中実導電性バイアと、前記相互
接続パターンおよび半田ボール・コンタクトの上から堆
積されるメッキされた銅の層およびそのメッキされた銅
の上からのニッケルおよび金の層とを含む前記フレキシ
ブル回路基板。 （１０）複数の横断スタッドを有する銅フィルムからな
る金属マトリックス浮き出し加工用ツール。 （１１）前記スタッドが、誘電体フィルムにおける開口
を形成するための打ち抜きツールである第１０項におい
てのデバイス。 （１２）前記スタッドが、フレキシブル回路用の誘電体
フィルムに高さが等しいかそれよりもわずかに大きいも
のである第１１項においてのデバイス。 （１３）浮き出し加工用ツール上の各スタッドが、バイ
アを打ち抜いて同時に埋め込ませるように適合される第
１２項においてのデバイス。 （１４）誘電体フィルムに接着されかつスタッドに付着
されるマトリックスの盛り上がっていない部分が、フレ
キシブル回路用の複数の半田ボール・コンタクト・パッ
ドのベース金属を構成する第１０項においてのデバイ
ス。 （１５）ａ．厚さが０．００３から０．００６インチの
範囲にある銅からなる金属マトリックスの各主要面上に
フォトレジストを積層する、 ｂ．フレキシブル回路における導電性バイアに対応する
フォトマスク・パターンを第１の面に整合し、強いＵＶ
ランプで双方の面を露光し、かつ露光されなかったレジ
ストを現像する、 ｃ．エッチングされる領域において約０．０００５から
０．００１５インチの厚さに、露光された銅をエッチン
グする というステップを含む第１２項に記載の金属マトリック
ス浮き出し加工用ツールを製造する方法。
【００４８】（１６）フレックス回路用の中間ベース構
造を製造する方法であって、ａ．第１０項に記載の金属
マトリックス浮き出し加工用ツールを第２の面に接着す
ることによって第１の面上に銅の層を有するフレキシブ
ル・ベース・ポリマー・フィルムにおいての導電性バイ
アのパターンに対応する複数の開口を形成する、 ｂ．そのツールのスタッドが、銅で被覆されたポリマー
・フィルムを貫通して打ち抜くように、前記金属マトリ
ックスに力を印可し、それによってスタッドで埋め込ま
れた複数のバイアを作り出して、かつそのフィルム・マ
トリックスをフレックス・フィルムの第２の面に付着す
る、 ｃ．銅張フレックス・フィルムの双方の面上に銅の薄膜
を電気メッキするというステップを含む前記方法。 （１７）金属マトリックスからエッチングされるスタッ
ドを用いて、フレックス回路フィルムに開口を打ち抜く
ことを容易とするための、前記スタッドに正確にマッチ
する開口を有する厚さが０．００４から０．０１０イン
チの範囲にある比較的薄い金属プレート、およびより大
きな開口を有する比較的厚いプレートを含むダイ・プレ
ート機構。 （１８）フレキシブル・ベース・ポリマー上にフレック
ス回路を製造する方法であって、 ａ．導電体のパターンを有する浮き出し加工用ツール
と、回路デザインに対応するバイアとを重ね合わせ、こ
こで前記盛り上がった領域は、銅からなる金属の薄い層
で被覆されているものとする、 ｂ．熱および圧力を印可してフィルムを浮き出し加工
し、また同時に前記薄い金属層を浮き出し加工用ツール
から誘電体フィルムへと転写する、 ｃ．浮き出し加工用ツールを取り除く、 ｄ．フレックス回路の第２の面のパターンに対応するパ
ターンを浮き出し加工し、そして同時に金属の薄い層を
浮き出し加工されたパターンへと転写する、 ｅ．浮き出し加工用ツールを物理的に取り除く、 ｆ．フィルムの双方の面上のバイアおよび導電体パター
ンを埋め込むために銅の層をメッキする、 ｇ．露光された銅パターンの上にニッケルおよび金の層
をメッキする、 ｈ．半田ボール・コンタクト・パッドを取り囲むフィル
ムの表面に半田マスクを施す、というステップを含む前
記方法。 （１９）緩やかに保持された銅の薄い層が、前記ツール
の盛り上がった領域上に、その盛り上がった領域を熱可
塑性接着剤で処理しかつ銅粉の懸濁にさらすことによっ
て選択的に被覆される第１８項においての浮き出し加工
用ツールを作る方法。 （２０）緩やかに保持される銅の薄い層が、前記ツール
の盛り上がった領域上に選択的にメッキされる第１８項
においての浮き出し加工用ツール。
【００４９】（２１）領域アレイ集積回路パッケージ用
の基板として特に有益な、２つの面をもつ電気的な相互
接続フレキシブル回路が記述されている。第１面上の相
互接続パターンを有する回路および第２面上の半田ボー
ル・コンタクト・パッドが、金属マトリックスからエッ
チングされる盛り上がったスタッドのアレイから形成さ
れる中実銅バイアによって相互接続される。リールから
リールへの形態において、エッチングされる金属マトリ
ックスは、フィルムの１つの面に接着されて、半田ボー
ル・コンタクト・パッド用のベース金属を形成する。ス
タッドを備えたマトリックスは、反対の面上に銅層を備
える誘電体フィルムを通して押圧され、それによって自
己整合した中実銅バイアを備えるフレックス回路用の中
間構造を、一つのステップのプロセスで形成する。双方
の面を銅の層でメッキすることによってコンタクトは補
強され、また回路のパターニングを仕上げるのに通常の
プロセスが用いられる。
【図面の簡単な説明】
【図１】ａはフレックス回路基板を備える領域アレイ・
チップ・サイズのパッケージの例である。（従来技術） ｂはリード・フレームを備えるリードのあるパッケージ
の例を示す。（従来技術）
【図２】ａは本発明のフレックス回路の断面図である。
ｂは本発明の半田バンプ・コンタクト・パッドおよびバ
イアのアレイを示す。ｃは本発明のチップ端子からのコ
ンタクト・パッド、相互接続パターンおよびバイアの例
を提供する。
【図３】続いてのフレックス回路アプリケーション用の
エッチングされた金属マトリックスの製作ステップの例
図である。
【図４】エッチングされた金属マトリックスを用いるフ
レックス回路におけるバイアを形成する製作ステップを
例示する。
【図５】その場で、エッチングされた金属マトリックス
を備えたフレックス回路を製作するメッキ・プロセス・
ステップを示す。
【図６】開口打ち抜きを容易とするためのダイ・ツール
・セットを示す。
【図７】盛り上がった領域上の薄膜銅被覆を備える浮き
出し加工用ツールの表面を示す。
【図８】凹んで金属化された半田ボール・コンタクト・
パッド、バイアおよびバイアへの相互接続を示す。
【符号の説明】
１０４ 集積回路チップ １０６ 導電性バイア ２００ フレキシブル相互接続回路 ３０１ 導電性金属 ３０２ バイア・サイト ４０３ 銅層 ５０９ メッキされた銅 ６１０ ダイプレート ７０１ 導電体パターン ８００ フレックス回路
フロントページの続き (72)発明者 ジョン イー、コタグノ アメリカ合衆国 ロードアイランド、リト ル コムプトン、スプリング レーン ６、ピー、オー、ボックス 496 (72)発明者 ロバート エム、フリッツシュ アメリカ合衆国 マサチューセッツ、アト ルボロ、リアドンズ フィールド レーン 61 (72)発明者 ロバート エイ、サボ アメリカ合衆国 ロードアイランド、スミ スフィールド、フェンウッド アベニュー 41 (72)発明者 クリストファー エム、サリバン アメリカ合衆国 マサチューセッツ、ロチ ェスター、ブラドフォード レーン 56 (72)発明者 デビッド ダブリュ、ウェスト アメリカ合衆国 マサチューセッツ、ペム ブローク、バーカー ストリート 59

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップを外部の回路に相互接続
    することを可能とする、２つの面をもつ電気的相互接続
    フレキシブル回路であって、 フレキシブルなポリマー材料のベース誘電体フィルム
    と、 チップ端子からの相互接続用の、前記パッド間の相互接
    続用の、および前記パッドから前記フィルムを経て導電
    体ワイヤへの、複数のコンタクト・パッドを有する誘電
    体フィルムの第１の面上の導電体パターンと、 エッチングされた金属フィルム・マトリックスからパタ
    ーン形成される誘電体フィルムの第２の面上の複数の半
    田ボール・コンタクト・パッドと、 前記金属マトリックスからエッチングされる金属スタッ
    ドからなり、前記誘電体フィルムの第１の面上の導電体
    を第２の面上のそれらに相互接続する複数の導電性バイ
    アとを含む前記フレキシブル回路。
  2. 【請求項２】 フレキシブル・ベース・ポリマー上にフ
    レックス回路を製造する方法であって、 ａ．導電体のパターンを有する浮き出し加工用ツール
    と、回路デザインに対応するバイアとを重ね合わせ、こ
    こで前記盛り上がった領域は、銅からなる金属の薄い層
    で被覆されているものとする、 ｂ．熱および圧力を印可してフィルムを浮き出し加工
    し、また同時に前記薄い金属層を浮き出し加工用ツール
    から誘電体フィルムへと転写する、 ｃ．浮き出し加工用ツールを取り除く、 ｄ．フレックス回路の第２の面のパターンに対応するパ
    ターンを浮き出し加工し、そして同時に金属の薄い層を
    浮き出し加工されたパターンへと転写する、 ｅ．浮き出し加工用ツールを物理的に取り除く、 ｆ．フィルムの双方の面上のバイアおよび導電体パター
    ンを埋め込むために銅の層をメッキする、 ｇ．露光された銅パターンの上にニッケルおよび金の層
    をメッキする、 ｈ．半田ボール・コンタクト・パッドを取り囲むフィル
    ムの表面に半田マスクを施す、というステップを含む前
    記方法。
JP2000056119A 1999-03-01 2000-03-01 集積回路パッケージ用の２つの面をもつフレキシブル回路および製造方法 Pending JP2000252328A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12229799P 1999-03-01 1999-03-01
US122297 1999-03-01

Publications (1)

Publication Number Publication Date
JP2000252328A true JP2000252328A (ja) 2000-09-14

Family

ID=22401872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000056119A Pending JP2000252328A (ja) 1999-03-01 2000-03-01 集積回路パッケージ用の２つの面をもつフレキシブル回路および製造方法

Country Status (2)

Country Link
US (1) US6915566B2 (ja)
JP (1) JP2000252328A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615606B1 (ko) 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
KR100701676B1 (ko) 2004-04-28 2007-03-29 매그나칩 반도체 유한회사 반도체 칩 패키지의 제조 방법
JP2009523633A (ja) * 2006-01-19 2009-06-25 スリーエム イノベイティブ プロパティズ カンパニー 耐インク性カバーコートを有するフレキシブル回路

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6598291B2 (en) * 1998-03-20 2003-07-29 Viasystems, Inc. Via connector and method of making same
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
TWI228804B (en) * 2003-07-02 2005-03-01 Lite On Semiconductor Corp Chip package substrate having flexible printed circuit board and method for fabricating the same
US7179738B2 (en) * 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
KR101101290B1 (ko) * 2004-11-15 2012-01-04 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 레이저 비아 드릴링 동안 형성되는 결함을 가지는 표본에의 추적 및 표시
TWI250629B (en) * 2005-01-12 2006-03-01 Ind Tech Res Inst Electronic package and fabricating method thereof
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8007704B2 (en) * 2006-07-20 2011-08-30 Honeywell International Inc. Insert molded actuator components
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
TWI415044B (zh) * 2008-12-15 2013-11-11 Ind Tech Res Inst 基板、製造方法、及使用該基板的顯示器
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
US9207142B2 (en) 2012-05-22 2015-12-08 Cummins Inc. Engine ventilation system diagnostics using pressure measurement
US10040018B2 (en) 2013-01-09 2018-08-07 Imagine Tf, Llc Fluid filters and methods of use
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN103501577A (zh) * 2013-10-21 2014-01-08 浪潮电子信息产业股份有限公司 一种pcb电源过孔的摆放方法
US9861920B1 (en) 2015-05-01 2018-01-09 Imagine Tf, Llc Three dimensional nanometer filters and methods of use
US10201094B2 (en) 2014-05-20 2019-02-05 Medtronic, Inc. Systems for encapsulating a hybrid assembly of electronic components and associated methods
US10730047B2 (en) 2014-06-24 2020-08-04 Imagine Tf, Llc Micro-channel fluid filters and methods of use
US9919553B2 (en) * 2014-09-02 2018-03-20 E Ink California, Llc Embossing tool and methods of preparation
US10124275B2 (en) 2014-09-05 2018-11-13 Imagine Tf, Llc Microstructure separation filters
WO2016133929A1 (en) 2015-02-18 2016-08-25 Imagine Tf, Llc Three dimensional filter devices and apparatuses
US10118842B2 (en) 2015-07-09 2018-11-06 Imagine Tf, Llc Deionizing fluid filter devices and methods of use
US10479046B2 (en) 2015-08-19 2019-11-19 Imagine Tf, Llc Absorbent microstructure arrays and methods of use
US20170260638A1 (en) * 2016-03-14 2017-09-14 J. T. Labs Limited Method for manufacturing composite part of polymer and metal
CN114481239B (zh) * 2022-04-06 2022-06-24 新恒汇电子股份有限公司 避免盲孔电镀的柔性引线框架制备工艺
CN116504742B (zh) * 2023-06-21 2023-12-08 青岛泰睿思微电子有限公司 半导体封装用框架及其制作方法、以及封装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2427144A (en) * 1936-11-23 1947-09-09 Jansen Franciscus Jo Wilhelmus Mechanical connection for electrical circuits
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
US4177519A (en) * 1975-07-28 1979-12-04 Sharp Kabushiki Kaisha Electronic control assembly mounted on a flexible carrier and manufacture thereof
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
JPH0526746Y2 (ja) * 1987-07-14 1993-07-07
US5243142A (en) * 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
DE69419219T2 (de) * 1993-09-03 2000-01-05 Toshiba Kawasaki Kk Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
WO1997019579A1 (fr) * 1995-11-17 1997-05-29 Kabushiki Kaisha Toshiba Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JP2828057B2 (ja) * 1996-08-21 1998-11-25 日本電気株式会社 チップサイズパッケージ
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JP2937933B2 (ja) * 1997-03-24 1999-08-23 富山日本電気株式会社 多層プリント配線板の製造方法
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701676B1 (ko) 2004-04-28 2007-03-29 매그나칩 반도체 유한회사 반도체 칩 패키지의 제조 방법
KR100615606B1 (ko) 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
JP2009523633A (ja) * 2006-01-19 2009-06-25 スリーエム イノベイティブ プロパティズ カンパニー 耐インク性カバーコートを有するフレキシブル回路

Also Published As

Publication number Publication date
US6915566B2 (en) 2005-07-12
US20010047880A1 (en) 2001-12-06

Similar Documents

Publication Publication Date Title
JP2000252328A (ja) 集積回路パッケージ用の２つの面をもつフレキシブル回路および製造方法
US6365974B1 (en) Flex circuit substrate for an integrated circuit package
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
US6041495A (en) Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
KR100836653B1 (ko) 회로기판 및 그 제조방법
KR100896810B1 (ko) 인쇄회로기판 및 그 제조방법
CN100470745C (zh) 晶片贴板封装及其制造方法
US6767761B2 (en) Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
KR20070065789A (ko) 회로판 및 그 제조방법
US5858816A (en) Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element
US6009620A (en) Method of making a printed circuit board having filled holes
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
US20050245059A1 (en) Method for making an interconnect pad
US20070143992A1 (en) Method for manufacturing wiring board
KR101009110B1 (ko) 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
KR100894178B1 (ko) 인쇄회로기판 제조방법
US20030234441A1 (en) Method of mounting a leadless package and structure therefor
US8186043B2 (en) Method of manufacturing a circuit board
TW200826206A (en) Semiconductor fabrication method and structure thereof
US11923282B2 (en) Wiring substrate
KR100743231B1 (ko) 인쇄회로기판의 제조방법
US20090162975A1 (en) Method of forming a wafer level package
US20090294401A1 (en) Method for fabricating a packaging substrate
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法