JP3199592B2 - 多層印刷回路基板 - Google Patents

多層印刷回路基板

Info

Publication number
JP3199592B2
JP3199592B2 JP01179295A JP1179295A JP3199592B2 JP 3199592 B2 JP3199592 B2 JP 3199592B2 JP 01179295 A JP01179295 A JP 01179295A JP 1179295 A JP1179295 A JP 1179295A JP 3199592 B2 JP3199592 B2 JP 3199592B2
Authority
JP
Japan
Prior art keywords
layer
wiring
holes
power supply
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01179295A
Other languages
English (en)
Other versions
JPH08204338A (ja
Inventor
浩二 中山
勉 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP01179295A priority Critical patent/JP3199592B2/ja
Priority to US08/591,687 priority patent/US5726863A/en
Publication of JPH08204338A publication Critical patent/JPH08204338A/ja
Application granted granted Critical
Publication of JP3199592B2 publication Critical patent/JP3199592B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層回路基板の配線層
パターンにより部品ピン間の配線を行う多層印刷回路基
板に係り、特に、高速な信号を正確に伝送することが要
求される電子計算機の高密度印刷回路基板等に使用して
好適な多層印刷回路基板に関する。
【０００２】
【従来の技術】一般に、高密度な多層印刷回路基板は、
配線効率の向上及び配線の自動化等の標準化のために各
配線層のパターンの方向を一方向に規定し、方向の異な
る複数の配線層のパターンをヴィアホールを介して接続
することにより目的の部品のピン相互間を接続するよう
に形成されている。
【０００３】図３はこの種の従来技術による多層印刷回
路基板の例を説明する図である。図３において、１、４
は表面の部品のピンとの接続のためのスルーホール、
２、３は配線層間を接続するヴィアホール、５はＸ方向
の配線パターン、６はＹ方向の配線パターンである。
【０００４】図３に示す配線パターンは、基板の表面に
搭載した部品のピンとの接続のためのスルーホール１、
４間をＸ方向の配線パターン５、Ｙ方向の配線パターン
６を介して接続している例であり、Ｘ方向の配線パター
ン５とＹ方向の配線パターン６とは、それぞれ異なる層
に形成されており、これらはヴィアホール２、３を介し
て相互に接続されている。
【０００５】一般に、有機材料を用いた印刷回路基板
は、パターン形成を行った銅張りの基板を複数積層して
構成されており、この積層基板にドリル等により貫通穴
を明けた後、メッキ等により表面の部品のピンと内層の
配線パターンとを接続するためのスルーホールを形成し
て構成されている。この場合、表面の部品のピンと配線
層パターンとを接続するスルーホールは、積層基板を貫
通して形成されるため、その位置は、全ての層でヴィア
ホールを形成することができないことになる。
【０００６】従って、前述したような積層基板を使用す
る印刷回路基板は、部品のピン密度の向上に伴ってスル
ーホールの密度が増加した場合、ヴィアホールを形成す
る空き領域が不足し、各層の配線効率を低下させること
になり、全ての配線パターンを収容するために必要な配
線層数が増加し、さらに、回路基板のコストが増加して
しまう。
【０００７】前述したようなヴィアホールを形成する空
き領域の不足に対する対策に関する従来技術として、例
えば、特開平２−５６９９８号公報等に記載された技術
が知られている。
【０００８】前記公報に開示された従来技術は、基板の
表面に搭載した部品のピンとの接続のためのスルーホー
ルを必要最小限の深さに形成することにより、内層部に
余分なスルーホールをなくして配線効率を改善するとい
うものである。
【０００９】前記公報に開示されている従来技術は、セ
ラミック材料を用いた多層印刷回路基板に関するもので
ある。一般に、セラミック材料を用いた多層印刷回路基
板の製造は、グリーンシートと呼ばれるアルミナ等の絶
縁体粉末をバインダーで練り合わせたものをシート状に
延ばしたものに穴明けを行い、導電性のペーストにより
穴埋めを行うことにより各層毎にスルーホールを形成し
た上にパターン印刷を行って各配線層毎の基板を作製し
た後、必要枚数の基板を積層して焼結を行うという工程
で行われる。
【００１０】図２はセラミック材料を用いた多層印刷回
路基板の製造方法を説明する図である。図２において、
ａ、ｂ、ｃは表面の部品のピンと接続するスルーホー
ル、ｄ、ｅは配線層間を接続するヴィアホール、ｆ、
ｇ、ｈは配線パターンである。
【００１１】この図から判るように、セラミック材料を
用いた多層印刷回路基板は、まず、図２（ａ）に示すよ
うに、所望のスルーホール、ヴィアホールと配線パター
ンとを形成した各配線層の基板を作製し、次に、これら
の配線層の基板を積層して焼結することにより、図２
（ｂ）に示すような多層印刷回路基板を作製するという
手順で製造することができる。
【００１２】このようにして製造される従来技術による
多層印刷回路基板は、各層毎に形成したスルーホールを
積み重ねることにより任意の深さのスルーホールを容易
に形成することができ、従って、部品のピンの間を配線
する際、表面の部品のピンと配線層のパターンとを接続
するスルーホールの深さをそのパターンが存在する層ま
でとすることができる。これにより、その配線層よりも
裏面側の配線層において、部品のピンとパターンとを接
続するスルーホールがあった位置を配線層間を接続する
ヴィアホールを形成するための空き格子とすることが可
能となる。
【００１３】
【発明が解決しようとする課題】しかし、前述した従来
技術は、スルーホールを介して接続されたパターンが存
在する配線層以降の層にしか空き格子を設けることがで
きないため、最も表面層に近い配線層が、スルーホール
を貫通させた場合と同一条件となり、これらの層にヴィ
アホールを形成する空き領域が不足し、裏面側に行くに
従い、それらの層の空き格子数が徐々に増加していき、
回路基板全体の配線効率を向上させることが困難である
という問題点を有している。
【００１４】一方、信号が通過するスルーホールの密度
が増加し、伝送する信号の速度が高速化するに伴い、ス
ルーホール間のクロストークノイズが問題となり、それ
を抑止するために信号が通過するスルーホールの周りに
一定の割合で電源スルーホールを形成する必要がある。
このため、前述の従来技術は、スルーホール間のクロス
トークノイズを低減するために、スルーホールの周辺に
電源スルーホールを形成しなければならず、空き格子を
さらに減少させてしまい、特に、高ピン密度の部品を搭
載する多層印刷回路基板において、表面に近い配線層で
ヴィアホールを形成するための空き格子を確保すること
ができなくなり配線効率を低下させるという問題点を生
じさせる。
【００１５】本発明の目的は、前述した従来技術の問題
点を解決し、スルーホール間のクロストークノイズを増
加させることなく配線効率の向上を図ることができる高
ピン密度の部品を搭載する多層印刷回路基板を提供する
ことにある。
【００１６】
【課題を解決するための手段】本発明によれば前記目的
は、部品を搭載する表面層に近い配線層の電源スルーホ
ール数を少なくし、表面層から遠い配線層の電源スルー
ホール数を多くすることにより達成される。すなわち、
具体的には、前記目的は、多層配線基板の表面に搭載し
た部品のピンと配線層とを接続するためのスルーホール
の深さを、そのピンに接続される配線パターンが存在す
る層までとし、その層よりも裏面側の配線層において前
記スルーホールと同じ位置に配線層間を接続するための
ヴィアホールを設けることを可能とした多層印刷回路基
板において、少なくとも、部品を搭載した層に最も近い
第１の電源層、第１の電源層の下面側の１または複数の
配線層、この配線層の下面側の第２の電源層、第２の電
源層の下面側の１または複数の配線層を備え、前記部品
の電源ピンと接続されている複数の電源スルーホール
を、前記第１の電源層で１つのスルーホールに集約し、
さらに、前記第２の電源層で集約する以前の電源スルー
ホール数に戻すようにすることにより達成される。
【００１７】
【作用】すでに説明したように、多層印刷回路基板の部
品を搭載する表面層に近い配線層は、通常、層間接続を
行うヴィアホールを形成するための空き格子数が少ない
ために配線効率が低下する。一方、表面層に近い配線層
のパターンと部品のピンとを接続するスルーホール長は
短い。このため、表面層に近い配線層は、スルーホール
間のクロストークの影響を受けにくいため、スルーホー
ル周辺の電源スルーホール数が少ない状態においてもク
ロストークノイズが比較的小さい。
【００１８】従って、表面に近い配線層における電源ス
ルーホール数を少なくしてその分を空き格子とすること
により、スルーホール間のクロストークノイズをさほど
増加させることなく配線効率の低下を抑止することが可
能となる。
【００１９】これに対して、表面層から遠い配線層は、
その層よりも表面層側の配線層で配線が収容された部品
のピンの位置をヴィアホールを形成するための空き格子
として使用できるため配線効率を確保することができる
が、その層のパターンと部品のピンとを接続するスルー
ホール長が長くなるため、スルーホール間のクロストー
クの影響を受けやすくクロストークノイズを抑止するた
めにスルーホールの周りの電源スルーホール数を多くす
る必要がある。
【００２０】本発明は、以上の観点から、部品を搭載す
る表面層に近い配線層の電源スルーホール数を少なく
し、表面層から遠い配線層の電源スルーホール数が多く
なるようにしており、これにより、スルーホール間のク
ロストークノイズを増加させることなく配線効率低下を
抑止することができる。本発明は、さらに、全ての配線
設計が完了した後、空き格子となっている領域に電源ス
ルーホールを形成することができ、これにより、信号が
通過するスルーホール間のクロストークノイズをさらに
低減することができる。
【００２１】
【実施例】以下、本発明による多層印刷回路基板の一実
施例を図面により詳細に説明する。
【００２２】図１は本発明の一実施例による多層印刷回
路基板の構成例を示す断面図である。図１において、
ｊ、ｍ、ｎは部品の信号ピンと接続されるスルーホー
ル、ｋ、ｌ、ｐ、ｑは部品の電源ピンと接続されるスル
ーホール、ｒ、ｓ、ｔは配線層間を接続するヴィアホー
ル、Ａ、Ｄは電源層、Ｂ、Ｃ、Ｅ、Ｆは配線層である。
【００２３】図示本発明の一実施例による多層印刷回路
基板は、電源層Ａ、Ｄと、配線層Ｂ、Ｃ、Ｅ、Ｆとによ
る各回路基板を積層して形成されている。そして、表面
に搭載される部品と接続されるスルーホールｊ〜ｑの
内、スルーホールｊ、ｍ、ｎは、部品の信号ピンを接続
するものであり、スルーホールｋ、ｌ、ｐ、ｑは、部品
の電源ピンを接続するものである。
【００２４】図１に示す実施例において、電源スルーホ
ールｋとｌとは、電源層Ａにおいて相互に接続されて１
つの電源スルーホールに集約され、それ以降の配線層
Ｂ、Ｃにはスルーホールｌのみを貫通させている。ま
た、同様に、スルーホールｐとｑとは、電源層Ａにおい
て相互に接続されて１つの電源スルーホールに集約さ
れ、それ以降の配線層Ｂ、Ｃにはスルーホールｑのみを
貫通させている。これにより、配線層Ｂ、Ｃにおいて、
スルーホールｋ、ｐの位置を空き格子とすることができ
る。
【００２５】この結果、部品を搭載する表面層に近い配
線層Ｂ、Ｃの電源スルーホール数を少なくし、配線層
Ｂ、Ｃのスルーホールｋ、ｐの位置に、配線層ＢとＣと
の間を接続するヴィアホールｒ、ｓを形成することが可
能となる。そして、このヴィアホールｒ、ｓを使用する
ことにより、信号スルーホールｍ、ｎの配線を配線層
Ｂ、Ｃを使用して完了させることができる。従って、そ
れ以降の層において、スルーホールｍ、ｎの位置を空き
格子とすることができる。
【００２６】また、図示本発明の一実施例は、スルーホ
ール間クロストークの影響を受けやすいスルーホール長
の長い信号スルーホールｊに対して、スルーホール間ク
ロストークノイズを抑止するため、表面層から遠い配線
層Ｅ、Ｆの電源スルーホール数を多くするため、電源層
Ｄにおいて、電源スルーホールｌとｋとを接続し、電源
スルーホールｑとｐとを接続して、以降の配線層で再び
電源スルーホールｋ、ｐを形成している。
【００２７】本発明の一実施例は、前述のように、下層
の電源スルーホールの密度を増加した場合においても、
配線が終了した信号スルーホールｍ、ｎの位置が空き格
子になってるため、配線層ＥとＦとの間を接続するヴィ
アホールｔを形成することが可能となり、このヴィアホ
ールｔを使用して信号スルーホールｊの配線を行うこと
が可能となる。
【００２８】前述したように本発明の一実施例によれ
ば、高ピン密度の部品を搭載する多層印刷回路基板にお
いて、配線効率を低下させることなくスルーホール間の
クロストークノイズを抑止することができる。
【００２９】前述した本発明の一実施例を、部品のピン
が格子の全面に配置されている部品の基板への搭載する
ものとし、全ピン数に対する信号ピン数の比率が４５
％、部品搭載ピッチを部品サイズの１．２５倍として適
用し、自動配線による配線結果を評価した。この結果、
電源ピンを集約しない従来技術の場合を想定した状態
（部品下空き格子比率＝０％）において、配線層１層当
りの配線長を１００とすると、本発明を適用して、電源
ピン２本を１本に集約した場合、部品下空き格子比率＝
２７．５％とすることができ、配線層１層当りの配線長
を１２５とすることができ、配線効率を２５％向上させ
ることができた。
【００３０】前述した本発明の一実施例は、２つの電源
スルーホールを１つの電源スルーホールに集約し、再度
２つの電源スルーホールに戻すとして説明したが、本発
明は、２つ以上の電源スルーホールを１の電源スルーホ
ールに集約するようにしてもよい。また、集約された電
源スルーホールが複数存在する場合、集約したスルーホ
ール数を集約する以前の数にもどすために、集約された
電源スルーホール毎に異なる電源層を使用して段階的に
戻すようにしてもよい。
【００３１】また、本発明は、各配線層において、表面
に搭載した部品のピンと配線層を接続するためのスルー
ホール位置及び配線層間を接続するためのヴィアホール
位置以外の、スルーホール形成が可能な空き領域に電源
スルーホールを設けるようにすることができる。これに
より、信号配線のノイズ耐量を大きくすることができ
る。
【００３２】
【発明の効果】以上説明したように本発明によれば、高
ピン密度の部品を搭載し高速な信号の伝送を行う多層印
刷回路基板において、配線効率の低下を抑止して必要な
配線層数の増加を防止することができ、これにより回路
基板の製造原価を低減することができる。さらに、本発
明によれば、スルーホール間のクロストークノイズを低
減させることができ、ノイズによる機器の誤動作を低減
することができるため、装置の動作の信頼性を向上させ
ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例による多層印刷回路基板の構
成例を示す断面図である。
【図２】セラミック材料を用いた多層印刷回路基板の製
造方法を説明する図である。
【図３】従来技術による多層印刷回路基板の例を説明す
る図である。
【符号の説明】
１、４ 表面の部品のピンと接続するスルーホール ２、３ 配線層間を接続するヴィアホール ５、６ それぞれＸ方向及びＹ方向の配線パターン ａ、ｂ、ｃ 表面の部品のピンと接続するスルーホール ｄ、ｅ 配線層間を接続するヴィアホール ｆ、ｇ、ｈ 配線パターン ｊ、ｍ、ｎ 部品の信号ピンと接続するスルーホール ｋ、ｌ、ｐ、ｑ 部品の電源ピンと接続するスルーホー
ル ｒ、ｓ、ｔ 配線層間を接続するヴィアホール Ａ、Ｄ 電源層 Ｂ、Ｃ、Ｅ、Ｆ 配線層
フロントページの続き (56)参考文献 特開 昭64−77198（ＪＰ，Ａ) 実開 平３−85686（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の配線層及び電源層を有し、搭載さ
    れる部品のピン間を複数の配線層を組合わせて配線する
    と共に、基板の表面に搭載した部品のピンと配線層とを
    接続するためのスルーホールの深さを、そのピンに接続
    される配線パターンが存在する層までとし、その層より
    も裏面側の配線層において前記スルーホールと同じ位置
    に配線層間を接続するためのヴィアホールを設けること
    を可能とした多層印刷回路基板において、少なくとも、
    部品を搭載した層に最も近い第１の電源層、第１の電源
    層の下面側の１または複数の配線層、この配線層の下面
    側の第２の電源層、第２の電源層の下面側の１または複
    数の配線層を備え、前記部品の電源ピンと接続されてい
    る複数の電源スルーホールを、前記第１の電源層で１つ
    のスルーホールに集約し、さらに、前記第２の電源層で
    集約する以前の電源スルーホール数に戻すことを特徴と
    する多層印刷回路基板。
  2. 【請求項２】 前記集約したスルーホールが複数存在
    し、それらの各スルーホールを集約する以前の数に戻す
    際、集約したスルーホール毎に異なる層を使用して段階
    的に戻すことを特徴とする請求項１記載の多層印刷回路
    基板。
  3. 【請求項３】 前記多層印刷回路基板を構成する各配線
    層は、スルーホール及びヴィアホールが存在する位置以
    外のスルーホール形成が可能な空き領域に電源スルーホ
    ールを設けられることを特徴とする請求項１または２記
    載の多層印刷回路基板。
JP01179295A 1995-01-27 1995-01-27 多層印刷回路基板 Expired - Fee Related JP3199592B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01179295A JP3199592B2 (ja) 1995-01-27 1995-01-27 多層印刷回路基板
US08/591,687 US5726863A (en) 1995-01-27 1996-01-25 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01179295A JP3199592B2 (ja) 1995-01-27 1995-01-27 多層印刷回路基板

Publications (2)

Publication Number Publication Date
JPH08204338A JPH08204338A (ja) 1996-08-09
JP3199592B2 true JP3199592B2 (ja) 2001-08-20

Family

ID=11787771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01179295A Expired - Fee Related JP3199592B2 (ja) 1995-01-27 1995-01-27 多層印刷回路基板

Country Status (2)

Country Link
US (1) US5726863A (ja)
JP (1) JP3199592B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
US6239615B1 (en) * 1998-01-21 2001-05-29 Altera Corporation High-performance interconnect
US6175088B1 (en) * 1998-10-05 2001-01-16 Avaya Technology Corp. Multi-layer printed-wiring boards with inner power and ground layers
KR100341077B1 (en) * 1998-12-31 2002-09-27 Simm Tech Co Ltd Structure of multi-layered module in pcb
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001257471A (ja) * 2000-03-10 2001-09-21 Ngk Insulators Ltd 多層配線基板及びその製造方法
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6658530B1 (en) * 2000-10-12 2003-12-02 Sun Microsystems, Inc. High-performance memory module
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
US7145221B2 (en) * 2004-03-31 2006-12-05 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7270845B2 (en) * 2004-03-31 2007-09-18 Endicott Interconnect Technologies, Inc. Dielectric composition for forming dielectric layer for use in circuitized substrates
US7078816B2 (en) * 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate
DE102005005063A1 (de) * 2005-02-03 2006-08-17 Infineon Technologies Ag Platine zur Reduzierung des Übersprechens von Signalen
US7348667B2 (en) * 2005-03-22 2008-03-25 International Business Machines Corporation System and method for noise reduction in multi-layer ceramic packages
US7430800B2 (en) * 2005-06-06 2008-10-07 International Business Machines Corporation Apparatus and method for far end noise reduction using capacitive cancellation by offset wiring
JP4719657B2 (ja) * 2006-09-28 2011-07-06 富士通株式会社 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
JP2009100440A (ja) * 2007-09-25 2009-05-07 Hitachi Metals Ltd 高周波部品及び通信装置
JP5354011B2 (ja) * 2009-04-21 2013-11-27 株式会社村田製作所 多層セラミック基板の製造方法
US8407644B2 (en) * 2009-08-07 2013-03-26 International Business Machines Corporation Reducing crosstalk in the design of module nets
US8288657B2 (en) * 2009-10-12 2012-10-16 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
JP2011146334A (ja) * 2010-01-18 2011-07-28 Three M Innovative Properties Co コンタクトピンホルダ
JP2013172036A (ja) 2012-02-21 2013-09-02 Fujitsu Ltd 多層配線基板及び電子機器
JP5919872B2 (ja) 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
JP5919873B2 (ja) 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
US9232645B2 (en) * 2013-11-22 2016-01-05 International Business Machines Corporation High speed differential wiring in glass ceramic MCMS
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN110831318A (zh) * 2018-08-13 2020-02-21 中兴通讯股份有限公司 一种pcb板及电子设备
CN109089375B (zh) * 2018-09-26 2021-07-27 郑州云海信息技术有限公司 一种针对pcb板过孔对信号完整性影响的分析方法与系统
KR102564046B1 (ko) * 2021-01-26 2023-09-06 엘에스일렉트릭(주) 인버터 모듈

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0247892A (ja) * 1988-08-10 1990-02-16 Hitachi Ltd セラミック多層配線基板
JPH0256998A (ja) * 1988-08-22 1990-02-26 Ngk Spark Plug Co Ltd セラミック多層回路基板の製造方法

Also Published As

Publication number Publication date
JPH08204338A (ja) 1996-08-09
US5726863A (en) 1998-03-10

Similar Documents

Publication Publication Date Title
JP3199592B2 (ja) 多層印刷回路基板
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
JP2008244083A (ja) 多層配線基板及びその製造方法
US4884170A (en) Multilayer printed circuit board and method of producing the same
US20160086885A1 (en) Package substrate
US20050251777A1 (en) Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
JPH06181389A (ja) 多層印刷配線板
US9263784B2 (en) Package substrate
JPH04340795A (ja) プリント配線板
JP2005116811A (ja) 多層配線回路基板およびその作製方法
JP2630308B2 (ja) 多層印刷配線板の製造方法
JP2000216513A (ja) 配線基板及びそれを用いた製造方法
JPH0590762A (ja) 多層プリント配線板の製造方法
JPS62186594A (ja) 多層印刷配線板の製造方法
JPH05152702A (ja) プリント配線板
JPH06152137A (ja) 多層プリント板構造
CA1055164A (en) Multilayer circuit board
JP4683736B2 (ja) 穿孔方法
JPS5987896A (ja) 多層プリント基板
JP2689591B2 (ja) 多層印刷配線板の製造方法
JP2760069B2 (ja) 多層印刷配線板の製造方法
JP2546455B2 (ja) セラミック基板の構造およびその製造方法
JPS62186595A (ja) 多層印刷配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees