CN103260339A - 多层布线板和电子装置 - Google Patents
多层布线板和电子装置 Download PDFInfo
- Publication number
- CN103260339A CN103260339A CN2012105008068A CN201210500806A CN103260339A CN 103260339 A CN103260339 A CN 103260339A CN 2012105008068 A CN2012105008068 A CN 2012105008068A CN 201210500806 A CN201210500806 A CN 201210500806A CN 103260339 A CN103260339 A CN 103260339A
- Authority
- CN
- China
- Prior art keywords
- signal via
- gap
- via hole
- differential signal
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请提供了一种多层布线板和电子装置,该多层布线板的接地层包括:第一间隙,第一差分过孔插入穿过第一间隙而不与接地层接触;以及第二间隙,第二差分过孔插入穿过第二间隙而不与接地层接触。第一间隙在第二信号过孔的侧上的外边缘和第一信号过孔之间的距离被设置为比第一间隙在与第二信号过孔相反的侧上的外边缘和第一信号过孔之间的距离短。第二间隙在第一信号过孔的侧上的外边缘和第二信号过孔之间的距离被设置为比第二间隙在与第一信号过孔相反的侧上的外边缘和第二信号过孔之间的距离短。
Description
技术领域
本文讨论的实施例涉及多层布线板和电子装置。
背景技术
在相关技术中有一种通过过孔来连接多层布线板中的每个层的技术。图8是部分省略地示出了在多层布线板中的信号过孔对的布置关系的示例的说明图,图9是示出了信号过孔对的示例的说明图,图10是部分省略的沿着图9的线B-B截取的剖面图。
图10中所示的多层布线板100具有多层结构,该多层结构是通过利用绝缘材料101顺序地层叠多个接地层102和信号层103而形成的。例如,每个层按照第二接地层102B、第三信号层103C、第四接地层102D、第五信号层103E、第六接地层102F和第四信号层103G的顺序层叠在多层布线板100的第一信号层103A上。而且,第八接地层102H、第九信号层103I、第十接地层102J等中的每个层按照该顺序层叠在多层布线板100的第七信号层103G上。
通过利用导电物质比如铜填充在与多层布线板100的层叠表面垂直的方向上延伸的孔,来按照预定的间距以网格图案在层叠表面上形成过孔110。每个过孔110然后连接该多层布线板100中的每个层。
多个过孔110还包括接地过孔111和差分信号过孔112。接地过孔111连接至接地层102。差分信号过孔112通过信号触点(signal land)113连接到信号层103。为了便于阐述,在图8中,黑圈表示接地过孔111,阴影线圈表示差分信号过孔112。
此外,如图8所示,信号过孔对120包括例如在N1方向或N2方向上相邻的差分信号过孔112的对以及介于差分信号过孔112的对之间的接地过孔111的对。而且,例如,信号过孔对120连接至BGA(球栅阵列)和LGA(触点阵列封装)。例如,每个信号过孔对120被布置为通过一个或两个过孔偏离开相邻的信号过孔对120。
而且,直径大于差分信号过孔112的直径的间隙114形成在接地层102中,信号过孔对120中的差分信号过孔112插入穿过间隙114,间隙114防止差分信号过孔112之间的短路。间隙114被形成在不与差分信号过孔112接触的位置处。
此外,在多层布线板100中,差分布线130布置在拉出布线的方向上,并且该差分布线130用于在要从信号过孔对120的差分信号过孔112中拉出该布线时从差分信号过孔112拉出该布线。
图8中所示的多层布线板100包括例如第一至第三信号过孔对120A至120C。多层布线板100包括从第三信号过孔对120C的差分信号过孔112中拉出布线的第一差分布线130A以及从第二信号过孔对120B的差分信号过孔112拉出布线的第二差分布线130B。此外,例如,如图10所示,第一差分布线130A布置在第二接地层102B和第四接地层102D之间的第三信号层103C中,并在第一信号过孔对120A中的差分信号过孔112之间通过。而且,例如,第二差分布线130B布置在第四接地层102D和第六接地层102F之间的第五信号层103E中,并在第一信号过孔对120A中的差分信号过孔112之间通过。
专利文献1:日本待审查专利公开第60-127797号
专利文献2:国际专利申请第2010-506380号的日本国家公开
专利文献3:日本待审查专利公开第2011-18673号
专利文献4:日本待审查专利公开第08-204338号
专利文献5:日本待审查专利公开第2001-119154号
专利文献6:日本待审查专利公开第2004-95614号
近年来,伴随增大布线密度的需求,多层布线板100的信号过孔对120中的差分信号过孔112的直径约为0.25mm,如图9所示,因此过孔部分的阻抗值实际上不满足例如50欧姆(Ω)的理想值。
通常,阻抗值与过孔的电容的一半功率成反比,并随着电容的减小而增大。因此,如图9和图10所示,已通过增大被差分信号过孔112插入穿过的接地层102的间隙114的直径以及减小差分信号过孔112的过孔部分的电容来增大过孔部分的阻抗值。
然而,在接地层102的间隙114的直径增大时,接地层102的表面积将减小。结果,例如,第一差分布线130A和第二差分布线130B之间的第四接地层102D的表面积也将减小,由于第一差分布线130A和第二差分布线130B之间的电磁波而导致更大的串扰。难以同时调整差分信号过孔112的过孔部分的阻抗和抑制差分布线130之间的串扰。
因此,本发明的实施例的一个方面的目的在于,提供一种能够减小布置在接地层之间的每个信号层中的差分布线(差分信号布线)之间的串扰的多层布线板和电子装置。
发明内容
根据实施例的一个方面,一种多层布线板包括:至少一个信号层;至少一个接地层;第一信号过孔,连接至设置在所述信号层上的差分信号布线对,并且在所述多层布线板的层叠方向上延伸;以及第二信号过孔,连接至所述差分信号布线对,并且在所述多层布线板的层叠方向上延伸。其中,所述接地层包括:第一间隙,所述第一信号过孔插入穿过所述第一间隙中而不与所述接地层的布线接触;以及第二间隙,所述第二信号过孔插入穿过所述第二间隙而不与所述接地层的布线接触,所述第一间隙在所述第二信号过孔的侧上的外边缘和所述第一信号过孔之间的距离被设置为比所述第一间隙在与所述第二信号过孔相反的侧上的外边缘和所述第一信号过孔之间的距离短,以及所述第二间隙在所述第一信号过孔的侧上的外边缘和所述第二信号过孔之间的距离被设置为比所述第二间隙在与所述第一信号过孔相反的侧上的外边缘和所述第二信号过孔之间的距离短。
附图说明
图1是部分省略地示出了多层布线板的信号过孔对的布置关系的示例的说明图;
图2是示出示例1的信号过孔对的示例的说明图;
图3是部分省略的沿着图2的线A-A截取的剖面图;
图4是对示例1和对比示例1的串扰的计算结果进行比较的说明图;
图5是示出示例2的信号过孔对的示例的说明图;
图6是对示例2和对比示例1的串扰的计算结果进行比较的说明图;
图7是示出示例3的信号过孔对的示例的说明图;
图8是部分省略地示出了多层布线板的信号过孔对的布置关系的示例的说明图;
图9是示出信号过孔对的示例的说明图;以及
图10是部分省略的沿着图9的线B-B截取的剖面图。
具体实施方式
将参照附图来阐述本发明的优选实施例。
注意,所公开的技术不限于本示例。在以下示例中,例如,如图1所示,按照面向该图由N1和N2表示垂直方向以及面向该图由M1和M2表示水平方向示出了多层布线板中的各元件比如过孔的二维相对位置。此外,分别用X1和X2来表示面向该图的左上方向和右下方向。例如,轴X1-X2和轴M1-M2以角度α、即0°<α≤45°相交。
除了轴X1-X2之外,还可以通过关于轴N1-N2与轴X1-X2线对称并且表示面向图1中的图的右上和左下方向的轴等来指定多层布线板中的每个元件的二维相对位置。在以下示例中,在M1和M2方向以及N1和N2方向上按照预定的间距以网格图案布置多层布线板中的各元件比如信号过孔。X1和X2方向与预定间距成对角线。此外,在以下示例中,差分信号过孔的直径表示差分信号过孔的水平横截面的最大直径。而且,间隙的直径表示间隙的水平横截面的最大直径。
[a]示例1
图1是部分省略地示出了多层布线板的信号过孔对的布置关系的示例的说明图。图2是示出图1的信号过孔对的示例的说明图。图3是部分省略的沿着图2的线A-A截取的剖面图。
图3所示的多层布线板1具有多层结构比如18层结构,该多层结构是通过利用绝缘材料91A顺序地层叠多个接地层2和信号层3来形成的。例如,按照第二接地层2B、第三信号层3C、第四接地层2D、第五信号层3E、第六接地层2F和第七信号层3G的顺序在多层布线板1的第一信号层3A上层叠每个层。而且,按照该顺序在多层布线板1的第七信号层3G上层叠第八接地层2H、第九信号层3I、第十接地层2J等的每层。为了便于阐述,省略从第十一层或第十八层的图示。例如,第十四层、第十六层和第十八层被称作信号层3。
过孔10是通过用导电物质比如铜填充在与接地层2和信号层3的层叠表面垂直的方向上延伸的孔而形成的。而且,该孔不一定被完全填充,只要过孔与所连接的层导通就行。此外,如图1所示,按照预定间距以网格图案在层叠表面上形成多个过孔10。于是,多层布线板1中的每个层通过各过孔10连接。
而且,多个过孔10包括接地过孔11和差分信号过孔12。差分信号过孔12是信号过孔的示例。接地过孔11连接至接地层2。此外,差分信号过孔12通过未示出的信号触点13连接至信号层3。为了便于阐述,在如1中,黑圈表示接地过孔11,阴影线圈表示差分信号过孔12。
此外,在布置为网格图案的多个过孔10中,信号过孔对20包括:通过在图1所示的N1或N2方向上相邻的过孔10的对形成的差分信号过孔12的对;以及与差分信号过孔12的对相邻的接地过孔11的对。通过与信号过孔对20中的差分信号过孔12的对相邻的过孔10形成的、信号过孔对20中的接地过孔11的对可以适当地改变。此外,例如,信号过孔对20连接至BGA(球栅阵列)和LGA(触点阵列封装)。
差分布线30布置在从差分信号过孔12中拉出布线的方向上,并且该差分布线30用于当要从信号过孔对20的差分信号过孔12中拉出该布线时从差分信号过孔12中拉出布线。注意,差分布线30是信号布线的示例。
此外,图1所示的多层布线板1包括第一到第七信号过孔对20A到20G。多层布线板1包括从第七信号过孔对20G的差分信号过孔12中拉出布线的第一差分布线30A、和从第四信号过孔对20D的差分信号过孔12中拉出布线的第二差分布线30B。如图3所示,例如,第一差分布线30A布置在第二接地层2B和第四接地层2D之间的第三信号层3C中,并且在第一信号过孔对20A中的差分信号过孔12之间通过。而且,例如,第二差分布线30B布置在第四接地层2D和第六接地层2F之间的第五信号层3E中,并且在第一信号过孔对20A的差分信号过孔12之间通过。
此外,直径大于差分信号过孔12的直径的环形间隙14形成在接地层2中,信号过孔对20中的差分信号过孔12插入穿过环形间隙14,间隙14防止差分信号过孔12之间的短路。间隙14被形成在不与差分信号过孔12接触的位置处。如图2所示,形成间隙14以使得间隙14的直径的中心在远离差分信号过孔12的直径的中心和差分布线30的方向上以及信号过孔对20中的差分信号过孔的对彼此面对的方向上偏移。当过孔10的直径约为0.25mm、过孔10之间的间距约为1mm并且间隙14的直径约为0.8mm时,该偏移量将约为0.1mm到0.3mm。过孔10之间的间距表示从过孔10的中心到相邻过孔10的中心的距离。
信号过孔对20中的差分信号过孔12的对包括第一差分信号过孔12A和第二差分信号过孔12B。此外,间隙14包括第一间隙141和第二间隙142,第一差分信号过孔12A插入穿过第一间隙141而不与接地层2的布线接触,第二差分信号过孔12B插入穿过第二间隙142而不与接地层2的布线接触。
第一间隙141在第二差分信号过孔12B侧上的外边缘和第一差分信号过孔12A之间的距离Rx被设置为比第一间隙141在与第二差分信号过孔12B相反的侧上的外边缘和第一差分信号过孔12A之间的距离Rmax短。第二间隙142在第一差分信号过孔12A侧上的外边缘和第二差分信号过孔12B之间的距离Rx被设置为比第二间隙142在与第一差分信号过孔12A相反的侧上的外边缘和第二差分信号过孔12B之间的距离Rmax短。
增大第一间隙141和第二间隙142的直径以使得插入穿过第一间隙141和第二间隙142中的第一差分信号过孔12A和第二差分信号过孔12B的过孔部分的电容分量减小。即,增大间隙14的直径以减小插入穿过间隙14的差分信号过孔12的过孔部分的电容分量。因此,可以增大差分信号过孔12的过孔部分的阻抗值。
而且,增大间隙14的直径,并且在远离差分布线30的方向上偏移间隙14的中心,而不改变差分信号过孔12的位置。结果,例如,接地层2在差分布线侧30上的表面积不必减小,从而避免了由于直径的增大而增大差分布线30之间的串扰的情况,接地层2是第一差分布线30A和第二差分布线30B之间的第四接地层2D。
图4是对示例1和对比示例1的串扰的计算结果进行比较的说明图。计算是在以下情况下执行的:过孔10的直径约为0.25mm,差分信号过孔12的直径约为0.2mm,过孔10之间的间距约为1mm,间隙14的直径约为0.8mm,信号层3的铜厚度为30μm,如理想的地那样接地层2的厚度为0。间隙14的偏移量被设置为约0.2mm。
混合了差模和共模的混合模式的S参数用于串扰。此外,在对比示例1中使用间隙14的偏移量约为0mm的衬底。
图4示出了第一差分布线30A和第二差分布线30B之间的串扰的计算结果。在几乎所有的频带中,示例1的第一差分布线30A和第二差分布线30B之间的串扰S1比对比示例1的第一差分布线30A和第二差分布线30B之间的串扰S100低了约10dB。
在示例1中,第一间隙141和第二间隙142的直径已被增大以减小插入穿过第一间隙141和第二间隙142的第一差分信号过孔12A和第二差分信号过孔12B的过孔部分的电容分量。即,在示例1中,接地层2的间隙14的直径已被增大以减小插入穿过间隙14的差分信号过孔12的过孔部分的电容分量。结果,能够增大差分信号过孔12的过孔部分的阻抗值。
而且,间隙14的中心在远离差分布线30的方向上偏移,即使在间隙14的直径增大时也不改变差分信号过孔12的放置位置。结果,例如,能够保证差分布线30侧上的接地层2的面积,以防止差分布线30之间的串扰由于直径的增大而增大,接地层2是彼此面对的第一差分布线30A和第二差分布线30B之间的第四接地层2D的一部分。
在上述示例1中,间隙14的中心已在某个方向上偏移,例如在相邻差分信号过孔12的对彼此面对的N1或N2方向上。然而,间隙14的中心也可以相对于N1或N2方向对角地偏移。以下将这样的实施例描述为示例2。
[b]示例2
图5是示出了示例2的信号过孔对的示例的说明图。注意,为与示例1的多层布线板1的部件相同的那些部件分配了相同的参考标号,从而将省略重复的结构和操作的描述。
图5所示的信号过孔对20的间隙14A的中心在远离第一差分布线30A和第二差分布线30B的方向上以及相对于N1或N2方向的X1或X2方向上偏移。
信号过孔对20中的差分信号过孔12的对包括第一差分信号过孔12A和第二差分信号过孔12B。间隙14A包括第一间隙141A和第二间隙142A,第一差分信号过孔12A插入穿过第一间隙141A而不与接地层2的布线接触,第二差分信号过孔12B插入穿过第二间隙142A中而不与接地层2的布线接触。
增大了第一间隙141A和第二间隙142A的直径以减小插入穿过第一间隙141A和第二间隙142A的第一差分信号过孔12A和第二差分信号过孔12B的过孔部分的电容。即,间隙14A的直径已被增大以减小插入穿过间隙14A的差分信号过孔12的过孔部分的电容。结果,能够增大差分信号过孔12的过孔部分的阻抗值。
而且,间隙14A的中心在远离差分布线30的方向上偏移,即使在间隙14A的直径增大时也不改变差分信号过孔12的放置位置。结果,例如,差分布线30侧上的接地层2的表面积不必减小,从而避免了差分布线30之间的串扰由于直径的增大而增大的情况,接地层2是第一差分布线30A和第二差分布线30B之间的第四接地层2D。
现在参照图6,在几乎所有频带中,示例2的第一差分布线30A和第二差分布线30B之间的串扰S2比对比示例1的第一差分布线30A和第二差分布线30B之间的串扰S100低了略小于约10dB。
在示例2中,第一间隙141A和第二间隙142A的直径增大,以减小插入穿过第一间隙141A和第二间隙142A的第一差分信号过孔12A和第二差分信号过孔12B的过孔部分的电容。即,在示例2中,接地层2的间隙14A的直径被增大,以减小插入穿过间隙14A的差分信号过孔12的过孔部分的电容。结果,能够增大差分信号过孔12的过孔部分的阻抗值。
而且,间隙14A的中心已经在远离差分布线30的方向上偏移,即使在间隙14A的直径增大时也不改变差分信号过孔12的放置位置。结果,例如,能够保证差分布线30侧上的接地层2的面积,以防止差分布线30之间的串扰由于直径的增大而增大,接地层2是彼此面对的第一差分布线30A和第二差分布线30B之间的第四接地层2D的一部分。
以上示例1所示的是环形间隙14,其中心在某个方向上偏移,如在相邻的差分信号过孔12的对彼此面对的N1或N2方向上。然而,间隙14的平面形状也可以为非环形的。以下将这样的实施例描述为示例3。
示例3
图7是示出示例3的信号过孔对的示例的说明图。注意,为与示例1的多层布线板1的部件相同的那些部件分配了相同的参考标号,从而将省略重复的结构和操作的描述。
图7所示的信号过孔对20的间隙14B具有非环形的形状,其中在与第一差分布线30A和第二差分布线30B相邻的侧上的接地层2被保留,并且使得在与第一差分布线30A和第二差分布线30B相邻的侧相反的侧上的开口面积变大。
信号过孔对20中的差分信号过孔12的对包括第一差分信号过孔12A和第二差分信号过孔12B。间隙14B包括第一间隙141B和第二间隙142B,第一差分信号过孔12A插入穿过第一间隙141B而不与接地层2的布线接触,第二差分信号过孔12B插入穿过第二间隙142B而不与接地层2的布线接触。
使得第一间隙141B和第二间隙142B的开口面积变大,以使得插入穿过第一间隙141B和第二间隙142B的第一差分信号过孔12A和第二差分信号过孔12B的过孔部分的电容减小。即,使得间隙14B的开口面积变大,以减小插入穿过间隙14B的差分信号过孔12的过孔部分的电容。结果,能够增大差分信号过孔12的过孔部分的阻抗值。
而且,通过保留与差分布线30相邻的侧上的接地层2且增大与差分布线30相邻的侧相反的侧上的开口面积,使得间隙14B的开口面积变大,而不改变差分信号过孔12的放置位置。结果,例如,差分布线侧30上的接地层2的表面积不必减小,从而避免了差分布线30之间的串扰由于开口面积的增大而增大的情况,接地层2是第一差分布线30A和第二差分布线30B之间的第四接地层2D。
在示例3中,使得第一间隙141B和第二间隙142B的开口面积变大,以使得插入穿过第一间隙141B和第二间隙142B中的第一差分信号过孔12A和第二差分信号过孔12B的过孔部分的电容减小。即,在示例3中,使得接地层2的间隙14B的开口面积变大,以减小插入穿过间隙14B的差分信号过孔12的过孔部分的电容。结果,能够增大差分信号过孔12的过孔部分的阻抗值。
而且,间隙14B的中心在远离差分布线30的方向上偏移,即使在间隙14B的直径已增大时也不改变差分信号过孔12的放置位置。结果,例如,能够保证差分布线30侧上的接地层2的面积,以防止差分布线30之间的串扰由于开口面积的增大而增大,接地层2是彼此面对的第一差分布线30A和第二差分布线30B之间的第四接地层2D的一部分。
以上示例中描述的是多层布线板1,但是半导体单元比如CPU的焊盘也可以通过焊料球电连接至多层布线板1的信号过孔对20,以提供安装有半导体单元的电子装置。
在上述示例中,信号过孔对20中的差分信号过孔12的对是通过按照预定间距以网格图案布置的多个过孔10中在N1或N2方向上相邻的过孔10的对形成的。然而,差分信号过孔12的对也可以通过在M1或M2方向、或者X1或X2方向上相邻的过孔10的对来形成。
而且,在示例3中,使得间隙14的平面形状为非环形的,但是不限于图7中所示的形状。
此外,上述示例中的具体数值仅是作为示例而非限制给出的。
在一个方面中,能够减小在接地层之间的每个信号层中布置的差分信号布线之间的串扰。
Claims (5)
1.一种多层布线板,包括:
至少一个信号层;
至少一个接地层;
第一信号过孔,连接至设置在所述信号层上的差分信号布线的对,并且在所述多层布线板的层叠方向上延伸;以及
第二信号过孔,连接至所述差分信号布线的对,并且在所述多层布线板的层叠方向上延伸,
其中,所述接地层包括:
第一间隙,所述第一信号过孔插入穿过所述第一间隙而不与所述接地层的布线接触;以及
第二间隙,所述第二信号过孔插入穿过所述第二间隙而不与所述接地层的布线接触;
所述第一间隙在所述第二信号过孔的侧上的外边缘和所述第一信号过孔之间的距离被设置为比所述第一间隙在与所述第二信号过孔相反的侧上的外边缘和所述第一信号过孔之间的距离短,以及
所述第二间隙在所述第一信号过孔的侧上的外边缘和所述第二信号过孔之间的距离被设置为比所述第二间隙在与所述第一信号过孔相反的侧上的外边缘和所述第二信号过孔之间的距离短。
2.根据权利要求1所述的多层布线板,其中,所述第一间隙被形成为偏离所述第一信号过孔的中心侧,并且所述第二间隙被形成为偏离所述第二信号过孔的中心侧。
3.根据权利要求2所述的多层布线板,其中,所述第一间隙的外边缘和所述第二间隙的外边缘分别被形成为环形。
4.根据权利要求2所述的多层布线板,其中,所述第一间隙的外边缘和所述第二间隙的外边缘为非环形的。
5.一种电子装置,包括:
多层布线板;以及
半导体部件,安装在所述多层布线板上,
其中,所述多层布线板包括:
至少一个信号层;
至少一个接地层;
第一信号过孔,连接至设置在所述信号层上的差分信号布线的对,并且在所述多层布线板的层叠方向上延伸;以及
第二信号过孔,连接至所述差分信号布线的对,并且在所述多层布线板的层叠方向上延伸,
所述接地层包括:
第一间隙,所述第一信号过孔插入穿过所述第一间隙而不与所述接地层的布线接触;以及
第二间隙,所述第二信号过孔插入穿过所述第二间隙而不与所述接地层的布线接触;
所述第一间隙在所述第二信号过孔的侧上的外边缘和所述第一信号过孔之间的距离被设置为比所述第一间隙在与所述第二信号过孔相反的侧上的外边缘和所述第一信号过孔之间的距离短,以及
所述第二间隙在所述第一信号过孔的侧上的外边缘和所述第二信号过孔之间的距离被设置为比所述第二间隙在与所述第一信号过孔相反的侧上的外边缘和所述第二信号过孔之间的距离短。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012035565A JP2013172036A (ja) | 2012-02-21 | 2012-02-21 | 多層配線基板及び電子機器 |
JP2012-035565 | 2012-02-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103260339A true CN103260339A (zh) | 2013-08-21 |
Family
ID=47458652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012105008068A Pending CN103260339A (zh) | 2012-02-21 | 2012-11-29 | 多层布线板和电子装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130214397A1 (zh) |
EP (1) | EP2632235A1 (zh) |
JP (1) | JP2013172036A (zh) |
KR (1) | KR20130096144A (zh) |
CN (1) | CN103260339A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106465535A (zh) * | 2014-05-16 | 2017-02-22 | 赛灵思公司 | 传输线过孔结构 |
CN107112661A (zh) * | 2014-11-06 | 2017-08-29 | 罗森伯格高频技术有限及两合公司 | 印刷电路板组件 |
CN113068306A (zh) * | 2021-04-26 | 2021-07-02 | Tcl通讯(宁波)有限公司 | 一种pcb板及pcb板安装方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5919873B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
US9603250B2 (en) * | 2014-02-28 | 2017-03-21 | Fujitsu Limited | Electromagnetic field manipulation around vias |
JP2018082110A (ja) | 2016-11-18 | 2018-05-24 | 東芝メモリ株式会社 | 回路基板および電子機器 |
JP6882069B2 (ja) * | 2017-05-24 | 2021-06-02 | 京セラ株式会社 | 配線基板 |
CN107273601A (zh) * | 2017-06-09 | 2017-10-20 | 郑州云海信息技术有限公司 | 基于fdtd算法分析接地孔对信号完整性影响方法 |
WO2019116468A1 (ja) | 2017-12-13 | 2019-06-20 | 株式会社日立製作所 | 配線基板及び電子機器 |
KR102643449B1 (ko) * | 2018-09-25 | 2024-03-06 | 몰렉스 엘엘씨 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
US11234325B2 (en) * | 2019-06-20 | 2022-01-25 | Infinera Corporation | Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures |
JP2024034696A (ja) * | 2022-09-01 | 2024-03-13 | 株式会社日立製作所 | プリント配線板および情報処理装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0180183A2 (en) * | 1984-10-29 | 1986-05-07 | Kabushiki Kaisha Toshiba | Multilayer printed wiring board |
US4858077A (en) * | 1987-11-25 | 1989-08-15 | Hitachi, Ltd. | Condenser-containing, ceramic multi-layer circuit board and semiconductor module and computer having the circuit board |
CN101176391A (zh) * | 2005-01-10 | 2008-05-07 | 圣米纳-Sci公司 | 具有改善的差分信号对的信号完整性的印刷电路板等 |
CN101677487A (zh) * | 2008-09-18 | 2010-03-24 | 日本电气株式会社 | 印刷布线基板及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60127797A (ja) | 1983-12-14 | 1985-07-08 | 日本電気株式会社 | 多層プリント配線基板 |
JP3199592B2 (ja) | 1995-01-27 | 2001-08-20 | 株式会社日立製作所 | 多層印刷回路基板 |
JP3232562B2 (ja) | 1999-10-22 | 2001-11-26 | 日本電気株式会社 | 電磁干渉抑制部品および電磁干渉抑制回路 |
EP1470744A2 (en) * | 2001-10-10 | 2004-10-27 | Molex Incorporated | High speed differential signal edge card connector circuit board layouts |
JP4005451B2 (ja) | 2002-08-29 | 2007-11-07 | 富士通株式会社 | 多層基板及び半導体装置 |
US20060151869A1 (en) * | 2005-01-10 | 2006-07-13 | Franz Gisin | Printed circuit boards and the like with improved signal integrity for differential signal pairs |
US20110203843A1 (en) | 2006-10-13 | 2011-08-25 | Taras Kushta | Multilayer substrate |
JP5003359B2 (ja) * | 2007-08-31 | 2012-08-15 | 日本電気株式会社 | プリント配線基板 |
JP2011018673A (ja) | 2009-07-07 | 2011-01-27 | Hitachi Ltd | Lsiパッケージ、プリント基板および電子装置 |
-
2012
- 2012-02-21 JP JP2012035565A patent/JP2013172036A/ja active Pending
- 2012-11-12 US US13/674,138 patent/US20130214397A1/en not_active Abandoned
- 2012-11-27 KR KR1020120135311A patent/KR20130096144A/ko not_active Application Discontinuation
- 2012-11-28 EP EP12194579.4A patent/EP2632235A1/en not_active Withdrawn
- 2012-11-29 CN CN2012105008068A patent/CN103260339A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0180183A2 (en) * | 1984-10-29 | 1986-05-07 | Kabushiki Kaisha Toshiba | Multilayer printed wiring board |
US4858077A (en) * | 1987-11-25 | 1989-08-15 | Hitachi, Ltd. | Condenser-containing, ceramic multi-layer circuit board and semiconductor module and computer having the circuit board |
CN101176391A (zh) * | 2005-01-10 | 2008-05-07 | 圣米纳-Sci公司 | 具有改善的差分信号对的信号完整性的印刷电路板等 |
CN101677487A (zh) * | 2008-09-18 | 2010-03-24 | 日本电气株式会社 | 印刷布线基板及其制造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106465535A (zh) * | 2014-05-16 | 2017-02-22 | 赛灵思公司 | 传输线过孔结构 |
CN106465535B (zh) * | 2014-05-16 | 2018-01-02 | 赛灵思公司 | 传输线过孔结构 |
CN107112661A (zh) * | 2014-11-06 | 2017-08-29 | 罗森伯格高频技术有限及两合公司 | 印刷电路板组件 |
CN107112661B (zh) * | 2014-11-06 | 2018-10-02 | 罗森伯格高频技术有限及两合公司 | 印刷电路板组件 |
CN113068306A (zh) * | 2021-04-26 | 2021-07-02 | Tcl通讯(宁波)有限公司 | 一种pcb板及pcb板安装方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2632235A1 (en) | 2013-08-28 |
KR20130096144A (ko) | 2013-08-29 |
JP2013172036A (ja) | 2013-09-02 |
US20130214397A1 (en) | 2013-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103260339A (zh) | 多层布线板和电子装置 | |
CN103260338A (zh) | 多层布线板和电子装置 | |
KR102552614B1 (ko) | 연성회로기판 | |
JP5694251B2 (ja) | Ebg構造体および回路基板 | |
CN101965096A (zh) | 软性电路板 | |
CN103260340A (zh) | 多层布线基板和电子设备 | |
US9801270B2 (en) | Printed circuit board having a ground plane with angled openings oriented between 30 to 60 degrees | |
US9386689B2 (en) | Circuit board | |
CN103298241A (zh) | 移动平台使用的印刷电路板 | |
CN103379737A (zh) | 印刷电路板 | |
CN101861050A (zh) | 软性电路板 | |
US11864315B2 (en) | Vertical interconnection structure of a multi-layer substrate | |
JP6011065B2 (ja) | 伝送線路 | |
JP5527493B1 (ja) | フラットケーブルおよび電子機器 | |
US9041482B2 (en) | Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board | |
JP6591906B2 (ja) | アンテナ基板 | |
US8154364B2 (en) | High-frequency transmission line having ground surface patterns with a plurality of notches therein | |
CN112770493B (zh) | 柔性线路板及电子设备 | |
US9526165B2 (en) | Multilayer circuit substrate | |
US9084351B2 (en) | Structure and circuit board having repeatedly arranged connection members | |
KR102677047B1 (ko) | 연성회로기판 | |
US20240196515A1 (en) | Substrate including a reference voltage layer having an impedance calibrator | |
CN108966480B (zh) | 高频系统、通信链路 | |
CN111447724A (zh) | 传输线 | |
CN201312306Y (zh) | 射频模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130821 |