CN106465535A - 传输线过孔结构 - Google Patents
传输线过孔结构 Download PDFInfo
- Publication number
- CN106465535A CN106465535A CN201580025911.2A CN201580025911A CN106465535A CN 106465535 A CN106465535 A CN 106465535A CN 201580025911 A CN201580025911 A CN 201580025911A CN 106465535 A CN106465535 A CN 106465535A
- Authority
- CN
- China
- Prior art keywords
- transmission line
- central conductor
- dielectric support
- support component
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
在一个传输线过孔结构中,多个子结构(406)被沿着穿过基底(402)的过孔(401)的纵轴线堆叠于该过孔内。每个子结构均包括中央导体部分(410)、外部导体部分(412),以及至少一个介电支撑构件(210)。该中央导体部分沿着所述纵轴线延伸。该外部导体部分围绕中央导体部分布置。介电支撑构件分离外部导体部分和中央导体部分,并在外部导体部分和中央导体部分之间形成非固体空间(214)。导电胶(408)被布置于多个子结构的连续个体的中央导体部分以及外部导体部分之间,从而形成外部导体和中央导体。
Description
技术领域
本公开大体涉及半导体装置和工艺,具体涉及半导体装置中的传输线过孔结构。
背景技术
一些电子装置采用频率足够高的信号,这些信号的波的性质应当被考虑,并且不能忽略印制电路板(“PCB”)上的电线或走线的长度。为了传播这样的高频信号,PCB包括电子元件之间的传输线走线。为了将传输线走线从PCB的一侧布线至另一侧,需要具有与传输线匹配的阻抗的传输线过孔。一种类型的传输线过孔是同轴过孔,其具有包围着内部信号导体的外部接地导体,并且这两者之间具有固体的介电体。
发明内容
在某一实施例中,描述了一种基底中的传输线过孔结构。该传输线过孔结构包括沿着穿过所述基底的过孔的纵轴线堆叠于所述过孔内的多个子结构。每个所述子结构包括中央导体部分、外部导体部分和至少一个介电支撑构件。所述中央导体部分沿着所述纵轴线延伸。所述外部导体部分围绕所述中央导体部分布置。所述介电支撑构件分离所述外部导体部分和中央导体部分,并在外部导体部分和中央导体部分之间提供非固体空间。导电胶被布置于所述多个子结构中连续的子结构的中央导体部分与外部导体部分之间,从而形成外部导体和中央导体。
在另一实施例中,一种形成基底中的传输线过孔结构的方法包括形成在基底中沿着纵轴线在所述基底顶部和底部表面之间延伸的过孔。外部导体形成于过孔的壁上。介电结构形成在过孔内。该介电结构包括沿着纵轴线布置并于其间具有牺牲材料的介电支撑构件。在该介电结构上形成有中央过孔。在该中央过孔内形成有中央导体。该牺牲材料被从介电结构移除以在中央导体和外部导体之间形成非固体空间。
在又一个实施例中,一种形成基底中的传输线过孔结构的方法包括在所述基底中形成沿着纵轴线在基底顶部和底部表面之间延伸的过孔。形成多个子结构,该多个子结构中的每一个均包括通过介电支撑构件与中央导体部分分离的外部导体部分,并且每一个子结构还包括介电支撑构件之间的牺牲材料。用导电胶在过孔内堆叠所述多个子结构,从而形成外部导体和中央导体,其中导电胶位于多个子结构中连续的子结构的中央导体部分和外部导体部分之间。从多个子结构中的每一个移除牺牲材料,从而在所述中央导体部分和所述外部导体部分之间形成非固体空间。
附图说明
为了上述的结构和方法可以被详细理解,参照具体的实施例有更为具体的描述,其中一些展示于附图中。然而需要注意的是,该附图本质上仅仅是示例性的,因此不能被认为是对范围的限制,因为该发明允许其他同样有效的实施例。
图1是一种电子装置的剖面图;
图2A和2B展示了具有传输线过孔的PCB的一部分;
图3A和3B展示了一种介电支撑构件;
图4A和4B展示了具有传输线过孔的PCB的一部分;
图5是描述一种形成基底中的传输线过孔的方法的流程图;
图6A至6C展示了经过图5所示方法的不同步骤后的基底的剖面图;
图7展示了在图5所示方法中形成介电结构的另一实施例的基底的剖面图;
图8是描述一种形成基底中的传输线过孔的方法的流程图;以及
图9是经过图8所示方法的步骤之后的基底的剖面图。
为便于理解,在可能的情况下,图中相同元件被使用相同的参考标记来标注。可以预计一个实施例中的元件可以有利地并入另一实施例中。
具体实施方式
在此描述了传输线过孔结构。在一个实施例中,在基底(诸如印制电路板“PCB”)中形成了同轴过孔结构。该同轴过孔结构包括围绕中央导体布置的外部导体。一个或更多个介电支撑构件被布置在过孔中,以支撑中央导体并将中央导体与外部导体分开。在沿着过孔的纵轴线的介电支撑构件之间没有布置固体材料。更确切的说,介电支撑构件之间的空间填充了空气。介电支撑构件可以被制成介电结构大体上是空气。相比于固体介电体传输线过孔,使用大体上基于空气的介电体能够减小过孔尺寸。这可以提高PCB的布线,并节省PCB的面积(real estate)。
在一个实施例中,形成高深宽比(high aspect ratio)的过孔可以通过首先形成同轴子结构。每个子结构包括围绕中央导体部分的外部导体部分。介电支撑构件支撑该中央导体。这些子结构可以被堆叠于过孔中,通过导电胶电耦接外部导体部分和中央导体部分,并且机械地将这些子结构彼此固定。可以构建具有长度/直径比大于30:1的中央导体的过孔。
在此描述的实施例中,通过交替地堆叠介电支撑构件和牺牲材料,可以形成大体上包括空气的介电结构。该介电支撑构件可以包括孔,通过这些孔可以移除牺牲材料。移除牺牲材料后留下的空间充满空气。
图1是根据一个实施例的电子装置100的剖面。该电子装置100包括基底102,比如印制电路板(“PCB”)等等。该PCB 102包括延伸于PCB 102的顶部表面110和底部表面112之间的传输线过孔104。该传输线过孔104可以在顶部表面110和底部表面112之中的一个或两个上耦接传输线106(例如如图所示的4个传输线106)。传输线106可以被耦接于安装在PCB102上的各种电子元件108(例如如图所示两个电子元件108)。在一个实施例中,传输线106包括50欧姆传输线,而传输线过孔104被调整到接近50欧姆传输线,从而最小化在与传输线106的连接处的不连续。
在此描述的各种实施例中,传输线过孔104包括同轴过孔,其具有接地与信号导体之间的非固体介电结构。该非固体介电结构可以包括支撑信号导体并将该信号导体与接地导体分开的非固体介电结构。支撑结构之间的空间可以被空气占据。介电支撑结构可以被最小化,以使得接地导体和信号导体之间的介电体大体上为空气介电体。相比于固体介电体,用空气作为介电体,使得传输线过孔104的整体尺寸可以被减小。减小尺寸的过孔可以在PCB 102上改善布线,并减少面积的使用。
图2A和2B展示了根据一个示例性实施方式的具有传输线过孔201的PCB的一部分202。图2A展示了该PCB部分202的俯视图,而图2B展示了沿着线2B-2B截取的剖面图。同时参照图2A和2B,传输线过孔201包括围绕中央导体206的外部导体204。该中央导体206沿着传输线过孔201的纵轴线在PCB部分202的顶部和底部表面216和218之间延伸。多个介电支撑构件210被布置于过孔201中以支撑过孔内的中央导体206,并将中央导体206与外部导体204分开。每个介电支撑构架210之间的空间214容纳空气。因此中央导体206和外部导体204之间的介电体为包括介电支撑构件210和空气的非固体介电体。这些介电支撑构件210可以包括其中的多个孔212。如上所述,在制造过孔201的过程中,孔212可以被用于移除牺牲材料,以在介电支撑构件210之间形成空间214。可以在PCB部分202上形成导电结合垫208,其耦接到中央导体206,或者如下所述作为形成中央导体206的一部分被形成。
图3A和3B展示了根据一种示例性实施方式的介电支撑构件210。图3A展示了该介电支撑构件210的俯视图,而图3B展示了侧视图。同时参照图3A和3B,该介电支撑构件210包括介电材料构成的圆柱体或盘,介电材料比如塑料(诸如丙烯腈·丁二烯·苯乙烯“ABS”、聚乙烯等等)和聚酰亚胺(诸如KAPTON或类似材料)等等。介电支撑构件210包括中央孔302,传输线过孔的中央导体穿过该中央孔302。该介电支撑构件210还进一步包括围绕中央孔302的多个孔212。如在此所述,孔212可被用于在制造过程中移除牺牲材料。在一个实施例中,介电支撑构件210的边缘304比介电支撑构件210的内部部分更厚。例如,边缘304可以在支撑构件210的顶部和/或底部具有挡边。边缘304有助于介电支撑构件210在传输线过孔中的安装。
图4A和4B展示了根据一种示例性实施方式的具有传输线过孔401的PCB的一部分402。图4A展示了传输线过孔401的俯视图,而图4B展示了沿着线4B-4B截取的剖面图。图4A和4B中与图2A和2B中相同或类似的元件被标记了相同的参考标记。同时参照图4A和4B,传输线过孔401包括沿着过孔的纵轴线堆叠于过孔401中的多个子结构406。多个子结构406的每一个均包括沿着过孔401的纵轴线延伸的中央导体部分410,以及围绕该中央导体部分410布置的外部导体部分412。多个子结构406中的每一个均包括至少一个介电支撑构件210,该介电支撑构件210支撑中央导体部分410并将中央导体部分410与外部导体部分412分开。该介电支撑构件210可以按照如上所述设置。
传输线过孔410进一步包括布置于这些子结构406中连续的子结构的中央和外部导体部分410和412之间的导电胶或导电粘合剂(参照如在此的导电胶408)。如此,外部导体部分412电气地组合以形成外部导体,而内部导体部分410电气地组合形成内部导体。在某个实施例中,过孔401可以包括围绕外部导体部分412形成的更外部导体414。如上所述,介电支撑构件210之间的空间214容纳空气。通过从子结构406形成过孔401,能够形成高深宽比的过孔。中央导体的长度和直径的比率可以大于30:1。
图5是描述根据一种示例性实施方式形成传输线过孔的方法500的流程图。方法500可以参照图2A至2B,图6A至6C和图7来理解,具体如下所述。方法500可被用于形成如图2A至2B所示并如上所述的传输线过孔201。该方法500始于步骤502,在此步骤中,在基底中形成了沿着纵轴线延伸于基底的顶部和底部平面之间的过孔。例如,可以使用激光钻头或类似类型的用于半导体/装置制造工艺的钻头穿过基底钻孔。在步骤504,在过孔的壁上形成外部导体。例如,导电材料可以被电镀于过孔的侧壁上。该导电材料可以包括铜、铝、金或相似类型的金属以及这些金属的任何合金。图6A展示了某个基底的剖面图(比如,如图2A和2B所示的PCB部分202),该基底具有过孔601以及形成于过孔601的壁上的外部导体204。
在步骤506,在过孔中设立具有介电支撑构件和牺牲材料的介电结构。图6B展示了具有介电结构的某种基底的剖面图(比如,PCB的202部分),该介电结构之间有介电支撑构件210和牺牲材料602。在某个实施例中,可以形成与传输线过孔分离的介电支撑构件210。比如,可使用任何形成塑料部件的技术(诸如,3D打印机、注塑成型等等)形成介电支撑构件210。可以通过插入介电支撑构件210、沉积牺牲材料602、插入另一个介电支撑构件210、沉积另一层牺牲材料602,等等,可以在适当位置形成该介电结构。该牺牲材料602可以包括诸如水溶性聚合物的介电材料。水溶性聚合物的一个非限定实施例是聚丙烯酸(“PAA”)。该牺牲材料602被选为可被移除而不移除或损害介电支撑构件210。
在步骤508,在介电结构中形成中央过孔。例如,可以穿过介电结构钻出孔。在某个实施例中,介电支撑构件210可被形成为具有中央孔,而只有牺牲材料602被钻孔以形成中央过孔。或者,牺牲材料602和介电支撑构件210可均被钻孔以形成中央过孔。在步骤510,在中央过孔中形成中央导体。例如,导电性材料可以被电镀于中央过孔的侧壁上。在步骤512,牺牲材料被从介电结构移除。例如,牺牲材料可以曝露于蚀刻剂并且通过介电支撑构件上的孔排出。图6C展示了在中央过孔具有中央导体206的基底(比如PCB部分202)的剖面图。该牺牲材料602通过孔212被移除,留下了介电支撑构件210之间的空气的空间。
图7展示了根据另一种实施方式的基底(比如PCB的202部分)的剖面图。在步骤506,不同于如图6B所示的在适当位置形成介电结构,该介电结构可以独立于过孔形成,随后被插入该过孔。
图8是描述根据另一种示例性实施方式形成基底中的传输线过孔的方法800的流程图。该方法800可以参照图4A至4B和图9来理解,具体如下所述。方法800可以被用于形成如图4A至4B所示和如上所述的传输线过孔401。方法800始于步骤802,在此步骤中,在基底中形成过孔。例如,在基底钻孔以形成孔。在步骤804,在过孔的壁上形成外部导体。或者,步骤804可以被省略。在步骤806,形成子结构,该子结构具有通过介电支撑构件与中央导体部分分开的外部导体部分。子结构包括位于介电支撑构件之间的牺牲材料。图9展示了子结构406正在被插入过孔401中的基底(诸如PCB基底402)的剖面图。
在步骤808,从子结构移除牺牲材料。在一个实施例中,该牺牲材料可以在子结构被插入过孔之前被移除。在另一实施例中,步骤808可以被省略,直到随后的步骤之前将牺牲材料留在适当位置。在步骤810,堆叠子结构于过孔中,通过外部和中央导体部分之间的导电胶形成结合的外部和中央导体。在步骤812,如果还残留任何牺牲材料,则移除该牺牲材料。例如,可以如上所述地通过介电支撑构件上的孔移除牺牲材料。
在此描述了一种基底中的示例性传输线过孔结构。该结构包括沿着穿过基底的过孔的纵轴线堆叠于该过孔中的多个子结构,以及布置于多个子结构中连续的子结构的中央和外部导体部分之间的导电胶,以形成外部导体和中央导体。每个子结构包括:沿着纵轴线延伸的中央导体部分;围绕中央导体部分布置的外部导体部分;以及至少一个介电支撑构件,该介电支撑构件分离外部导体部分和中央导体部分并提供外部导体部分和中央导体部分之间的非固体空间。
在这种传输线过孔结构中,可以应用下述的一种或多种特性。非固体空间未被至少一个介电支撑构件占据的一部分可以被空气占据。至少一个介电支撑构件中的每一个均可包括由介电材料构成的盘,该盘具有多个穿过其的孔。对于至少一个介电支撑构件中的每一个,该盘接触外部导体部分的边缘可以比盘的内部部分厚。可以在基底中的过孔电镀围绕多个子结构的导体。中央导体的长度和直径的比率可以大于30:1。该中央和外部导体可以耦接于基底的至少一个表面上的至少一个传输线。
在此描述了一种形成基底中的传输线过孔结构的示例性方法。该方法包括:在基底内形成沿着纵轴线延伸于基底的顶部和底部表面之间的过孔;形成多个子结构,这些多个子结构的每一个均包括通过介电支撑构件与中央导体部分分开的外部导体部分,以及包括介电支撑构件之间的牺牲材料;用导电胶将多个子结构堆叠于过孔中,从而形成外部导体和中间导体,其中导电胶位于多个介电子结构中连续的子结构的外部和中央导体部分之间;以及从多个子结构中的每一个移除牺牲材料,以在中央导体部分和外部导体部分之间提供非固体空间。
在这样的方法中,可以应用下述的一种或多种特性。介电支撑构件可以具有穿过其的孔,且牺牲材料可以通过该孔被移除。非固体空间未被介电支撑构件占据的一部分可以被空气占据。牺牲材料可以在堆叠步骤之前被从多个子结构中的每一个中移除。该牺牲材料也可以在堆叠步骤之后被从多个子结构中的每一个中移除。中央导体的长度和直径之间的比率可以大于30:1。该方法可以进一步包括在插入多个子结构之前电镀该过孔。
另一个形成基底中的传输线过孔的示例性方法包括:在基底内形成沿着纵轴线延伸于基底顶部和底部表面之间的过孔;在过孔的壁上形成外部导体;在过孔内形成介电结构,该介电结构包括沿着纵轴线布置并于其间有牺牲材料的介电支撑构件;在介电结构中形成中央过孔;在中央过孔内形成中央导体;以及将牺牲材料从介电结构移除,以在中央导体和外部导体之间提供非固体空间。
在此方法中,可以应用下述的一种或多种特性。介电支撑构件可以具有穿过其的孔,且牺牲材料可以通过该孔被移除。非固体空间未被介电支撑构件占据的一部分可以被空气占据。该形成过程可以包括分离于基底形成介电结构并将该介电结构插入过孔。该形成过程可以包括在基底内于适当位置形成介电结构。中央导体的长度和直径之间的比率可以大于30:1。
尽管前述部分涉及示例性的结构和方法,但可以在不背离本申请基本范围的情况下设计其他实施例以及进一步的实施例,本申请的基本范围由权利要求所确定。
Claims (14)
1.一种基底中的传输线过孔结构,其特征在于,所述传输线过孔结构包括:
多个子结构,所述多个子结构沿着穿过所述基底的过孔的纵轴线堆叠于所述过孔内,每个所述子结构包括:
中央导体部分,所述中央导体部分沿着所述纵轴线延伸;
外部导体部分,所述外部导体部分围绕所述中央导体部分布置;以及
至少一个介电支撑构件,所述至少一个介电支撑构件分离所述外部导体部分和中央导体部分,并在外部导体部分和中央导体部分之间提供非固体空间;以及导电胶,所述导电胶布置于所述多个子结构中连续的子结构的中央导体部分与外部导体部分之间,从而形成外部导体和中央导体。
2.如权利要求1所述的传输线过孔结构,其特征在于,所述非固体空间中未被所述至少一个介电支撑构件占据的一部分被空气占据。
3.如权利要求1或2所述的传输线过孔结构,其特征在于,所述至少一个介电支撑构件中的每一个均包括由介电材料构成的盘,所述盘具有多个贯穿其的孔。
4.如权利要求3所述的传输线过孔结构,其特征在于,对于所述至少一个介电支撑构件的每一个,与所述外部导体部分接触的所述盘的边缘比所述盘的内部部分厚。
5.如权利要求1至4中任一项所述的传输线过孔结构,其特征在于,所述基底中的过孔镀有围绕所述多个子结构的导体。
6.如权利要求1至5中任一项所述的传输线过孔结构,其特征在于,所述中央导体的长度与所述中央导体的直径之间的比率大于30:1。
7.如权利要求1至6中任一项所述的传输线过孔结构,其特征在于,所述中央导体和外部导体耦接于所述基底的至少一个表面上的至少一个传输线。
8.一种形成基底中的传输线过孔结构的方法,其特征在于,所述方法包括:
在所述基底中形成沿着纵轴线在所述基底的顶部和底部表面之间延伸的过孔;
形成多个子结构,所述多个子结构中的每一个均包括通过介电支撑构件与中央导体部分分离的外部导体部分,并且每一个子结构还包括所述介电支撑构件之间的牺牲材料;
用导电胶在所述过孔内堆叠所述多个子结构,从而形成外部导体和中央导体,其中所述导电胶位于所述多个子结构中连续的子结构的中央导体部分和外部导体部分之间;以及
从所述多个子结构中的每一个移除所述牺牲材料,从而在所述中央导体部分和所述外部导体部分之间提供非固体空间。
9.如权利要求8所述的方法,其特征在于,所述介电支撑构件具有贯穿其的孔,并且所述牺牲材料被通过所述孔移除。
10.如权利要求8或9所述的方法,其特征在于,所述非固体空间中未被所述介电支撑构件占据的一部分被空气占据。
11.如权利要求8至10中任一项所述的方法,其特征在于,所述牺牲材料在所述堆叠步骤之前被从所述多个子结构中的每一个移除。
12.如权利要求8至10中任一项所述的方法,其特征在于,所述牺牲材料在所述堆叠步骤之后被从所述多个子结构中的每一个移除。
13.如权利要求8至12中任一项所述的方法,其特征在于,所述中央导体的长度与直径之间的比率大于30:1。
14.如权利要求8至13中任一项所述的方法,其特征在于,还包括:
在插入所述多个子结构之前电镀所述过孔。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/280,223 US9123738B1 (en) | 2014-05-16 | 2014-05-16 | Transmission line via structure |
US14/280,223 | 2014-05-16 | ||
PCT/US2015/011216 WO2015175023A1 (en) | 2014-05-16 | 2015-01-13 | Transmission line via structure |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106465535A true CN106465535A (zh) | 2017-02-22 |
CN106465535B CN106465535B (zh) | 2018-01-02 |
Family
ID=52472578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580025911.2A Active CN106465535B (zh) | 2014-05-16 | 2015-01-13 | 传输线过孔结构 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9123738B1 (zh) |
EP (1) | EP3143846B1 (zh) |
JP (1) | JP6367479B2 (zh) |
KR (1) | KR102105432B1 (zh) |
CN (1) | CN106465535B (zh) |
WO (1) | WO2015175023A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8912574B2 (en) * | 2010-12-14 | 2014-12-16 | International Business Machines Corporation | Device isolation with improved thermal conductivity |
US20170194245A1 (en) * | 2016-01-04 | 2017-07-06 | Globalfoundries Inc. | On-chip variable capacitor with geometric cross-section |
KR101824644B1 (ko) * | 2017-05-08 | 2018-02-01 | 주식회사 기가레인 | 선폭 축소형 연성회로기판 및 그 제조방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050146390A1 (en) * | 2004-01-07 | 2005-07-07 | Jae-Myung Baek | Multi-layer substrate having impedance-matching hole |
CN101133478A (zh) * | 2005-03-04 | 2008-02-27 | 三米拉-惜爱公司 | 利用电镀保护层同时并选择性分割通孔结构 |
US20090201654A1 (en) * | 2008-02-08 | 2009-08-13 | Lambert Simonovich | Method and system for improving electrical performance of vias for high data rate transmission |
US20130105212A1 (en) * | 2011-11-02 | 2013-05-02 | Japan Electronic Materials Corp. | Multilayer insulating substrate and method for manufacturing the same |
CN103260339A (zh) * | 2012-02-21 | 2013-08-21 | 富士通株式会社 | 多层布线板和电子装置 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128737A (en) | 1990-03-02 | 1992-07-07 | Silicon Dynamics, Inc. | Semiconductor integrated circuit fabrication yield improvements |
WO1996039012A1 (en) | 1995-06-01 | 1996-12-05 | The Whitaker Corporation | Electrical connection |
US6072690A (en) | 1998-01-15 | 2000-06-06 | International Business Machines Corporation | High k dielectric capacitor with low k sheathed signal vias |
JP3011197B1 (ja) * | 1998-08-13 | 2000-02-21 | 日本電気株式会社 | プリント配線板のコネクタ構造 |
JP2001077498A (ja) * | 1999-09-03 | 2001-03-23 | Nec Eng Ltd | セラミック基板及びその製造方法 |
JP4390368B2 (ja) * | 2000-06-08 | 2009-12-24 | 新光電気工業株式会社 | 配線基板の製造方法 |
TWI238513B (en) | 2003-03-04 | 2005-08-21 | Rohm & Haas Elect Mat | Coaxial waveguide microstructures and methods of formation thereof |
US6937120B2 (en) * | 2003-04-02 | 2005-08-30 | Harris Corporation | Conductor-within-a-via microwave launch |
US7276787B2 (en) * | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
JP4179186B2 (ja) | 2004-02-25 | 2008-11-12 | ソニー株式会社 | 配線基板およびその製造方法および半導体装置 |
US7005371B2 (en) | 2004-04-29 | 2006-02-28 | International Business Machines Corporation | Method of forming suspended transmission line structures in back end of line processing |
JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7215032B2 (en) | 2005-06-14 | 2007-05-08 | Cubic Wafer, Inc. | Triaxial through-chip connection |
US7534722B2 (en) * | 2005-06-14 | 2009-05-19 | John Trezza | Back-to-front via process |
JP2007012746A (ja) * | 2005-06-29 | 2007-01-18 | Shinko Electric Ind Co Ltd | 配線基板とその製造方法及び半導体装置 |
US7633167B2 (en) | 2005-09-29 | 2009-12-15 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
US7405477B1 (en) | 2005-12-01 | 2008-07-29 | Altera Corporation | Ball grid array package-to-board interconnect co-design apparatus |
US20070126085A1 (en) | 2005-12-02 | 2007-06-07 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
US7589390B2 (en) | 2006-03-10 | 2009-09-15 | Teledyne Technologies, Incorporated | Shielded through-via |
US7989915B2 (en) | 2006-07-11 | 2011-08-02 | Teledyne Licensing, Llc | Vertical electrical device |
US7898356B2 (en) | 2007-03-20 | 2011-03-01 | Nuvotronics, Llc | Coaxial transmission line microstructures and methods of formation thereof |
JP5346510B2 (ja) | 2007-08-24 | 2013-11-20 | 本田技研工業株式会社 | 貫通配線構造 |
JP2009124087A (ja) | 2007-11-19 | 2009-06-04 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
US8035198B2 (en) | 2008-08-08 | 2011-10-11 | International Business Machines Corporation | Through wafer via and method of making same |
US8198547B2 (en) | 2009-07-23 | 2012-06-12 | Lexmark International, Inc. | Z-directed pass-through components for printed circuit boards |
US8618629B2 (en) | 2009-10-08 | 2013-12-31 | Qualcomm Incorporated | Apparatus and method for through silicon via impedance matching |
US8242604B2 (en) * | 2009-10-28 | 2012-08-14 | International Business Machines Corporation | Coaxial through-silicon via |
US20110291287A1 (en) | 2010-05-25 | 2011-12-01 | Xilinx, Inc. | Through-silicon vias with low parasitic capacitance |
US8519542B2 (en) | 2010-08-03 | 2013-08-27 | Xilinx, Inc. | Air through-silicon via structure |
US8216936B1 (en) | 2010-10-21 | 2012-07-10 | Xilinx, Inc. | Low capacitance electrical connection via |
US8384225B2 (en) | 2010-11-12 | 2013-02-26 | Xilinx, Inc. | Through silicon via with improved reliability |
US8692381B1 (en) | 2011-01-06 | 2014-04-08 | Xilinx, Inc. | Integrated circuits with a resistance to single event upset occurrence and methods for providing the same |
TW201327756A (zh) * | 2011-12-26 | 2013-07-01 | Ind Tech Res Inst | 穿基板介層物結構及其製造方法 |
US9039448B2 (en) * | 2013-02-18 | 2015-05-26 | Tyco Electronics Corporation | Electronic interconnect devices having conductive vias |
US8877559B2 (en) * | 2013-03-15 | 2014-11-04 | Globalfoundries Inc. | Through-silicon via with sidewall air gap |
-
2014
- 2014-05-16 US US14/280,223 patent/US9123738B1/en active Active
-
2015
- 2015-01-13 KR KR1020167035406A patent/KR102105432B1/ko active IP Right Grant
- 2015-01-13 JP JP2017512633A patent/JP6367479B2/ja active Active
- 2015-01-13 WO PCT/US2015/011216 patent/WO2015175023A1/en active Application Filing
- 2015-01-13 CN CN201580025911.2A patent/CN106465535B/zh active Active
- 2015-01-13 EP EP15704621.0A patent/EP3143846B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050146390A1 (en) * | 2004-01-07 | 2005-07-07 | Jae-Myung Baek | Multi-layer substrate having impedance-matching hole |
CN101133478A (zh) * | 2005-03-04 | 2008-02-27 | 三米拉-惜爱公司 | 利用电镀保护层同时并选择性分割通孔结构 |
US20090201654A1 (en) * | 2008-02-08 | 2009-08-13 | Lambert Simonovich | Method and system for improving electrical performance of vias for high data rate transmission |
US20130105212A1 (en) * | 2011-11-02 | 2013-05-02 | Japan Electronic Materials Corp. | Multilayer insulating substrate and method for manufacturing the same |
CN103260339A (zh) * | 2012-02-21 | 2013-08-21 | 富士通株式会社 | 多层布线板和电子装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3143846B1 (en) | 2018-03-14 |
KR20170008819A (ko) | 2017-01-24 |
EP3143846A1 (en) | 2017-03-22 |
JP2017520935A (ja) | 2017-07-27 |
JP6367479B2 (ja) | 2018-08-01 |
WO2015175023A1 (en) | 2015-11-19 |
KR102105432B1 (ko) | 2020-04-29 |
CN106465535B (zh) | 2018-01-02 |
US9123738B1 (en) | 2015-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8325459B2 (en) | Channel performance of electrical lines | |
CN1741708A (zh) | 电路板及制造电路板方法 | |
CN101295585A (zh) | 电容器、包含该电容器的电路板及集成电路承载基板 | |
US9905508B2 (en) | Package structure | |
CN105323951A (zh) | 印刷电路板及其制造方法 | |
US10461389B2 (en) | Converter and manufacturing method thereof | |
CN106465535B (zh) | 传输线过孔结构 | |
CN105050312A (zh) | 布线基板 | |
US20150230329A1 (en) | Wiring board and method of manufacturing wiring board | |
CN108054505A (zh) | 电路板组件和天线装置 | |
US11581652B2 (en) | Spiral antenna and related fabrication techniques | |
SE520174C2 (sv) | Förfarande och anordning för anordnande av vior i mönsterkort | |
JP4585587B2 (ja) | 高周波多層基板及び高周波多層基板の製造方法 | |
US20050157447A1 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
US20060175081A1 (en) | method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material | |
US20160324001A1 (en) | Printed circuit board and method for manufacturing the printed circuit board | |
CN100592842C (zh) | 电路板的电性连通结构及具有该连通结构的电路板 | |
CN103974524A (zh) | 包括冷却装置的电路板系统 | |
JP4249601B2 (ja) | 配線基板 | |
EP4262328A1 (en) | Loading pads for impedance management in printed circuit board | |
JP5594855B2 (ja) | 配線基板 | |
CN101763942A (zh) | 一种电容、电路板以及电路板的制造方法 | |
JP2010232382A (ja) | 配線基板 | |
JP2006147730A (ja) | コンデンサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |