JP6367479B2 - 伝送線路ビア構造 - Google Patents

伝送線路ビア構造 Download PDF

Info

Publication number
JP6367479B2
JP6367479B2 JP2017512633A JP2017512633A JP6367479B2 JP 6367479 B2 JP6367479 B2 JP 6367479B2 JP 2017512633 A JP2017512633 A JP 2017512633A JP 2017512633 A JP2017512633 A JP 2017512633A JP 6367479 B2 JP6367479 B2 JP 6367479B2
Authority
JP
Japan
Prior art keywords
transmission line
conductor portion
dielectric support
support member
substructures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017512633A
Other languages
English (en)
Other versions
JP2017520935A5 (ja
JP2017520935A (ja
Inventor
マホニー,デイビッド・エム
マルディ,モーセン・エイチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of JP2017520935A publication Critical patent/JP2017520935A/ja
Publication of JP2017520935A5 publication Critical patent/JP2017520935A5/ja
Application granted granted Critical
Publication of JP6367479B2 publication Critical patent/JP6367479B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6616Vertical connections, e.g. vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6616Vertical connections, e.g. vias
    • H01L2223/6622Coaxial feed-throughs in active or passive substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

技術分野
本開示は一般に半導体デバイスおよびプロセスに関し、特に、半導体デバイス内の伝送線路ビア構造に関する。
背景
いくつかの電子デバイスは、それらの波特性が考慮されなければならず、プリント回路基板(PCB)上の線路の長さまたは配線の長さが無視できない、十分に高い周波数を有する信号を用いる。そのように高い周波数の信号を伝播するために、PCBは伝送線路トレースを電子部品間に含む。伝送線路トレースをPCBの1つの側から別の側へと導くために、伝送線路ビアは、伝送線路と一致するインピーダンスを有することが必要である。1つの種類の伝送線路ビアは、中心信号導体をその間の固体誘電体で囲む外側グランド導体を有する同軸のビアである。
概要
1つの例では、基板内の伝送線路ビア構造が、説明される。伝送線路ビア構造は、基板を通るビア内に、その長手軸に沿って積層された複数のサブ構造を含む。サブ構造の各々は中心導体部、外側導体部、および少なくとも1つの誘電体支持部材を含む。中心導体部は、長手軸に沿って延びる。外側導体部は、中心導体部の周りに配置される。誘電体支持部材(複数可)は、外側導体部および中心導体部を分離し、非固体容積を外側導体部と中心導体部との間に提供する。導電ペーストは、外側導体および中心導体を形成するために、複数のサブ構造のうちの連続するものの中心導体部および外側導体部の間に配置される。
別の例では、基板内の伝送線路構造を形成する方法は、基板内にその長手軸に沿って基板の頂部表面と底部表面との間に延びるビアを形成することを含む。外側導体は、ビアの壁に形成される。誘電体構造は、ビア内に確立される。誘電体構造は、その間に犠牲材料を有する、長手軸に沿って配置される誘電体支持部材を含む。中心ビアは、誘電体構造内に形成される。中心導体は、中心ビア内に形成される。犠牲材料は、非固体容積を中心導体と外側導体との間に提供する、誘電体構造から除去される。
別の例では、基板内の伝送線路構造を形成する方法は、基板内にその長手軸に沿って基板の頂部表面と底部表面との間を延びるビアを形成することを含む。複数のサブ構造が形成され、複数のサブ構造の各々は、誘電体支持部材によって中心導体部から分離される外側導体部を含み、かつ犠牲材料を誘電体支持部材間に含む。複数のサブ構造は、外側導体および中心導体を形成するために、複数のサブ構造のうちの連続するものの外側導体部および中心導体部の間に導電ペーストでビア内に積層される。犠牲材料は、中心導体部と外側導体部との間に非固体容積を提供する複数のサブ構造の各々から除去される。
図面の簡単な説明
上記の構造および方法が詳細に理解されることができるように、より具体的な説明が具体例を参照することによって行われ、そのいくつかは、添付された図面に図示されるだろう。しかし、留意すべきは、添付された図面は、純粋に本質的に例示的であり、そのためその特許請求の範囲を限定するものではなく、発明は他の均等に有効な実施形態を認めうる。
電子デバイスの断面図である。 伝送線路ビアを有するPCBの一部を示す。 伝送線路ビアを有するPCBの一部を示す。 誘電体支持部材を示す。 誘電体支持部材を示す。 伝送線路ビアを有するPCBの一部を示す。 伝送線路ビアを有するPCBの一部を示す。 基板内の伝送線路ビアを形成する方法を示すフロー図である。 図5に示された方法の異なるステップの後の基板の断面図である。 図5に示された方法の異なるステップの後の基板の断面図である。 図5に示された方法の異なるステップの後の基板の断面図である。 図5に示された方法の誘電体構造を形成するステップの別の例の基板の断面図である。 基板内の伝送線路ビアを形成する方法を示すフロー図である。 図8に示された方法のステップの後の基板の断面図である。
理解を容易にするために、可能な場合、図において共通する同じ要素に割り当てるために、同じ参照符号が使用される。1つの例の要素は、便利には他の実施形態に組み込まれてもよい。
詳細な説明
伝送線路ビア構造が、説明される。1つの例では、プリント回路基板(PCB)といった基板内に、同軸のビア構造が形成される。同軸のビア構造は、中心導体の周りに配置される外側導体を含む。1つまたは複数の誘電体支持部材は、ビア内に、中心導体を支持し、かつ、中心導体を外側導体から分離するために配置される。いずれの固体材料も、誘電体支持部材間にビアの長手軸に沿って配置されない。むしろ、誘電体支持部材間の容積は、空気で充填される。誘電体支持部材は、誘電体構造が実質的に空気であるように作られることができる。実質的に空気ベースの誘電体を使用することは、固体誘電体伝送線路ビアと比べて削減された大きさのビアを可能とする。これは、PCBの経路形成を向上させPCBの面積を浪費させないことができる。
1つの例では、第1に同軸のサブ構造を形成することによって、高いアスペクト比のビアが形成されることができる。各サブ構造は、中心導体部の周りに外側導体部を含む。誘電体支持部材(複数可)は、中心導体を支持する。サブ構造は、外側導体部および中心導体部を電気的に結合し、サブ構造を互いに機械的に固定する導電ペーストでビア内に積層されることができる。30:1より大きい長さ対直径比を有する中心導体を有するビアが、作成されることができる。
ここで説明されるいくつかの例では、実質的に空気を備える誘電体構造は、誘電体支持部材および犠牲材料を交互に積層することによって形成されることができる。誘電体支持部材は、そこを通って犠牲材料が除去されることができるボアを含むことができる。犠牲材料が除去された後、残される容積は、空気で充填される。
図1は、1つの例示的実施形態に従う電子デバイス100の断面図である。電子デバイス100は、プリント回路基板(PCB)等といった基板102を含む。PCB102は、PCB102の頂部表面110および底部表面112の間を延在する伝送線路ビア104を含む。伝送線路ビア104は、伝送線路(複数可)106に頂部および底部表面110および112のいずれかまたは両方で結合されることができる(たとえば4つの伝送線路106が示される)。伝送線路(複数可)106は、PCB102に実装されるさまざまな電子部品108に結合されることができる(たとえば2つの電子部品108が示される)。1つの例では、伝送線路(複数可)106は、50オーム伝送線路を備え、伝送線路ビア104は、伝送線路106への接続における不連続を最小化するために50オーム伝送線路の近傍に調整される。
ここに説明されるさまざまな例では、伝送線路ビア104は、グランドと信号導体との間に非固体誘電体構造を有する同軸のビアを備える。非固体誘電体構造は、信号導体を支持し、かつ信号導体をグランド導体から分離する誘電体支持構造を含むことができる。支持構造間の容積は、空気によって占有されることができる。誘電体支持構造は、グランドと信号導体との間の誘電体が、実質的に空気誘電体となるように最小化されることができる。空気を誘電体として用いることで、伝送線路ビア104の全体的な大きさは、固体誘電体を有するビアに比べて削減されることができる。削減された大きさのビアは、改善された経路形成およびPCB102上の削減された面積を提供することができる。
図2Aおよび2Bは、1つの例示的実施形態に従う伝送線路ビア201を有するPCBの部分202を示す。図2Aは、PCB部分202の上面図を示し、同時に図2Bは、2B−2B線に沿った断面図を示す。図2Aおよび2Bを同時に参照して、伝送線路ビア201は、中心導体206の周りに外側導体204を含む。中心導体206は、PCB部分202の頂部と底部表面216および218との間を、伝送線路ビア201の長手軸に沿って延在する。複数の誘電体支持部材210は、中心導体206をビア内で支持し、かつ、外側導体204から中心導体206を分離するために、ビア201内に配置される。誘電体支持部材210の各々の間の容積214は、空気を含む。このため、中心導体206と外側導体204との間の誘電体は、誘電体支持部材210および空気を備える非固体誘電体である。誘電体支持部材210は、その中に複数のボア212を含むことができる。以下に説明されるように、ボア212は、容積214を誘電体支持部材210間に形成するために、犠牲材料をビア201の製造中に除去するために使用されることができる。以下に説明されるように、導電性接続パッド208は、中心導体206に結合されるPCB部分202上に形成されることができ、または中心導体206を形成する部分に形成されることができる。
図3Aおよび3Bは、1つの例示的実施形態に従う誘電体支持部材210を示す。図3Aは誘電体支持部210の上面図を示し、図3Bは側面図を示す。図3Aおよび3Bを同時に参照して、誘電体支持部材210は、プラスチック(たとえば、アクリロニトリルブタジエンスチレン(ABS)、ポリエチレン等)、ポリイミド(たとえば、KAPTON等の材料)などの誘電体材料のシリンダまたはディスクを備える。誘電体支持部210は、伝送線路ビアの中心導体がそこを通る中央ボア302を含む。誘電体支持部210は、中央ボア302の周りに複数のボア212をさらに含む。ここで説明されるように、ボア212は、犠牲材料を製造中に除去するために使用されることができる。1つの例では、誘電体支持部材210のエッジ304は、誘電体支持部材210の内側部分よりも厚い。たとえば、エッジ304は、支持部材210の頂部および/または底部上にリブを含むことができる。エッジ304は、誘電体支持部材210を伝送線路ビア内に取り付けることを容易にする。
図4Aおよび4Bは、1つの例示的実施形態に従う伝送線路ビア401を有するPCBの部分402を示す。図4Aは、伝送線路ビア401の上面図を示し、図4Bは、4B−4B線に沿った断面図を示す。図2Aおよび2Bの要素と同じまたは同様である図4Aおよび4Bの要素には、同じ参照符号が付される。図AおよびBを同時に参照して、伝送線路ビア401は、ビア401内にその長手軸に沿って積層された複数のサブ構造406を含む。サブ構造406の各々は、ビア401の長手軸に沿って延びる中心導体部410と、中心導体部410の周りに配置される外側導体部412とを含む。サブ構造406の各々は、中心導体部410を支持し、かつ、中心導体部410を外側導体部412から分離する少なくとも1つの誘電体支持部材210を含む。誘電体支持部材210は、上述のように構成されることができる。
伝送線路ビア401は、サブ構造406のうちの連続するものの中心および外側導体部410および412の間に配置される導電ペーストまたは接着剤(ここでは、導電ペースト408とも称される)をさらに含む。このやり方では、外側導体部410は外側導体を形成するために電気的に結合し、内側導体部412は、内側導体を形成するために電気的に結合する。1つの例では、ビア401は外側導体部410の周りに形成されるさらなる外側導体414を含むことができる。上述のように、容積214は、誘電体支持部材210間に空気を含む。ビア401をサブ構造406から形成することによって、高いアスペクト比のビアが形成されることができる。中心導体の直径に対するその長さの比は、30:1よりも大きくされることができる。
図5は、1つの例示的実施形態に従う、基板内の伝送線路ビアを形成する方法500のフロー図を示す。方法500は、図2A〜B、6A〜6C、および7を参照し、以下に説明されるように理解されることができる。方法500は、上述のように図2A〜Bに示される伝送線路ビア201を形成するために使用されることができる。方法500は、ステップ502で始まり、そこではビアは、頂部と底部表面との間にその長手軸に沿って延在する基板内に形成される。たとえば、穴は、レーザードリルまたは半導体/電子デバイス製造プロセスで使用される同様の種類のドリルを使用して基板を貫通して掘削されることができる。ステップ504では、外側導体は、ビアの壁部上に形成される。たとえば、導電材料はビアの側壁部上に電気メッキされることができる。導電材料は銅、アルミニウム、金などのような種類の金属またはそのような金属の任意の合金を含むことができる。図6Aは、ビア601およびビア601の壁に形成される外側導体204を有する基板(たとえば図2Aおよび2Bに示されたPCB部分202)の断面図を示す。
ステップ506では、誘電体構造は、誘電体支持部材および犠牲材料を有するビア内に確立される。図6Bは、誘電体支持部材210およびそれらの間の犠牲材料602を有する誘電体構造を有する基板(たとえばPCB部分202)の断面図を示す。1つの例では、誘電体支持部材210は、伝送線路ビアから分離して形成されることができる。たとえば、誘電体支持部材210は、3Dプリンタ、射出成形等といった、プラスチック部品を形成するための任意の技術を使用して形成されることができる。誘電体構造は、誘電体支持部材210を挿入し、犠牲材料602を堆積し、別の誘電体支持部材210を挿入し、犠牲材料602の別の層を堆積するなどによって、所定の場所に形成されることができる。犠牲材料602は、水溶性ポリマーといった誘電体材料を含むことができる。水溶性ポリマーの非限定的例は、ポリ(アクリル酸)(PAA)である。犠牲材料602は、誘電体支持部材210を除去しまたは損傷することなく、それが除去されることができるように選択される。
ステップ508では、中心ビアは、誘電体構造内に形成される。たとえば、穴は、誘電体構造を貫通して掘削されることができる。1つの例では、誘電体支持部材210は、中心ボアを有して形成されることができ、犠牲材料602のみが、中心ビアを形成するために掘削される。代替的に、犠牲材料602および誘電体支持部材210の両方は、中心ビアを形成するために掘削される。ステップ510では、中心導体は、中心ビア内に形成される。たとえば、導電材料は、中心ビアの側壁部上に電気メッキされることができる。ステップ512では、犠牲材料は、誘電体構造から除去される。たとえば、犠牲材料は、エッチング液にさらされて誘電体支持部材内のボアから排出されることができる。図6Cは、中心ビア内の中心導体206を有する基板(たとえばPCB部分202)の断面図を示す。犠牲材料602は、ボア212を通して除去されており、空気の容積が誘電体支持部材210間に残されている。
図7は、別の実施例に従う基板(たとえばPCB部分202)の断面図を示す。ステップ506では、誘電体構造を図6Bに示されるように所定の場所に形成する代わりに、誘電体構造は、ビアから分離して形成され、そしてビアに挿入されることができる。
図8は、別の実施例に従う基板内の伝送線路ビアを形成する方法800のフロー図を示す。方法800は、図4A〜Bおよび9を参照して以下に説明されるように理解されることができる。方法800は、上述されるように図4A〜Bに示される伝送線路ビア401を形成するために使用されることができる。方法800は、ステップ802で始まり、そこではビアは、基板内に形成される。たとえば、穴は基板内に掘削されることができる。ステップ804では、外側導体は、ビアの壁部上に形成されることができる。代替的に、ステップ804は、省略されることができる。ステップ806では、誘電体支持部材によって中心導体部から分離される外側導体部を有するサブ構造が形成される。サブ構造は、犠牲材料を誘電体支持部材間に含む。図9は、サブ構造406がビア401に挿入されるときの基板(たとえばPCB基板402)の断面図を示す。
ステップ808では、犠牲材料は、サブ構造から除去される。1つの例では、犠牲材料は、サブ構造をビアに挿入する前に除去されることができる。別の例では、ステップ808は、省略されることができ、犠牲材料を次のステップまで所定の場所に残す。ステップ810では、サブ構造は、結合した外側および中心導体を形成するために、外側と中心導体部との間に導電ペーストを有するビア内に積層される。ステップ812では、いずれかの犠牲材料が残っている場合、犠牲材料は除去されることができる。たとえば、上述のように、犠牲材料は誘電体支持部材内のボアを通して、除去されることができる。
例示的な基板内の伝送線路ビア構造が説明された。構造は、その長手軸に沿って基板を通るビア内に積層された複数のサブ構造を備え、外側導体および中心導体を形成するために、導電ペーストは複数のサブ構造のうちの連続するものの中心および外側導体部の間に配置される。サブ構造の各々は、長手軸に沿って延びる中心導体部と、中心導体部の周りに配置される外側導体部と、外側導体部および中心導体部を分離し、非固体容積を外側導体部および中心導体部の間に提供する少なくとも1つの誘電体支持部材を含む。
そのような伝送線路ビア構造では、以下の1つまたは複数が適用されてもよい。 少なくとも1つの誘電体支持部材によって占有されない非固体容積の一部は、空気によって占有されてもよい。少なくとも1つの誘電体支持部材の各々は、そこを通る複数のボアを有する誘電体材料のディスクを備えてもよい。少なくとも1つの誘電体支持部材の各々に対して、外側導体部に接触するディスクのエッジはディスクの内側部分よりも厚くてもよい。基板内のビアは、複数のサブ構造を囲む導体でメッキされてもよい。中心導体の長さと中心導体の直径との間の比は、30:1より大きくてもよい。中心および外側導体は、基板の少なくとも1つの表面上の少なくとも1つの伝送線路に結合されてもよい。
基板内の伝送線路ビア構造を形成する例示的な方法が説明された。方法は、その長手軸に沿って頂部および底部表面の間に延在する基板内のビアを形成することと、複数のサブ構造を形成することを備え、複数のサブ構造の各々は、誘電体支持部材によって中心導体部から分離される外側導体部を含み、かつ犠牲材料を誘電体支持部材間に含み、方法はさらに、外側導体および中心導体を形成するために、複数のサブ構造を、複数のサブ構造のうちの連続するものの外側と中心導体部との間に導電ペーストでビア内に積層することと、犠牲材料を複数のサブ構造の各々から除去し、非固体容積を中心導体部と外側導体部との間に提供することとを備える。
そのような方法では、以下の1つまたは複数が適用されてもよい。誘電体支持部材は、そこを通るボアを有してもよく、犠牲材料は、ボアを通して除去されてもよい。誘電体支持部材によって占有されない非固体容積の一部は、空気によって占有されてもよい。犠牲材料は、複数のサブ構造の各々から、積層するステップの前に除去されてもよい。犠牲材料は、複数のサブ構造の各々から、積層するステップの後に除去されてもよい。中心導体の長さおよび直径の間の比は、30:1よりも大きくてもよい。方法は、複数のサブ構造の挿入の前にビアをメッキすることをさらに備えてもよい。
基板内の伝送線路ビア構造を形成する別の例示的な方法は、その長手軸に沿って頂部と底部表面との間に延在する基板内のビアを形成することと、外側導体をビアの壁部上に形成することと、誘電体構造をビア内に確立することとを備え、誘電体構造は、その間に犠牲材料を有する長手軸に沿って配置される誘電体支持部材を含み、方法はさらに、中心ビアを誘電体構造内に形成することと、中心導体を中心ビア内に形成することと、犠牲材料を誘電体構造から除去し、非固体容積を中心導体と外側導体との間に提供することと、を備える。
そのような方法では、以下の1つまたは複数が適用されてもよい。誘電体支持部材は、そこを通るボアを有してもよく、犠牲材料は、ボアを通して除去されてもよい。誘電体支持部材によって占有されない非固体容積の一部は、空気によって占有されてもよい。確立することは、誘電体構造を基板とは別に形成し、誘電体構造をビアに挿入することを備えてもよい。確立することは、誘電体構造を基板内の所定の場所に形成することを備えてもよい。中心導体の長さと直径との間の比は、30:1より大きくてもよい。
上記は、例示的な構造および方法に向けられているが、他のおよびさらなる実施形態は、以下の特許請求の範囲によって決定されるその基本的な範囲から逸脱することなく考案されることができる。

Claims (14)

  1. 基板内の伝送線路ビア構造であって、
    前記基板を通るビア内に、その長手軸に沿って積層された複数のサブ構造を備え、前記サブ構造の各々は、
    前記長手軸に沿って延びる中心導体部と、
    前記中心導体部の周りに配置される外側導体部と、
    前記外側導体部と前記中心導体部とを分離し、前記外側導体部と前記中心導体部との間に非固体容積の少なくとも1つの境界規定する少なくとも1つの誘電体支持部材とを含み、前記伝送線路ビア構造はさらに、
    外側導体および中心導体を形成するために、前記複数のサブ構造のうちの連続するものの前記外側導体部および前記中心導体部の間に配置される導電ペーストを備える、伝送線路ビア構造。
  2. 前記少なくとも1つの誘電体支持部材によって占有されない前記非固体容積の一部は、空気によって占有される、請求項1に記載の伝送線路ビア構造。
  3. 前記少なくとも1つの誘電体支持部材の各々は、誘電体材料のディスクを備え、前記誘電体材料のディスクは、そこを通る複数のボアを有する、請求項1または2に記載の伝送線路ビア構造。
  4. 前記少なくとも1つの誘電体支持部材の各々について、前記外側導体部に接触する前記ディスクのエッジは、前記ディスクの内側部分よりも厚い、請求項3に記載の伝送線路ビア構造。
  5. 前記基板内の前記ビアは、前記複数のサブ構造を囲む導体でメッキされている、請求項1から4のいずれか1項に記載の伝送線路ビア構造。
  6. 前記中心導体の長さと前記中心導体の直径との間の比は、30:1よりも大きい、請求項1〜5のいずれか1項に記載の伝送線路ビア構造。
  7. 前記中心導体および前記外側導体は、前記基板の少なくとも1つの表面上の少なくとも1つの伝送線路に結合される、請求項1〜6のいずれか1項に記載の伝送線路ビア構造。
  8. 基板内の伝送線路ビア構造を形成する方法であって、
    前記基板内に長手軸に沿ってその頂部表面と底部表面との間に延びるビアを形成することと、
    複数のサブ構造を形成することを備え、前記複数のサブ構造の各々は、誘電体支持部材によって中心導体部から分離される外側導体部を含み、かつ前記誘電体支持部材間に犠牲材料を含み、前記方法はさらに、
    外側導体および中心導体を形成するために、前記複数のサブ構造のうちの連続するものの前記外側導体部および前記中心導体部の間に、導電ペーストで前記ビア内に前記複数のサブ構造を積層することと、
    前記犠牲材料を前記複数のサブ構造の各々から除去することと、を備え、前記誘電体支持部材は前記中心導体部と前記外側導体部との間に非固体容積の境界を規定する、方法。
  9. 前記誘電体支持部材は、そこを通るボアを有し、前記犠牲材料は、前記ボアを通して除去される、請求項8に記載の方法。
  10. 誘電体支持部材によって占有されない前記非固体容積の一部は、空気によって占有される、請求項8または9に記載の方法。
  11. 前記犠牲材料は、前記積層するステップの前に前記複数のサブ構造の各々から除去される、請求項8〜10のいずれか1項に記載の方法。
  12. 前記犠牲材料は、前記積層するステップの後に前記複数のサブ構造の各々から除去される、請求項8〜10のいずれか1項に記載の方法。
  13. 前記中心導体の長さと直径との間の比は30:1よりも大きい、請求項8〜12のいずれか1項に記載の方法。
  14. 前記複数のサブ構造の挿入の前に前記ビアをメッキすることをさらに備える、請求項8〜13のいずれか1項に記載の方法。
JP2017512633A 2014-05-16 2015-01-13 伝送線路ビア構造 Active JP6367479B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/280,223 2014-05-16
US14/280,223 US9123738B1 (en) 2014-05-16 2014-05-16 Transmission line via structure
PCT/US2015/011216 WO2015175023A1 (en) 2014-05-16 2015-01-13 Transmission line via structure

Publications (3)

Publication Number Publication Date
JP2017520935A JP2017520935A (ja) 2017-07-27
JP2017520935A5 JP2017520935A5 (ja) 2017-12-28
JP6367479B2 true JP6367479B2 (ja) 2018-08-01

Family

ID=52472578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017512633A Active JP6367479B2 (ja) 2014-05-16 2015-01-13 伝送線路ビア構造

Country Status (6)

Country Link
US (1) US9123738B1 (ja)
EP (1) EP3143846B1 (ja)
JP (1) JP6367479B2 (ja)
KR (1) KR102105432B1 (ja)
CN (1) CN106465535B (ja)
WO (1) WO2015175023A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912574B2 (en) * 2010-12-14 2014-12-16 International Business Machines Corporation Device isolation with improved thermal conductivity
US20170194245A1 (en) * 2016-01-04 2017-07-06 Globalfoundries Inc. On-chip variable capacitor with geometric cross-section
KR101824644B1 (ko) * 2017-05-08 2018-02-01 주식회사 기가레인 선폭 축소형 연성회로기판 및 그 제조방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128737A (en) 1990-03-02 1992-07-07 Silicon Dynamics, Inc. Semiconductor integrated circuit fabrication yield improvements
WO1996039012A1 (en) 1995-06-01 1996-12-05 The Whitaker Corporation Electrical connection
US6072690A (en) 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
JP3011197B1 (ja) * 1998-08-13 2000-02-21 日本電気株式会社 プリント配線板のコネクタ構造
JP2001077498A (ja) * 1999-09-03 2001-03-23 Nec Eng Ltd セラミック基板及びその製造方法
JP4390368B2 (ja) * 2000-06-08 2009-12-24 新光電気工業株式会社 配線基板の製造方法
TWI238513B (en) 2003-03-04 2005-08-21 Rohm & Haas Elect Mat Coaxial waveguide microstructures and methods of formation thereof
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
KR20050072881A (ko) * 2004-01-07 2005-07-12 삼성전자주식회사 임피던스 정합 비아 홀을 구비하는 다층기판
JP4179186B2 (ja) 2004-02-25 2008-11-12 ソニー株式会社 配線基板およびその製造方法および半導体装置
US7005371B2 (en) 2004-04-29 2006-02-28 International Business Machines Corporation Method of forming suspended transmission line structures in back end of line processing
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
JP2007012746A (ja) * 2005-06-29 2007-01-18 Shinko Electric Ind Co Ltd 配線基板とその製造方法及び半導体装置
US7633167B2 (en) 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US7405477B1 (en) 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US7589390B2 (en) 2006-03-10 2009-09-15 Teledyne Technologies, Incorporated Shielded through-via
US7989915B2 (en) 2006-07-11 2011-08-02 Teledyne Licensing, Llc Vertical electrical device
EP1973189B1 (en) 2007-03-20 2012-12-05 Nuvotronics, LLC Coaxial transmission line microstructures and methods of formation thereof
JP5346510B2 (ja) 2007-08-24 2013-11-20 本田技研工業株式会社 貫通配線構造
JP2009124087A (ja) 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
US20090201654A1 (en) 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission
US8035198B2 (en) 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8618629B2 (en) 2009-10-08 2013-12-31 Qualcomm Incorporated Apparatus and method for through silicon via impedance matching
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US20110291287A1 (en) 2010-05-25 2011-12-01 Xilinx, Inc. Through-silicon vias with low parasitic capacitance
US8519542B2 (en) 2010-08-03 2013-08-27 Xilinx, Inc. Air through-silicon via structure
US8216936B1 (en) 2010-10-21 2012-07-10 Xilinx, Inc. Low capacitance electrical connection via
US8384225B2 (en) 2010-11-12 2013-02-26 Xilinx, Inc. Through silicon via with improved reliability
US8692381B1 (en) 2011-01-06 2014-04-08 Xilinx, Inc. Integrated circuits with a resistance to single event upset occurrence and methods for providing the same
JP2013118354A (ja) * 2011-11-02 2013-06-13 Japan Electronic Materials Corp 多層絶縁基板および多層絶縁基板の製造方法
TW201327756A (zh) * 2011-12-26 2013-07-01 Ind Tech Res Inst 穿基板介層物結構及其製造方法
JP2013172036A (ja) * 2012-02-21 2013-09-02 Fujitsu Ltd 多層配線基板及び電子機器
US9039448B2 (en) * 2013-02-18 2015-05-26 Tyco Electronics Corporation Electronic interconnect devices having conductive vias
US8877559B2 (en) * 2013-03-15 2014-11-04 Globalfoundries Inc. Through-silicon via with sidewall air gap

Also Published As

Publication number Publication date
EP3143846B1 (en) 2018-03-14
EP3143846A1 (en) 2017-03-22
KR102105432B1 (ko) 2020-04-29
JP2017520935A (ja) 2017-07-27
CN106465535A (zh) 2017-02-22
KR20170008819A (ko) 2017-01-24
WO2015175023A1 (en) 2015-11-19
CN106465535B (zh) 2018-01-02
US9123738B1 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
US7550320B2 (en) Method of fabricating substrate with embedded component therein
EP1863326B1 (en) Printed wiring board with inverted coaxial via
JP2006041463A (ja) 導電性コラムの製造方法及び導電性コラムを有する回路板
US10079202B2 (en) Structure for isolating high speed digital signals in a high density grid array
US9839132B2 (en) Component-embedded substrate
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
US20130105987A1 (en) Laminate interconnect having a coaxial via structure
US10187971B2 (en) Wiring board and method of manufacturing wiring board
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP6367479B2 (ja) 伝送線路ビア構造
JP4617900B2 (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
SE520174C2 (sv) Förfarande och anordning för anordnande av vior i mönsterkort
JP2015185735A (ja) 多層配線板及びその製造方法
JP2009176893A (ja) プリント配線板
US20150008029A1 (en) Circuit board and method of manufacturing the same
WO2017020448A1 (zh) 印刷电路板的机械过孔方法及机械过孔的印刷电路板
US20060175081A1 (en) method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material
JP2021508421A (ja) 螺旋アンテナ及び関連する製造技術
CN107454761B (zh) 高密度增层多层板的制造方法
CN106851977B (zh) 印刷电路板及其制作方法
JP2019071318A (ja) 多層配線板及びその製造方法
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
JP2010519769A (ja) 高速メモリパッケージ
JP2019029559A (ja) 多層配線板及びその製造方法
US20160324001A1 (en) Printed circuit board and method for manufacturing the printed circuit board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171117

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R150 Certificate of patent or registration of utility model

Ref document number: 6367479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250