TW201327756A - 穿基板介層物結構及其製造方法 - Google Patents

穿基板介層物結構及其製造方法 Download PDF

Info

Publication number
TW201327756A
TW201327756A TW100148545A TW100148545A TW201327756A TW 201327756 A TW201327756 A TW 201327756A TW 100148545 A TW100148545 A TW 100148545A TW 100148545 A TW100148545 A TW 100148545A TW 201327756 A TW201327756 A TW 201327756A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
substrate
via structure
opening
substrate via
Prior art date
Application number
TW100148545A
Other languages
English (en)
Inventor
Tzu-Chien Hsu
Tzu-Kun Ku
Cha-Hsin Lin
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100148545A priority Critical patent/TW201327756A/zh
Priority to US13/341,846 priority patent/US20130161825A1/en
Publication of TW201327756A publication Critical patent/TW201327756A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供了一種穿基板介層物結構，包括：一基板；一開口，位於該基板內；一介電層，位於該開口之側壁上；一導電柱，位於該開口內；以及一空室，經移除部份之該介電層而形成於該開口內。

Description

穿基板介層物結構及其製造方法
本發明係關於半導體製作技術，且特別是關於一種穿基板介層物(through substrate via，TSV)結構及其製造方法。
穿基板介層物(through substrate via，TSV)為穿透一矽晶圓或一矽晶片之一種垂直型電性連結物，而穿基板介層物技術對於三維封裝物(3D package)及三維積體電路(3D IC)的製作極為重要。
如封裝物內系統(system in package)及晶片堆疊多晶片模組(chip stack multi-chip module)之三維封裝物係包括經垂直堆疊之兩個或兩個以上的晶片，因此可佔據較少空間。
於部份之三維封裝物中，可使用穿基板介層物以形成穿透晶片主體之垂直連結物。因此不會增加所得到之封裝物的長度或寬度。由於不具備中間連結構件，因此採用穿基板介層物之三維封裝物可更為平坦化。
三維積體電路則係由垂直地堆疊矽晶圓及/或晶片而所建立而成之單一積體電路，如此可將其封裝成單一裝置。而藉由穿基板介層物技術的使用，三維積體電路可於一小尺寸中整合多樣功能。此外，亦可縮短穿透裝置之電路，進而加速了相關操作。
如此，便需要一種可靠之穿基板介層物結構及其製造方法，以利三維封裝物與三維積體電路等半導體裝置之應用。
依據一實施例，本發明提供了一種穿基板介層物結構，包括：一基板；一開口，位於該基板內；一介電層，位於該開口之側壁上；一導電柱，位於該開口內；以及一空室，經移除部份之該介電層而形成於該開口內。
依據另一實施例，本發明提供了一種穿基板介層物結構之製造方法，包括：提供一基板；形成一開口於該基板內；形成一介電層於該開口內；形成一導電柱於形成有該介電層之該開口內；以及部份移除該介電層，以形成空室。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下：
請參照第1~15圖，顯示了依據本發明一實施例之一種穿基板介層物結構之製造方法，其中第1、3、5、7、9、11、13等圖為一系列上視示意圖，而第2、4、6、8、10、12、14與15等圖則分別顯示了沿第1、3、5、7、9、11、13等圖內之線段2-2、線段4-4、線段6-6、線段8-8、線段10-10、線段12-12、線段14-14及線段15-15內之一剖面示意圖。
請參照第1圖與第2圖，首先提供一基板100，其上形成有一介電層102。在此，基於簡化圖示之目的，於第1-2圖中僅顯示了基板100與介電層102之一部，而於基板100之上或之內，以及於介電層102之上之內可形成有如主動元件(active device)、被動元件(passive device)及/或內連元件(interconnect elements)等電性連結於後續形成之穿基板介層物之其他構件，在此則並未詳細描述其實施情形。在此，基板100係以一半導體基板為例，其可為一塊狀矽基板(bulk silicon substrate)，而介電層102則可包括如氧化矽、氮化矽或其他適合之介電材料。於其他實施例中，基板100可包括如鍺、砷化鎵、碳化矽、氮化鎵或其他半導體材料，或者是包括如陶瓷、玻璃、有機高分子聚合物等絕緣材料。
接著，施行一圖案化製程104，其包括一微影步驟與一蝕刻步驟(皆未顯示)，以於基板100與介電層102之一部內形成一開口106。如第2圖所示，開口106係穿透了介電層102而形成於基板100之一部內。
請參照第3-4圖，接著坦覆地形成一介電層108於基板100與介電層102之上並填滿開口106。介電層108可藉由如旋轉塗佈之沈積方式所形成，因此於形成後可於介電層102之上形成一平坦表面。在此，介電層108包括不同於介電層102之介電材料，且較佳地為介電常數少於3.9之一低介電常數(low-k)介電材料，例如為苯環丁烯(Benzocyclobutene，BCB;k=2.64)之低介電常數介電材料。
請繼續參照第5-6圖，接著於介電層108之上形成一圖案化介電層110，其內具有一開口112。在此，圖案化介電層110係坦覆地覆蓋了介電層108，而其內開口112則露出了位於開口106內介電層108之一部。接著採用圖案化介電層110作為蝕刻罩幕，並施行一蝕刻製程114以去除為開口112所露出之介電層108部分，進而於介電層108內形成一開口116，且開口116露出了基板100的一部，並進而於開口106內形成從上視觀之為環狀之圖案化的介電層108。介電層110可包括不同於介電層108之介電材料，例如為二氧化矽(SiO2)或氮化矽(Si3N4)之介電材料。在此，蝕刻製程114可為一濕蝕刻製程或一乾蝕刻製程。
請參照第7-8圖，於去除圖案化介電層110之後，接著坦覆地形成一導電層118於介電層108之上並使之填滿開口116。導電層118例如為一銅層，其可藉由如電鍍之一方式所形成。此外，當導電層118為一銅層時，則可於導電層118與基板100及介電層108之間選擇地形成一層導電阻障層(未顯示)，以避免導電層118內之銅材料的擴散問題。
請參照第9-10圖，接著施行一平坦化製程(未顯示)，例如是一化學機械研磨(CMP)製程，以移除高於介電層102表面之介電層108與導電層118，以於開口106內留下了與介電層102共平面之介電層108與導電柱(conductive pillar)118a。在此，介電層108係環繞導電柱118a側壁而設置，進而隔離了導電柱118a免於接觸鄰近其側壁之基板100與介電層102。接著形成一圖案化介電層120，其部分覆蓋了介電層102與介電層108，並完全覆蓋了導電柱118a，進而部分露出開口106內之介電層108之一部。在此，介電層120可包括不同於介電層108之介電材料，例如為二氧化矽(SiO2)或氮化矽(Si3N4)之介電材料。
請參照第11-12圖，於另一實施例中，則可於導電層118形成之前，於去除圖案化介電層110時同時去除高於介電層102上方之介電層108，並接著採用如第9-10圖所述之方式於開口106內形成與介電層102共平面之介電層108與導電柱118a。接著再依照第9-10圖所示情形，形成一圖案化介電層120，其部分覆蓋了介電層102與介電層108，並完全覆蓋了導電柱118a，進而部分露出開口106內之介電層108之一部。在此，介電層120可包括不同於介電層108之介電材料，例如為二氧化矽(SiO2)或氮化矽(Si3N4)之介電材料。
請參照第13-15圖，接著施行一蝕刻製程122，以去除開口106內為圖案化介電層120所露出之介電層108之部分，進而於開口106內形成數個空室124。在此，蝕刻製程122可為一乾蝕刻製程或一濕蝕刻製程。接著更施行一蝕刻程序(未顯示)，移除圖案化介電層120，進而得到如第13-15圖所示之一穿基板介層物結構。接著可更施行其他製程(未顯示)，以於介電層102之上形成其他構件，以及自基板100未形成有介電層102之一表面處進行薄化，以露出穿基板介層物結構內之導電柱118a之一端，藉以連結其他基板。
如第13-15圖所示情形可得知，於穿基板介層物結構內之導電柱118a兩側之側壁上可分別形成有一介電層108，且每一介電層108係從上至下延伸於開口106內，進而自導電柱118a之側邊提供了結構上之支撐作用。另外，於導電柱118a之另外兩側之側壁處則分別形成有一空室124，其內僅包括空氣而不存在有任何介電材料，因此空室124部分可具有介電常數為1之低介電常數表現。再者，由於介電層108亦為包括低介電常數之一介電層，因此便可降低如第13-15圖所示之穿基板介層物結構之寄生電容值，且亦兼顧了穿基板介層物結構內之機械強度，進而使其於後續半導體製程施行之後仍可保有極佳的可靠度表現。
除了第13-15圖所示之實施情形外，本發明亦可藉由適度修正第9-10圖內之圖案化介電層120之實施情形而得到如第16-18圖所示之穿基板介層物結構之多個實施情形。而如第16-18圖所示之穿基板介層物結構亦可具有如第13-15圖所示之穿基板介層物結構之相同優點。
如第16-17圖所示，於一實施例中，可僅於開口106內導電柱118a之側邊之一部上形成一介電層108，其從上至下延伸於開口106內，進而自導電柱118a之側邊提供了結構上之支撐作用，而於導電柱118a之側邊之其他部分則為空室124所環繞。另外，如第18圖所示，於另一實施例中，則於開口106內導電柱118a之側邊之數個部份上形成一介電層108，其從上至下延伸於開口106內，進而自導電柱118a之多個側邊處提供了結構上之支撐作用，而於開口內之此些介電層108之間之導電柱118a的數個側邊部分則分別為一空室124所環繞。
請參照第19~22圖，顯示了依據本發明另一實施例之一種穿基板介層物之製造方法，其中第19、21等圖為一系列上視示意圖，而第20、22等圖分別顯示了沿第19、21等圖內之線段20-20、線段22-22內之一剖面示意圖。
請參照第19-20圖，首先提供由如前述實施例之第1-8圖所示實施情形所形成之一結構，接著針對此結構施行一平坦化製程(未顯示)，例如是一化學機械研磨(CMP)製程，以移除高於介電層102表面之介電層108與導電層118，以於開口106內留下了與介電層102共平面之介電層108與導電柱118a。在此，介電層108係環繞導電柱118a之側壁，以隔離導電柱118a免於接觸鄰近其側壁之基板100與介電層102。
接著施行一去除製程150，以部分去除位於開口106內之介電層108，進而得到如第21-22等圖所示之穿基板介層物結構之實施情形。於一實施例中，去除製程150可為一乾蝕刻製程或一濕蝕刻製程，或如苯環丁烯(BCB)材料般而使用感光、顯影製程而去除，且藉由時間模式的控制，而得到如第21-22圖所示之穿基板介層物結構。接著可更施行其他製程(未顯示)，以於介電層102之上形成其他構件，以及自基板100未形成有介電層102之一表面處進行薄化，以露出穿基板介層物結構內之導電層118之一端，藉以連結其他基板。另外，為了避免去除製程150中可能造成之導電柱118a的表面氧化情形，可更利用一濕蝕刻製程(未顯示)以去除此表面氧化層(未顯示)。
如第21-22圖所示，於一實施例中，經部分去除穿基板介層物結構之開口106內的介電層108，留下了位於開口106底部之一介電層108’，及位於開口106內其他部分之空室124’。在此，介電層108’係環繞了導電柱118a之一下部的所有側壁，而開口106內導電柱118a之其餘部分的側壁則為空室124所環繞，而介電層108’之頂面則距開口106之底面一距離H，其約為開口106之高度的0.1~99.9%。
如第21-22圖所示情形可得知，於穿基板介層物結構內之導電柱118a之一下部的側邊上形成有一介電層108’，其環繞了導電柱118a之此下部的側壁，進而自導電柱118a之側邊提供了結構上之支撐作用。另外，導電柱118a側邊未為介電層108’所環繞之其他部分則為一空室124所環繞，因此便可降低如第21-22圖所示之穿基板介層物結構之寄生電容值，且亦兼顧了穿基板介層物結構內之機械強度，進而使其於後續半導體製程施行之後仍可保有極佳的可靠度表現。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基板
102．．．介電層
104．．．圖案化製程
106．．．開口
108、108’．．．介電層
110．．．圖案化介電層
112．．．開口
114．．．蝕刻製程
116．．．開口
118．．．導電層
118a．．．導電柱
120．．．圖案化介電層
122．．．蝕刻製程
124、124’．．．空室
150．．．去除製程
H．．．距離
第1~15圖顯示了依據本發明一實施例之一種穿基板介層物結構之製造方法，其中第1、3、5、7、9、11、13等圖為一系列上視示意圖，而第2、4、6、8、10、12、14與15等圖為一系列剖面示意圖；
第16-17圖顯示了依據本發明另一實施例之一種穿基板介層物結構；
第18圖顯示了依據本發明又一實施例之一種穿基板介層物結構；以及
第19~22圖顯示了依據本發明另一實施例之一種穿基板介層物結構之製造方法，其中第19、21等圖為一系列上視示意圖，而第20、22等圖為一系列剖面示意圖。
102．．．介電層
106．．．開口
108．．．介電層
118a．．．導電柱
124．．．空室

Claims (19)

  1. 一種穿基板介層物結構，包括：一基板；一開口，位於該基板內；一介電層，位於該開口之側壁上；一導電柱，位於該開口內；以及一空室，經移除部份之該介電層而形成於該開口內。
  2. 如申請專利範圍第1項所述之穿基板介層物結構，其中該介電層包括介電常數低於3.9之低介電常數介電材料。
  3. 如申請專利範圍第1項所述之穿基板介層物結構，其中該介電層包括苯環丁烯。
  4. 如申請專利範圍第1項所述之穿基板介層物結構，其中該介電層從上至下延伸於該開口內以支撐該導電柱。
  5. 如申請專利範圍第1項所述之穿基板介層物結構，其中該介電層環繞該導電柱之側壁之一下部以支撐該導電柱。
  6. 如申請專利範圍第1項所述之穿基板介層物結構，其中該導電柱為一銅層。
  7. 如申請專利範圍第1項所述之穿基板介層物結構，更包括複數個介電層，分別設置於該開口內之該導電柱之側壁之一部與該基板之間，以支撐該導電柱。
  8. 如申請專利範圍第7項所述之穿基板介層物結構，更包括複數個空室，位於該開口內並分別位於該些介電層之間，以分隔該導電柱之側壁與該基板。
  9. 如申請專利範圍第7項所述之穿基板介層物結構，其中該些介電層係設置於該導電柱之側壁之對稱部與該基板之間。
  10. 如申請專利範圍第8項所述之穿基板介層物結構，其中該些空室係設置於該導電柱之側壁之對稱部與該基板之間。
  11. 一種穿基板介層物結構之製造方法，包括：提供一基板；形成一開口於該基板內；形成一介電層於該開口內；形成一導電柱於形成有該介電層之該開口內；以及部份移除該介電層，以形成空室。
  12. 如申請專利範圍第11項所述之穿基板介層物結構之製造方法，其中該介電層包括介電常數低於3.9之低介電常數介電材料。
  13. 如申請專利範圍第12項所述之穿基板介層物結構之製造方法，其中該介電層包括苯環丁烯。
  14. 如申請專利範圍第11項所述之穿基板介層物結構之製造方法，其中於該開口內之剩餘之該介電層從上至下延伸於該開口內並接觸該導電柱之側壁之一部以支撐該導電柱。
  15. 如申請專利範圍第11項所述之穿基板介層物結構之製造方法，其中於該開口內之剩餘之該介電層環繞該導電柱之側壁之一下部以支撐該導電柱。
  16. 如申請專利範圍第11項所述之穿基板介層物結構之製造方法，其中該導電柱為一銅層。
  17. 如申請專利範圍第11項所述之穿基板介層物結構之製造方法，其中部分去除該介電層係藉由一去除製程所達成。
  18. 如申請專利範圍第17項所述之穿基板介層物結構之製造方法，其中該去除製程為一乾蝕刻製程或一濕蝕刻製程。
  19. 如申請專利範圍第11項所述之穿基板介層物結構之製造方法，其中於該開口內之剩餘之該介電層從上至下延伸於該開口內並接觸該導電柱之側壁之數個對稱部以支撐該導電柱。
TW100148545A 2011-12-26 2011-12-26 穿基板介層物結構及其製造方法 TW201327756A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100148545A TW201327756A (zh) 2011-12-26 2011-12-26 穿基板介層物結構及其製造方法
US13/341,846 US20130161825A1 (en) 2011-12-26 2011-12-30 Through substrate via structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100148545A TW201327756A (zh) 2011-12-26 2011-12-26 穿基板介層物結構及其製造方法

Publications (1)

Publication Number Publication Date
TW201327756A true TW201327756A (zh) 2013-07-01

Family

ID=48653727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148545A TW201327756A (zh) 2011-12-26 2011-12-26 穿基板介層物結構及其製造方法

Country Status (2)

Country Link
US (1) US20130161825A1 (zh)
TW (1) TW201327756A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187608A1 (en) * 2013-12-26 2015-07-02 Sanka Ganesan Die package architecture with embedded die and simplified redistribution layer
US10847442B2 (en) * 2014-02-24 2020-11-24 Micron Technology, Inc. Interconnect assemblies with through-silicon vias and stress-relief features
US9123738B1 (en) * 2014-05-16 2015-09-01 Xilinx, Inc. Transmission line via structure
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9613864B2 (en) 2014-10-15 2017-04-04 Micron Technology, Inc. Low capacitance interconnect structures and associated systems and methods
CN105811085B (zh) * 2014-12-30 2020-09-08 上海伯乐电子有限公司 柔性rfid天线及应用其的pos机装置、电子设备
US9397038B1 (en) 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
US9935047B2 (en) * 2015-10-16 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods forming the same
CN106960844B (zh) * 2016-01-11 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
US10896848B1 (en) * 2019-10-15 2021-01-19 Nanya Technology Corporation Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20130161825A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
TW201327756A (zh) 穿基板介層物結構及其製造方法
US11404534B2 (en) Backside capacitor techniques
US9691840B2 (en) Cylindrical embedded capacitors
TWI500573B (zh) 微電機系統裝置以及其形成之方法
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
US10319518B2 (en) Method of manufacturing a vertical inductor
US20110057321A1 (en) 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same
CN104425453B (zh) 3dic互连装置和方法
TW202133455A (zh) 積體電路裝置
US11869988B2 (en) Double-sided stacked DTC structure
EP3306654A1 (en) Method for preventing vertical and lateral inhomogeneities when etching through-silicon vias
US11848208B2 (en) Method for forming semiconductor device structure
US10403772B2 (en) Electrical and optical via connections on a same chip
US8692359B2 (en) Through silicon via structure having protection ring
TW202013598A (zh) 絕緣體上半導體基底、其形成方法以及積體電路
US10833149B2 (en) Capacitors
US20230245987A1 (en) Slotted bond pad in stacked wafer structure
US20200411379A1 (en) Electrical connection structure and method of forming the same
US10199261B1 (en) Via and skip via structures
US11562974B2 (en) Hybrid bonding structure and method of fabricating the same
CN106960813A (zh) 半导体结构及其制造方法
US8951833B2 (en) Defect free deep trench method for semiconductor chip
TW202117873A (zh) 半導體結構的製造方法
US9812404B2 (en) Electrical connection around a crackstop structure
EP4187581A1 (en) An interconnect structure of a semiconductor component and methods for producing said structure