CN101763942A - 一种电容、电路板以及电路板的制造方法 - Google Patents
一种电容、电路板以及电路板的制造方法 Download PDFInfo
- Publication number
- CN101763942A CN101763942A CN200910261820A CN200910261820A CN101763942A CN 101763942 A CN101763942 A CN 101763942A CN 200910261820 A CN200910261820 A CN 200910261820A CN 200910261820 A CN200910261820 A CN 200910261820A CN 101763942 A CN101763942 A CN 101763942A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- spare
- conductor
- conductor spare
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明实施例公开了一种电容、电路板以及电路板的制造方法,其中电容包括:具有孔的第一导体件、第二导体件、绝缘体件;第二导体件位于所述孔的外侧,绝缘体件位于第一导体件和第二导体件之间,第一导体件与第二导体件的切面平行。电子元件的引脚可以穿过或连接第一导体件的孔,这样本发明实施例提供的电容与电子元件的电源引脚的距离更小,从而提高去耦效果;另外,由于本发明实施例的电容可以嵌入电路板中,节省了电路板的空间;再次由于本发明实施例的电容不再是需要自动化装连得独立电容规避了工艺的缺陷,从而提高电路板的成品率。
Description
技术领域
本发明涉及电子技术领域,特别涉及一种电容、电路板以及电路板的制造方法。
背景技术
随着集成电路芯片集成度的增加,芯片对电源供电的要求也越来越高。例如:要求提供的电源具有大电流、低纹波、低噪声等特点。因此,在电路板的板级设计中为了降低电源的原发噪声和耦合噪声,就需要大量、低等效电感(Equivalent Series Inductance,ESL)和低等效电阻(Equivalent SeriesResistance,ESR)的低容量去耦电容,并且放置在距离电子元件(例如芯片)电源引脚最近的位置,以降低电容器件引脚电感和印制电路板(PrintedCircuit Board,PCB)走线等效电感的影响。现在一般的做法是:将独立的去耦电容焊接在电子元件引脚的附近。
发明人在实现本发明的过程中发现:独立的去耦电容存在引脚,使得电容与电子元件引脚的距离较大,去耦效果差;另外大量的独立电容位于电路板的导电层占据电路板的空间;再次现有的小尺寸独立电容自动化装连工艺存在缺陷致使电路板成品率低。
发明内容
本发明实施例要解决的技术问题是提供一种去耦效果好,尺寸小的电容、使用这种电容的电路板以及电路板的制造方法。
为解决上述技术问题,本发明所提供电容实施例可以通过以下技术方案实现:
具有孔的第一导体件、第二导体件、绝缘体件;
第二导体件位于所述孔的外侧,绝缘体件位于第一导体件和第二导体件之间,第一导体件与第二导体件的切面平行。
一种电路板,包括:本发明实施例提供的电容,其中第一导体件为电路板的过孔,且与电路板的电源层连接;所述第二导体件与电路板的接地层连接;或者,
第一导体件与电路板的接地层连接,而第二导体件与电路板的电源层连接。
一种电路板的制造方法,在电路板中的过孔制造好之后,使用高介电系数介质填充所述过孔,然后在所述高介电系数介质上钻孔并将新钻的孔金属化;所述过孔的金属部分和新钻孔的金属部分分别连接电路板的电源层和接地层。
上述技术方案具有如下有益效果:电子元件的引脚可以穿过或连接第一导体件的孔,这样本发明实施例提供的电容与电子元件的电源引脚的距离更小,从而提高去耦效果;另外,由于本发明实施例的电容可以嵌入电路板中,节省了电路板的空间;再次由于本发明实施例的电容不再是需要自动化装连得独立电容规避了工艺的缺陷,从而提高电路板的成品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1A为本发明实施例一电容切面示意图;
图1B为本发明实施例一电容截面示意图;
图2为本发明实施例二过孔结构示意图;
图3为本发明实施例二过孔电容结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一,如图1A所示,本发明实施例提供了一种电容,包括:
具有孔101A的第一导体件101、第二导体件102、绝缘体件103;
第二导体件102位于所述孔101A的外侧,绝缘体件103位于第一导体件101和第二导体件102之间,第一导体件101与第二导体件102的切面平行;这样第一导体件101与第二导体件102构成了电容的两极。
具体的,所述具有孔101A的第一导体件101为:管状的第一导体件。第一管状作为具有孔的器件的一个具体的实例,不应理解为对本发明实施例的限定。
具体的,所述第二导体件102为管状,第一导体件101与第二导体件102嵌套构成两个同心管。由于第一导体件101与第二导体件102嵌套构成两个同心管使第一导体件101与第二导体件102的切面平行,第二导体件102还可以是与第一导体件101平行的片状导体,第二导体件102为管状作为一个具体的举例不应理解为对本发明实施例的限定。
具体的,如图1B所示,所述绝缘体件103为管状,第一导体件101、绝缘体件103以及第二导体件102嵌套构成三个同心管。绝缘体件103也为管状,相比于其它位于两个管状件之间的形状能够让电容制作更加简洁。
具体的,所述绝缘体件103,与第一导体件101以及第二导体件102贴合。更具体的,绝缘体件103采用高介电系数材料制成。
电容容量的高低受极板之间电介质的介电系数和极板之间的距离(第一导体件101与第二导体件102的距离)的影响。以理想平板电容为例,理想平行板电容的计算公式为:
其中ε为电介质的介电系数,k为静电力常数,π为圆周率,S为平行板的面积,D为平行板之间的距离。从上述公式可以看出,平板电容的容量与介电系数是成正比的。以上采用紧密的贴合的方式以及采用高介电系数材料都能够增加电容的容量,进一步提高去耦效果。高介电系数的电介质可以通过在改性环氧树脂中添加不同的物质来获得,如:添加陶瓷粉等。
以上的实施方式中,电子元件的引脚可以穿过或连接第一导体件的孔,这样本发明实施例提供的电容与电子元件的电源引脚的距离更小,从而提高去耦效果。
本发明实施例还提供了一种电路板,包括实施例一中的电容,其中第一导体件101为电路板的过孔(Via),且与电路板的电源层连接;所述第二导体件102与电路板的接地层连接;或者,第一导体件101与电路板的接地层连接,而第二导体件102与电路板的电源层连接。
具体地,所述第一导体件101的材料为:铜箔。可以理解的是,导体材料可以有很多种,铜箔作为电路板的常用导体材料不应理解为对本发明实施例的限定。
具体地,所述过孔可以为:埋孔(Buried Via)、盲孔(Blind Via)、通孔(Through Via)中的任意一种。后续实施例将对此作详细说明。
可选的,所述电路板可以为印制电路板。可以理解的印制电路板作为常见的电路板不应理解为对本发明实施例的限定。
以上的实施方式中,电子元件的引脚可以穿过或连接第一导体件的孔,这样本发明实施例提供的电容与电子元件的电源引脚的距离更小,从而提高去耦效果。
实施例二,本实施例将就本发明实施例提供的电容在多层的PCB上的应用作详细说明,在本实施例中的PCB以12层(L1~L12)的PCB为例进行说明,PCB的层数不应理解为对本发明实施例的限定,另外本实施例中的电容可以被称为过孔电容。
首先介绍过孔(Via),如图2所示,需要说明的是图2以及图3为示意图,其比例和具体连接方式不应理解为对本发明实施例的限定。过孔包括:埋孔201(Buried Via)、盲孔202(Blind Via)、通孔203(Through Via);盲孔202位于PCB的顶层或底层的表面,具有一定深度,但不贯穿PCB,用于表层线路或底层线路与内层线路的连接,孔的深度通常不超过一定的比率。埋孔201是指位于PCB内层的连接孔,它不会延伸到PCB的表面。上述两类孔都位于PCB的内层,层压前利用通孔203成型工艺完成,在过孔形成过程中可能还会重叠做好几个内层。通孔203穿过整个印制板,可用于实现PCB内部互连或作为元件的安装定位孔。另外,从设计的角度来看,一个过孔可以包括两个部分,一是中间的钻孔(drill hole),二是钻孔周围的焊盘区。这两部分的尺寸大小可以决定过孔的大小。图2中的过孔黑色部分就是PCB的导电部分,可以为铜箔;斜线网状图案为基板,点状图案为半固化片。
以上电路板的制造方法可以为:在电路板中的过孔制造好(钻孔并将孔金属化)之后,使用高介电系数介质填充上述过孔,然后在上述高介电系数介质上钻孔并将新钻的孔金属化;上述过孔的金属部分与新钻孔的金属部分分别连接电路板的电源层和接地层。这样原有的过孔的金属部分、高介电系数介质以及新钻孔的金属部分构成本发明实施例的过孔电容。
本发明实施例提供的电容,如图3所示包括:包含埋孔的电容301、包含盲孔的电容302以及包含通孔的电容303;高介电系数的填充介质位于电容的两个导体件之间,从电容的切面来看两个导体件的切面是平行的。其中电容301连接L8和L10,电容302连接L1和L8,电容303连接L1和L3(L3又和L12连接)。成对的两层可以分别是电源层和接地层。图3中的过孔黑色部分就是PCB的导电部分;斜线网状图案为基板,点状图案为半固化片,比半固化片的点大的点状图案为高介电系数填充介质。本实施例中的过孔电容除了应用作去耦电容,还可以在信号路径中用作PCB的嵌入无源器件。
由于电容的等效ESR和ESL与电容结构相关,本发明实施例中的电容与电源和地的连接路径最短(如果是通孔安装的电容,电容极板到PCB的还有一段距离,几毫米或更长;如果是表面贴装,连接路径会短得多,即没有了引线脚),因此其等效的引脚长度最短,因而主要由器件引脚产生的ESL将最小。由于本发明的电容极板(同心圆筒形导体)之间的间隙非常近,这使得其等效ESR比较小;同样,过孔本身就是电源和地的连接引脚,因而等效ESL也比较小,从而提高去耦效果。
以上对本发明实施例所提供的一种电容和电路板进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种电容,其特征在于,包括:
具有孔的第一导体件、第二导体件、绝缘体件;
第二导体件位于所述孔的外侧,绝缘体件位于第一导体件和第二导体件之间,第一导体件与第二导体件的切面平行。
2.根据权利要求1所述电容,其特征在于,所述具有孔的第一导体件为:
管状的第一导体件。
3.根据权利要求2所述电容,其特征在于,所述第二导体件为管状,第一导体件与第二导体件嵌套构成两个同心管。
4.根据权利要求3所述电容,其特征在于,所述绝缘体件为管状,第一导体件、绝缘体件以及第二导体件嵌套构成三个同心管。
5.根据权利要求1至4任意一项所述电容,其特征在于,所述绝缘体件,与第一导体件以及第二导体件贴合。
6.根据权利要求5所述电容,其特征在于,绝缘体件采用高介电系数材料制成。
7.一种电路板,其特征在于,包括:权利要求1至5任意一项所述的电容,其中第一导体件为电路板的过孔,且与电路板的电源层连接;所述第二导体件与电路板的接地层连接;或者,
第一导体件与电路板的接地层连接,而第二导体件与电路板的电源层连接。
8.根据权利要求7所述电路板,其特征在于,所述过孔为:埋孔、盲孔、通孔中的任意一种。
9.根据权利要求7或8所述电路板,其特征在于,所述电路板为印制电路板。
10.一种电路板的制造方法,其特征在于,在电路板中的过孔制造好之后,使用高介电系数介质填充所述过孔,然后在所述高介电系数介质上钻孔并将新钻的孔金属化;所述过孔的金属部分和新钻孔的金属部分分别连接电路板的电源层和接地层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910261820A CN101763942A (zh) | 2009-12-30 | 2009-12-30 | 一种电容、电路板以及电路板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910261820A CN101763942A (zh) | 2009-12-30 | 2009-12-30 | 一种电容、电路板以及电路板的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101763942A true CN101763942A (zh) | 2010-06-30 |
Family
ID=42495044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910261820A Pending CN101763942A (zh) | 2009-12-30 | 2009-12-30 | 一种电容、电路板以及电路板的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101763942A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104270891A (zh) * | 2014-09-28 | 2015-01-07 | 浪潮集团有限公司 | 一种pcb防止芯片对应的去耦小电容摆错位置的方法 |
WO2015082007A1 (en) * | 2013-12-05 | 2015-06-11 | Abb Technology Ltd | Measurements in a subsea installation |
-
2009
- 2009-12-30 CN CN200910261820A patent/CN101763942A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015082007A1 (en) * | 2013-12-05 | 2015-06-11 | Abb Technology Ltd | Measurements in a subsea installation |
CN104270891A (zh) * | 2014-09-28 | 2015-01-07 | 浪潮集团有限公司 | 一种pcb防止芯片对应的去耦小电容摆错位置的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8107254B2 (en) | Integrating capacitors into vias of printed circuit boards | |
CN101295585B (zh) | 电容器、包含该电容器的电路板及集成电路承载基板 | |
US6961231B1 (en) | Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit | |
US9370103B2 (en) | Low package parasitic inductance using a thru-substrate interposer | |
CN102548210B (zh) | 内藏电容基板模块 | |
US20020195700A1 (en) | Electronic assembly with vertically connected capacitors and manufacturing method | |
WO2003003456A2 (en) | Electronic assembly with vertically connected capacitors and manufacturing method | |
JP2007165483A (ja) | 多層プリント回路板 | |
CN105225793A (zh) | 电感器及其制造方法 | |
WO2013148929A1 (en) | Interposer-based damping resistor | |
CN101472403B (zh) | 印刷线路板及其制作方法 | |
CN104716057B (zh) | 具有嵌入部件的集成电路封装系统及其制造方法 | |
KR20010049422A (ko) | 고주파 모듈 | |
CN101763942A (zh) | 一种电容、电路板以及电路板的制造方法 | |
US7573721B2 (en) | Embedded passive device structure and manufacturing method thereof | |
US6710255B2 (en) | Printed circuit board having buried intersignal capacitance and method of making | |
CN102105018B (zh) | 一种多层电路板 | |
CN106028622B (zh) | 一种可提高传输线阻抗连续性的印刷电路板及其生产方法 | |
KR100669963B1 (ko) | 다층배선기판 및 그 제조 방법 | |
CN2881955Y (zh) | 芯片封装体 | |
CN1469400A (zh) | 形成于二布线层间的电感 | |
US20050168913A1 (en) | Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode | |
US20100000778A1 (en) | Printed circuit board | |
CN100364370C (zh) | 布线结构 | |
US10321557B2 (en) | Printed circuit board assembly with air dielectric |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100630 |