CN102548210B - 内藏电容基板模块 - Google Patents

内藏电容基板模块 Download PDF

Info

Publication number
CN102548210B
CN102548210B CN201010623839.2A CN201010623839A CN102548210B CN 102548210 B CN102548210 B CN 102548210B CN 201010623839 A CN201010623839 A CN 201010623839A CN 102548210 B CN102548210 B CN 102548210B
Authority
CN
China
Prior art keywords
substrate
capacitor
solid electrolyte
metal
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010623839.2A
Other languages
English (en)
Other versions
CN102548210A (zh
Inventor
徐健明
李明林
郑丞良
蔡丽端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN102548210A publication Critical patent/CN102548210A/zh
Application granted granted Critical
Publication of CN102548210B publication Critical patent/CN102548210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Abstract

本发明公开一种内藏电容基板模块，包括有一基板、一金属基板以及一固态电解电容材料，其中固态电解电容材料形成于金属基板之上，以与基板形成一固态电解电容；此外，内藏电容基板模块更包括有一电极引出区，系由基板以及金属基板延伸形成，其中金属基板作为一第一电极，基板作为一第二电极；绝缘材料形成于基板与金属基板之间。根据本发明所公开的实施例的内藏电容基板模块，不但保留传统固态电容大电容值的优点，还可在内埋于印刷电路板之后再进行钻孔电镀与其它电路电性连接。

Description

内藏电容基板模块
技术领域
本发明关于一种内藏电容基板模块，特别是一种利用固态电解电容的结构以提升电容量的内藏电容基板模块。
背景技术
随着集成电路(Integrated Circuit，IC)工艺技术不断地提升，可携式电子产品发展讲求轻、薄、短、小、高速、低耗电率及多功能性，随着信号传输速度增加，IC承载基板必须要传输更高频的信号，同步切换所产生的相互干扰也日益严重。为了降低IC承载基板上电源传输系统(power deliverysystem)的噪声，目前高速IC载板皆是使用多颗表面黏着(Surface MountedDevices，SMD)型式电容来滤除噪声。这种用途的电容一般称之为去耦合电容(decoupling capacitor)或是旁路电容(bypass capacitor)，主要功能是将额定的电能储存在电容器中，在电能不足时可以适时补给电能，以达到吸收突波(glitch)、降低射频(Radio Frequency，RF)噪声及稳定电源的效果。
然而为了提供更低、更宽带的阻抗路径，则必须于IC载板上摆置数十至数百颗的SMD型式电容，藉由电容并联的方法来达到降低低频或高频阻抗的目的。未来IC信号速度不断提升，在IC载板有限的面积下，摆放于IC载板表面的SMD型式电容所能降低的寄生电感值势(equivalent series inductance，ESL)必将遇到瓶颈。
然而，相较于焊接在印刷电路板或IC载板表面的SMD型式电容，在印刷电路板或IC载板中内藏电容的方式，使得电容更靠近IC组件的电源接脚，因此高频时基板内藏电容的电源传输路径所产生的寄生电感值较SMD电容低。相较于摆置在印刷电路板表面的去耦合电容组件，基板内藏去耦合电容组件摆置位置更靠近集成电路，基板内藏电容技术是目前能将IC载板电源传输路径所产生的寄生电感值降低的方法之一。
虽然基板内藏去耦合电容技术具有低寄生电感的优点，但是受限于绝缘材料漏电流的规范，目前有机绝缘材料的介电常数(dielectric constant)仍很难高于100以上，导致在有限的基板厚度和面积内，必须增加内藏平板电容的层数才能使其电容值高于0.1uF以上，此举不但会降低工艺的合格率，还会增加基板制作的成本。此外，基板内藏电容技术能提供的电容值亦无法达到目前IC载板数百uF电容值的需求。因此如何增加基板内藏电容的电容值及增加有效的去耦合频宽，是目前基板内藏电容技术亟需突破的难题。
发明内容
有鉴于目前基板内藏电容技术无法大幅提升电容量的问题，本发明公开一种使用固态电解电容的内藏电容基板模块，藉以解决现有技术的问题。
根据本发明的实施例的一种内藏电容基板模块，包括有一基板、一金属基板以及一固态电解电容材料，其中固态电解电容材料形成于该金属基板之上，以与该基板形成一固态电解电容；此外，该模块更包括有一电极引出区，由该基板以及该金属基板延伸形成，其中该金属基板作为一第一电极，该基板作为一第二电极；绝缘材料形成于该基板与该金属基板之间。
根据本发明的实施例的一种内藏电容基板模块，包括有一上基板、一下基板、一金属基板与一层以上的固态电解电容材料，其中一层以上的固态电解电容材料，形成于该上基板与该金属基板及该下基板与该金属基板之间，以分别与该上基板与该下基板形成一固态电解电容，或者选择性地形成于该上基板与该金属基板之间或该下基板与该金属基板之间，以分别与该上基板或该下基板形成一固态电解电容；此外，该模块更包括有一电极引出区，由该上基板、该下基板、以及该金属基板延伸形成，其中该金属基板作为一第一电极，该上基板与该下基板的至少其中之一作为一第二电极；绝缘材料形成于该上基板与该金属基板之间以及形成于该下基板与该金属基板之间。
根据本发明所公开的实施例的内藏电容基板模块，不但保留传统固态电容大电容值的优点，还可在内埋于印刷电路板之后再进行钻孔电镀与其它电路电性连接。
根据本发明所公开的实施例，可在印刷电路板中可提供电路超过100uF以上的电容值。此外，本发明所公开的实施例可并联超薄有机介电材料平板电容，更可在印刷电路板中可提供电路数十nF至数百uF的电容值范围，具有可同时抑制低频带和高频带的电源噪声的功效。
以上的关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并对本发明的专利保护范围做进一步的解释。
附图说明
图1为本发明所公开的内藏电容基板模块的一实施例的结构示意图；
图2A以及图2B为本发明所公开的内藏电容基板模块的另一实施例的结构示意图；
图3A以及图3B为本发明所公开的内藏电容基板模块的另一实施例的结构示意图；
图4A以及图4B为本发明所公开的内藏电容基板模块的另一实施例的结构示意图；
图5为本发明所公开的内藏电容基板模块的另一实施例的结构示意图；
图6为本发明所公开的内藏电容基板模块的另一实施例的结构示意图。
其中，附图标记：
100    内藏电容基板模块
110    电极引出区
120    固态电解电容材料
121    金属基板
122    氧化铝层
123    导电黏着层
124    导电高分子层
125    第一导电黏着层
127    第二导电黏着层
130    固态电解电容
140    基板
142    上基板
144    下基板
146    绝缘材料
148    绝缘材料
152    第一导孔            153    绝缘材料
154    第二导孔            155    绝缘材料
156    第三导孔            157    绝缘材料
158    第四导孔
159    绝缘材料
162    绝缘层
164    绝缘层
162-1、162-2、162-3、164-1、164-2、164-3    绝缘层
166    第一导孔
168    第二导孔
172    信号层
175    电源层
176    接地层
182    集成电路
184    锡球
186    接垫
210    平板电容
211    第一金属层
212    第二金属层
213    绝缘层
220    平板电容
221    第一金属层
222    第二金属层
223    绝缘层
232    结合层
234    结合层
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域的技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求保护范围及附图，任何本领域的技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
特别说明的是，以下实施例的图中绘示的每一层厚度与尺寸以及各层之间的相对比例仅为示例，本领域的技术人员可知其并非实际的尺寸而可依实际需要进行调整。然而，本发明可以众多不同形式实施，而不应将其视为仅限于本文所提及的实施例。在本发明的各个附图中，为清晰起见，可放大及/或简化层及区的大小及相对大小。应了解，当称一组件或层“在”另一组件或层“上”、“连接至”或“耦接至”另一组件或层时，该组件或层可直接在另一组件或层上或可能存在中间组件或层。此外，即便以下提及多种实施例，但在各个附图中，相同组件利用相同的参考编号来表示。
请参考图1，为本发明所公开的内藏电容基板模块的一实施例的结构示意图。如图所示，内藏电容基板模块100包括一固态电解电容材料120、一金属基板121以及一基板140，固态电解电容材料120、金属基板121的一部份以及基板140的一部分形成一固态电解电容130。金属基板121的另一部份与基板140的另一部份延伸形成有一电极引出区110。其余区域则以绝缘材料146填充。绝缘材料146可使用但并非限定树脂或者介电材料。
固态电解电容材料120形成于金属基板121的一侧。固态电解电容材料120可以是但并非限定是氧化铝层122、导电高分子(PEDOT)层124。由图可知导电高分子层124形成于氧化铝层122之上，导电高分子层124的材料可以是但并非限定是聚二氧乙烯噻吩(PEDOT)。金属基板121通常是但并非限定是铝基板。
固态电解电容材料120的一侧与金属基板121接触，而固态电解电容材料120的另一侧与基板140之间透过导电黏着层123结合。在一实施例中，导电黏着层123可使用但并非限定碳胶或其均等物。基板140的材料可使用但并非限定铜箔或银。
图1所示的实施例，在形成固态电解电容130的区域外再形成一电极引出区110，在此一电极引出区110中，由基板140以及固态电解电容130的金属基板121延伸形成。在一大面积的金属基板(固态电解电容130的金属基板121)与基板140之间的一区域形成一固态电解电容，其余区域则在金属基板121与基板140间以绝缘材料146填充。固态电解电容130的金属基板121的水平方向的面积大于固态电解电容130本身的水平方向的面积。由于大面积的金属基板与基板的结构，亦即延伸形成的电极引出区110，因此可以直接在基板结构上进行钻孔或电镀，而不需要破坏电解电容的结构，使得内藏固态电解电容基板模块可与其它表层或内层电路电性连接。
例如，透过第一导孔(via)152连接金属基板121，第二导孔(via)154连接基板140，使内藏固态电解电容基板模块与外部电路电性连接。此时，其中金属基板121作为一第一电极，基板140作为一第二电极。而第一电极与第二电极的正负极性互为相反。
在此实施例中，第一导孔152与第二导孔154皆穿过整个模块，但因为第一导孔152连接金属基板121，第二导孔154连接基板140，因此，第一导孔152必须要与基板140绝缘，第二导孔154必须要与金属基板121绝缘。故如图所示，第一导孔152穿过基板140之处的周围形成有绝缘材料153，第二导孔154穿过金属基板121之处的周围也形成有绝缘材料155。
请参考图2A与图2B，为本发明所公开的内藏电容基板模块的另一实施例的结构示意图，图2A为侧视图，图2B为上视图。如图所示，内藏电容基板模块100包括两层固态电解电容材料120、一金属基板121以及上基板142与下基板144，两层固态电解电容材料120其中的一层与金属基板121的一部份以及上基板142的一部分形成一固态电解电容130，同样地，两层固态电解电容材料120其中的另一层与金属基板121的一部份以及下基板144的一部分也形成一固态电解电容130。金属基板121的另一部份与上基板142以及下基板144的另一部份延伸形成有一电极引出区110。在此一实施例中，金属基板121的两表面均形成有固态电解电容材料120，亦即在上基板142与金属基板121之间以及在下基板144与金属基板121之间均形成有固态电解电容材料。在另一实施例中，亦可选择性地形成一固态电解电容即可，亦即形成于上基板142与金属基板121之间或形成于下基板144与金属基板121之间。
两层固态电解电容材料120其中的一层未与金属基板121结合的一侧与上基板142之间透过第一导电黏着层125结合，两层固态电解电容材料120其中的另一层与下基板144之间透过第二导电黏着层127结合。在一实施例中，第一导电黏着层125与/或第二导电黏着层127可使用但并非限定碳胶或其均等物。上基板142与下基板144可使用但并非限定铜箔基板或银基板。
两层固态电解电容材料120则是由但并非限定由氧化铝层122、以及导电高分子(PEDOT)层124组成。两层氧化铝层122分别形成于金属基板121的两表面，两层导电高分子层124则分别形成于两层氧化铝层122之上。金属基板121与上基板142之间以及金属基板121与下基板144之间则形成有绝缘材料146、148，绝缘材料146、148可使用但并非限定树脂或者介电材料。
图2A所示的实施例，在形成固态电解电容130的区域外再形成一电极引出区110，在此一电极引出区110中，由上基板142、下基板144、以及固态电解电容材料120与金属基板121延伸形成金属基板121与上基板142之间以及金属基板121与下基板144之间则形成有绝缘材料146、148。在一大面积的金属基板121与上基板142之间以及该大面积的金属基板121与下基板144之间的一区域形成一固态电解电容，其余区域则在金属基板121与上基板140间及金属基板121与下基板144间以绝缘材料146、148填充。固态电解电容130的金属基板121的水平方向的面积大于固态电解电容130本身的水平方向的面积，由于大面积的金属基板的结构，亦即延伸形成的电极引出区110，使得可以直接在基板结构上进行钻孔或电镀，而不需要破坏电解电容的结构，使得内藏固态电解电容基板模块可与其它表层或内层电路电性连接。
例如，透过第一导孔(via)152连接金属基板121，第二导孔(via)154连接上基板142与下基板144，其位置如图2B所示，使内藏固态电解电容基板模块与外部电路电性连接，此时，其中金属基板121作为一第一电极，上基板142与下基板144的至少其中之一作为一第一电极，而第一电极与第二电极的正负极性互为相反。虽然此处第二导孔154连接上基板142与下基板144，但当仅形成有一层固态电解电容时，第二导孔154亦可仅连接上基板142与下基板144其中之一。
在此实施例中，第一导孔152与第二导孔154皆穿过整个模块，但因为第一导孔152连接金属基板121，第二导孔154连接上基板142与下基板144，因此，第一导孔152必须要与上基板142与下基板144绝缘，第二导孔154必须要与金属基板121绝缘。故如图所示，第一导孔152穿过上基板142与下基板144之处的周围形成有绝缘材料153，第二导孔154穿过金属基板121之处的周围也形成有绝缘材料155。
为了提升IC载板内藏平板电容的电容值，前述以及后面将提及的实施例所公开的内藏固态电解电容基板模块可整合于印刷电路板中。与传统固态电容器不同的是此结构的固态电解电容模块中的金属基板121和基板140(图1的实施例)的面积或者金属基板121和上基板142与下基板144(图2A的实施例)的面积(亦即电极引出区)比真正有电容感应电荷产生的区域(亦即固态电解电容130，如图2B所示的斜线区域)大。此结构的优点是当固态电解电容基板模块以印刷电路板工艺埋入或压合在电路板中后，斜线区域以外的基板面积皆可以藉由钻孔或电镀，使得内藏固态电解电容基板模块可与其它表层或内层电路电性连接，提供大电容于电路中使用。而在现有技术中，则是将导孔形成于固态电解电容当中方能使电容与外部组件相连接。
从图2A可以看出来，内藏电容基板模块100中的固态电解电容为双层。当然亦可根据实际的设计需求选择性地设置一层即可，为当选择一层时，仍然透过导电黏着层与上基板142或与下基板144形成电性连接关系。而当选择其中一层时可仅使用上基板142与下基板144的至少其中之一作为电极。
从图2B可以看出来，固态电解电容设置于内藏电容基板模块100四个角落其中之一，第一导孔152与第二导孔154的位置大致上设置于内藏电容基板模块100的中央，亦即电极引出区110。但此等固态电解电容的设置位置与第一导孔152与第二导孔154的设置位置并非绝对，当可依实际电路设计或者系统需求而变更。例如图3A与图3B所示的另一实施例，其在内藏电容基板模块100的四个角落皆设置有固态电解电容130，其余部份则为电极引出区110。又亦如图4A与图4B所示的另一实施例，其将固态电解电容130设置于内藏电容基板模块100的中央，其余部份则为电极引出区110。第一导孔152与第二导孔154设置于固态电解电容130的一侧，此外由图中可知，可设计有第三导孔156连接金属基板121，第四导孔158连接上基板142与下基板144，其中第三导孔156可电性连接至电源，第四导孔158则电性连接至接地端。如图4A所示，第三导孔156穿过上基板142与下基板144之处的周围形成有绝缘材料157，第四导孔158穿过金属基板121之处的周围也形成有绝缘材料159。
请参考图5，为本发明所公开的内藏电容基板模块的另一实施例的结构示意图。如图所示，其由内藏电容基板模块100与平板电容210、220并联组成。平板电容210形成于内藏电容基板模块100的一表面，平板电容220形成于内藏电容基板模块100的另一表面。平板电容210与内藏电容基板模块100之间则藉由一结合层232结合。平板电容220与内藏电容基板模块100之间同样地则藉由另一结合层234结合，结合层由绝缘材料所组成。平板电容210包括第一金属层211与第二金属层212、绝缘层213，第一金属层211与第二金属层212之间形成有一绝缘层213。平板电容220包括第一金属层221与第二金属层222、绝缘层223，第一金属层221与第二金属层222之间形成有一绝缘层223。第一导孔(via)152与第二导孔(via)154形成于电极引出区110。第一导孔152连接固态电解电容的金属基板121、平板电容210的第一金属层211、以及平板电容220的第一金属层221，第二导孔154连接内藏电容基板模块100的上基板142与下基板144、平板电容210的第二金属层212、以及平板电容220的第二金属层222。透过第一导孔152与第二导孔154的设置与连接关系的设计，以将内藏电容基板模块100与平板电容210、220形成并联连接的电性关系。
在此实施例中，由于第一导孔与第二导孔极性不同，而第一导孔152连接固态电解电容的金属基板121、平板电容210的第一金属层211、以及平板电容220的第一金属层221，因此，第二导孔154必须要与金属基板121、第一金属层211及第一金属层221这些金属层电性绝缘。同样地第二导孔154连接内藏电容基板模块100的上基板142与下基板144、平板电容210的第二金属层212、以及平板电容220的第二金属层222，第一导孔152也必须要与142、144、212及222这些金属层电性绝缘。故如图所示，第一导孔152穿过内藏电容基板模块100的上基板142与下基板144、平板电容210的第二金属层212、以及平板电容220的第二金属层222之处的周围形成有绝缘材料153，第二导孔154穿过固态电解电容的金属基板121、平板电容210的第一金属层211、以及平板电容220的第一金属层221之处的周围也形成有绝缘材料155。
从图5中可以看出来，除了内藏电容基板模块100中的固态电解电容外，还有两组的平板电容，使得固态电解电容基板模块同时可提供多个nF至数百uF的电容值。图5的实施例的电容模块可同时抑制高频和低频噪声。当然，内藏电容基板模块100中的固态电解电容的数量、平板电容的数量以及第一导孔与第二导孔的位置设置并非绝对，当可依实际电路设计或者系统需求而变更。亦即，平板电容也仅可设置一层，当设置一层时，第一导孔152与第二导孔154的周围的绝缘层的设置也对应调整。
而在其它的实施例中，平板电容的绝缘材料也可采用高介电常数或者由喷墨印刷(Ink jet)制作而成。
图6为图5所示的内藏电容基板模块的应用。如图6所示，IC载板中形成有一内藏电容基板模块100，内藏电容基板模块100的上下两侧表面均形成有绝缘层162-1、162-2、162-3、164-1、164-2、164-3，由此可以看出将内藏电容基板模块内藏于IC载板中的情形。IC载板中亦形成有信号层172、电源层175以及接地层176，分别形成于绝缘层162-1、162-2、162-3、164-1、164-2、164-3之中。从程序上来说，在内藏电容基板模块100的上下两侧表面依序形成绝缘层162-1与164-1、电源层175与接地层176、绝缘层162-2与164-2、信号层172、以及绝缘层162-3与164-3。虽然此处以统称方式命名绝缘层162-1、162-2、162-3、164-1、164-2、164-3，但本领域的技术人员可知绝缘层162-1、162-2、162-3、164-1、164-2、164-3以及信号层172、电源层175以及接地层176以一层一层的方式形成。集成电路182以锡球(solder bal l)184透过接垫186与IC载板形成电性连接，亦即集成电路182的其中的一锡球与IC载板的接地层176形成电性连接，其中的另一锡球与IC载板的电源层175形成电性连接。IC载板中的信号层172则用以传递信号。同样地，第一导孔166连接固态电解电容的金属基板121以及IC载板中的电源层175，第二导孔168连接内藏电容基板模块100的上基板142与下基板144以及IC载板中的接地层176。透过此一架构，提供IC载板表面集成电路所需求的电容值。
与前述实施例类似，第一导孔166穿过上基板142与下基板144之处的周围形成有绝缘材料153，第二导孔168穿过金属基板121之处的周围也形成有绝缘材料155。
本发明提出一大面积的高电容值内藏电容基板模块，此固态电容模块可内藏于印刷电路板中，还可与有机基板内藏平板电容并联，此电容模块可提供多个nF～数百uF的电容值，以解决目前印刷电路板内藏平板电容器的电容值无法超过uF以上的问题。此基板内藏电容模块可应用在印刷电路板、芯片承载基板中，提供一个大电容值、宽带且低阻抗值的去耦合电容或bypass电容，达到稳定集成电路电源系统的目的。

Claims (24)

1.一种内藏电容基板模块，其特征在于，包括有：
一基板；
一金属基板；
一固态电解电容材料，设置于该金属基板之上，以与该基板形成一固态电解电容，该固态电解电容材料包括有一氧化铝层以及一导电高分子层，该固态电解电容材料的未与该金属基板接触的一侧与该基板之间透过一导电黏着层结合；
一电极引出区，由该基板以及该金属基板延伸形成，其中该金属基板作为一第一电极，该基板作为一第二电极；
一第一导孔，形成于该电极引出区，以电性连接该固态电解电容的该金属基板并与该基板绝缘；
一第二导孔，形成于该电极引出区，以电性连接该基板并与该金属基板绝缘；以及
一绝缘材料，填充于该基板与该金属基板之间；
该基板以及金属基板的面积均大于该固态电解电容材料的面积。
2.如权利要求1所述的内藏电容基板模块，其特征在于，该第一导孔穿过该基板之处的周围形成有一绝缘材料，该第二导孔穿过该金属基板之处的周围形成有一绝缘材料。
3.如权利要求1所述的内藏电容基板模块，其特征在于，该导电黏着层为碳胶。
4.如权利要求1所述的内藏电容基板模块，其特征在于，该固态电解电容的该金属基板为一铝基板。
5.如权利要求1所述的内藏电容基板模块，其特征在于，该基板的材料为铜箔或银。
6.如权利要求1所述的内藏电容基板模块，其特征在于，该绝缘材料为树脂或介电材料。
7.一种内藏电容基板模块，其特征在于，包括有：
一上基板；
一下基板；
一金属基板；
一层以上的固态电解电容材料，设置于该上基板与该金属基板及该下基板与该金属基板之间，以分别与该上基板与该下基板形成一固态电解电容，或者选择性地设置于该上基板与该金属基板之间或该下基板与该金属基板之间，以分别与该上基板或该下基板形成一固态电解电容，该固态电解电容材料包括有一氧化铝层以及一导电高分子层；
一电极引出区，由该上基板、该下基板、以及该金属基板延伸形成，其中该金属基板作为一第一电极，该上基板与该下基板的至少其中之一作为一第二电极；
一第一导孔，形成于该电极引出区，以电性连接该金属基板并至少与该上、下基板中之一绝缘；
一第二导孔，形成于该电极引出区，以电性连接该上基板及/或该下基板并与该金属基板绝缘；以及
一绝缘材料，填充于该上基板与该金属基板之间以及形成于该下基板与该金属基板之间；
其中，当该一层以上的固态电解电容材料形成于该上基板与该金属基板及该下基板与该金属基板之间时，该一层以上的固态电解电容材料其中的一层与该上基板之间透过一第一导电黏着层结合，该一层以上的固态电解电容材料其中的另一层与该下基板之间透过一第二导电黏着层结合；
该上基板、下基板以及金属基板的面积均大于该固态电解电容材料的面积。
8.如权利要求7所述的内藏电容基板模块，其特征在于，该第一导孔穿过该上基板与该下基板之处的周围形成有一绝缘材料，该第二导孔穿过该金属基板之处的周围形成有一绝缘材料。
9.如权利要求7所述的内藏电容基板模块，其特征在于，该第一导电黏着层为碳胶，该第二导电黏着层为碳胶。
10.如权利要求7所述的内藏电容基板模块，其特征在于，当该一层以上的固态电解电容材料选择性地形成于该上基板与该金属基板之间时，该固态电解电容材料与该上基板之间透过一第一导电黏着层结合，当该固态电解电容材料选择性地形成于该下基板与该金属基板之间时，该固态电解电容材料与该下基板之间透过一第二导电黏着层结合。
11.如权利要求10所述的内藏电容基板模块，其特征在于，该第一导电黏着层为碳胶，该第二导电黏着层为碳胶。
12.如权利要求7所述的内藏电容基板模块，其特征在于，该固态电解电容的该金属基板为一铝基板。
13.如权利要求7所述的内藏电容基板模块，其特征在于，该上基板与该下基板的材料为铜箔或银。
14.如权利要求7所述的内藏电容基板模块，其特征在于，该绝缘材料为树脂或者介电材料。
15.如权利要求7所述的内藏电容基板模块，其特征在于，还包括有一电容形成于该上基板的另一表面上。
16.如权利要求15所述的内藏电容基板模块，其特征在于，该电容与该上基板之间还包括有一结合层。
17.如权利要求15所述的内藏电容基板模块，其特征在于，该电容包括有一第一金属层、一第二金属层以及一绝缘层形成于该第一金属层与该第二金属层之间。
18.如权利要求7所述的内藏电容基板模块，其特征在于，还包括有一另一电容形成于该下基板的另一表面上。
19.如权利要求18所述的内藏电容基板模块，其特征在于，该另一电容与该下基板之间还包括有一结合层。
20.如权利要求18所述的内藏电容基板模块，其特征在于，该另一电容包括有一第一金属层、一第二金属层以及一绝缘层形成于该第一金属层与该第二金属层之间。
21.如权利要求7所述的内藏电容基板模块，其特征在于，该固态电解电容形成于该内藏电容基板模块的中央。
22.如权利要求7所述的内藏电容基板模块，其特征在于，该固态电解电容形成有多个。
23.如权利要求7所述的内藏电容基板模块，其特征在于，该内藏电容基板模块的上下两侧表面均形成有绝缘层，该内藏电容基板模块内藏于IC载板中，该IC载板中形成有信号层、电源层以及接地层，分别形成于绝缘层之中。
24.如权利要求23所述的内藏电容基板模块，其特征在于，还包括集成电路以锡球透过接垫与IC载板形成电性连接。
CN201010623839.2A 2010-12-29 2010-12-31 内藏电容基板模块 Active CN102548210B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099146695A TWI405322B (zh) 2010-12-29 2010-12-29 內藏電容基板模組
TW099146695 2010-12-29

Publications (2)

Publication Number Publication Date
CN102548210A CN102548210A (zh) 2012-07-04
CN102548210B true CN102548210B (zh) 2015-01-07

Family

ID=46353833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010623839.2A Active CN102548210B (zh) 2010-12-29 2010-12-31 内藏电容基板模块

Country Status (3)

Country Link
US (1) US8941015B2 (zh)
CN (1) CN102548210B (zh)
TW (1) TWI405322B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
TWI510152B (zh) * 2013-07-10 2015-11-21 Ind Tech Res Inst 內藏電容模組
CN103730450A (zh) * 2013-11-22 2014-04-16 上海和辉光电有限公司 有机电激发光二极体储存电容结构及其制备方法
KR102071763B1 (ko) * 2014-02-21 2020-01-30 미쓰이금속광업주식회사 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
KR102154064B1 (ko) 2014-09-25 2020-09-10 삼성전자주식회사 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
JP2017157792A (ja) * 2016-03-04 2017-09-07 イビデン株式会社 電子部品内蔵基板及びその製造方法
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI782939B (zh) 2016-12-29 2022-11-11 美商英帆薩斯邦德科技有限公司 具有整合式被動構件的接合結構
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
CN107946267B (zh) * 2017-11-23 2020-03-06 华进半导体封装先导技术研发中心有限公司 一种芯片结构及制作方法
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
CN112469196A (zh) * 2019-09-06 2021-03-09 中兴通讯股份有限公司 一种主板、噪声降噪方法及终端
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
CN114585157A (zh) * 2020-12-01 2022-06-03 深南电路股份有限公司 埋容线路板的制作方法及埋容线路板
CN113133230A (zh) * 2021-04-20 2021-07-16 梅州市志浩电子科技有限公司 一种埋置有电容及电阻的阶梯线路板制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215372B1 (en) * 1999-06-02 2001-04-10 Sun Microsystems, Inc. Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
CN1465214A (zh) * 2001-07-31 2003-12-31 松下电器产业株式会社 电路微型组件
US20050152097A1 (en) * 2004-01-09 2005-07-14 Shinko Electric Industries, Co., Ltd. Capacitor, circuit board with built-in capacitor and method of manufacturing the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479050B2 (ja) 2000-04-20 2010-06-09 パナソニック株式会社 固体電解コンデンサ
JP4432207B2 (ja) 2000-05-25 2010-03-17 パナソニック株式会社 コンデンサ
US6473293B2 (en) 2000-10-12 2002-10-29 Matsushita Electric Industrial Co., Ltd. Capacitor unit, method for producing the same, and solid electrolytic capacitor
WO2002078026A1 (fr) 2001-03-23 2002-10-03 Matsushita Electric Industrial Co., Ltd. Condensateur a electrolyte solide et son procede de fabrication
JP4604403B2 (ja) 2001-06-25 2011-01-05 パナソニック株式会社 固体電解コンデンサの製造方法
CN100339918C (zh) 2001-07-17 2007-09-26 松下电器产业株式会社 固体电解电容器的制造方法
CN1496571A (zh) 2001-09-20 2004-05-12 松下电器产业株式会社 电容器、层叠型电容器及电容器内置基板
WO2003107367A1 (ja) 2002-06-18 2003-12-24 ティーディーケイ株式会社 固体電解コンデンサおよび固体電解コンデンサ内蔵基板ならびにそれらの製造方法
JP3711343B2 (ja) 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
JP4019837B2 (ja) 2002-07-19 2007-12-12 松下電器産業株式会社 固体電解コンデンサ及びその製造方法
JP4178911B2 (ja) 2002-10-25 2008-11-12 松下電器産業株式会社 固体電解コンデンサおよびその製造方法
JP4214763B2 (ja) 2002-11-11 2009-01-28 パナソニック株式会社 固体電解コンデンサ
DE60335074D1 (de) 2002-12-27 2011-01-05 Panasonic Corp Kondensator und Verfahren zu dessen Herstellung, und Leiterplatte mit einem eingebauten Kondensator und Verfahren zu deren Herstellung
JP4354227B2 (ja) 2003-07-23 2009-10-28 Ｔｄｋ株式会社 固体電解コンデンサ
US7227739B2 (en) 2003-09-26 2007-06-05 Tdk Corporation Solid electrolytic capacitor
US7319599B2 (en) 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor
JP4343652B2 (ja) 2003-11-07 2009-10-14 Ｔｄｋ株式会社 固体電解コンデンサ及び固体電解コンデンサデバイス
JP2005197586A (ja) 2004-01-09 2005-07-21 Shinko Electric Ind Co Ltd キャパシタの製造方法、キャパシタ内蔵基板の製造方法、キャパシタ、およびキャパシタ内蔵基板
US6870728B1 (en) 2004-01-29 2005-03-22 Tdk Corporation Electrolytic capacitor
KR100610462B1 (ko) 2004-02-20 2006-08-08 엔이씨 도낀 가부시끼가이샤 고체 전해 커패시터, 전송선로장치, 그 제조방법 및 그것을이용하는 복합 전자부품
JP2006005233A (ja) 2004-06-18 2006-01-05 Shinko Electric Ind Co Ltd キャパシタ、キャパシタ内蔵基板、およびキャパシタの製造方法
JP2006147606A (ja) 2004-11-16 2006-06-08 Nec Toppan Circuit Solutions Inc シート状コンデンサとその製造方法
JP2006324555A (ja) * 2005-05-20 2006-11-30 Nec Tokin Corp 積層型コンデンサ及びその製造方法
US7361568B2 (en) 2005-12-21 2008-04-22 Motorola, Inc. Embedded capacitors and methods for their fabrication and connection
JP4084391B2 (ja) 2006-03-28 2008-04-30 Ｔｄｋ株式会社 固体電解コンデンサ
US7745281B2 (en) * 2007-03-07 2010-06-29 Kemet Electronics Corporation Thin solid electrolytic capacitor embeddable in a substrate
KR101089860B1 (ko) * 2009-06-09 2011-12-05 삼성전기주식회사 슈퍼캐패시터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6215372B1 (en) * 1999-06-02 2001-04-10 Sun Microsystems, Inc. Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
CN1465214A (zh) * 2001-07-31 2003-12-31 松下电器产业株式会社 电路微型组件
US20050152097A1 (en) * 2004-01-09 2005-07-14 Shinko Electric Industries, Co., Ltd. Capacitor, circuit board with built-in capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
TWI405322B (zh) 2013-08-11
US8941015B2 (en) 2015-01-27
US20120168217A1 (en) 2012-07-05
TW201227911A (en) 2012-07-01
CN102548210A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102548210B (zh) 内藏电容基板模块
CN101295585B (zh) 电容器、包含该电容器的电路板及集成电路承载基板
US8767408B2 (en) Three dimensional passive multi-component structures
US9390852B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
CN105657962B (zh) 一种多层pcb电路板
CA2769923C (en) Multi-plate board-embedded capacitor and methods for fabricating the same
CN105578749B (zh) 电路板连接组件及移动终端
US9013893B2 (en) Embedded capacitor module
KR20190124280A (ko) 소비자 전자 제품용 메인보드 및 단말기
CN203055686U (zh) 层叠型陶瓷电容器
CN207612464U (zh) 电路板装联结构及电子设备
CN202143291U (zh) 两层的印刷电路板及移动通信终端
CN102523682A (zh) 一种电路板组件及电子装置
EP2670212B1 (en) A half bridge induction heating generator and a capacitor assembly for a half bridge induction heating generator
US7102874B2 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
CN207897217U (zh) 一种高信赖性碳墨线路板
CN2922382Y (zh) 一种表面安装的印制电路板电路模块
CN204681671U (zh) 车载单元及其主板
CN104282441A (zh) 内藏电容模块
CN113573465B (zh) 电路组件和电子设备
CN103582301A (zh) 具有内埋元件的电路板
CN203055684U (zh) 小型化陶瓷电容器
CN203055681U (zh) 射频用陶瓷电容器
CN203327361U (zh) 防静电电路板及电子设备
CN103077826A (zh) 层叠型陶瓷电容器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant