CN113573465B - 电路组件和电子设备 - Google Patents

Abstract

本申请的实施例提供了一种电路组件和电子设备。所述电路组件包括至少部分地层叠布置的第一电路板和第二电路板，分别用于承载电子器件；框架板，布置在第一和第二电路板的层叠部分之间，所述框架板包括多个边框以形成封闭结构，边框设置有多个焊盘，所述多个焊盘分别与第一和第二电路板的对应焊点电连接，在框架板内形成屏蔽腔；以及多个屏蔽器件，每个屏蔽器件的至少一个端子作为接地端子以与第一和第二电路板的对应焊点电连接并接地，接地端子按预定规律排列在屏蔽腔内，所述接地端子之间的最小间距以及所述接地端子与焊盘的最小距离小于或等于预定阈值，将所述屏蔽腔分隔成至少两个子屏蔽腔。以此方式，可以提高了拼板的板材的利用率，并由此降低电路组件的成本。

Description

电路组件和电子设备

技术领域

本申请的实施例主要涉及一种电子设备领域。更具体地，本申请的实施例涉及一种电子设备的电路组件。

背景技术

随着对手机或平板电脑等的电子设备的功能的日益丰富，对电子设备的电子器件的集成度要求也越来越高。为了使电子器件的布局更加合理，越来越多的电子设备中的电路组件采用三明治架构。三明治架构是指电路组件中的多个电路板采用层叠的方式布置。在层叠布置的两个电路板之间通常会设置诸如框架板的转接板实现两者之间的电连接。

框架板通常具有多个边框以形成封闭结构。多个边框上设置多个焊盘用以连接上层和下层电路板。以此方式，可以在框架板内形成屏蔽腔。对于布置在屏蔽腔内的电子器件，有的电子器件之间也需要进行隔离。在这种情况下，框架板就会被形成为中间具有隔筋的结构。通过在隔筋上设置焊盘并与上层和下层电路板电连接，来形成两个子屏蔽腔，并将需要屏蔽的电子器件分别设置在子屏蔽腔中，来达到数模干扰隔离的目的。

发明内容

为了增加在制造框架板时的板材利用率的同时改善隔离效果，本申请的实施例提供了一种电路组件。

在本申请实施例的第一方面，提供了一种电路组件。所述电路组件包括第一电路板和第二电路板，至少部分地层叠布置，分别用于承载电子器件；框架板，布置在所述第一电路板和所述第二电路板的层叠部分之间，所述框架板包括多个边框以形成封闭结构，所述边框设置有多个焊盘，所述多个焊盘分别与所述第一电路板和所述第二电路板的对应焊点电连接，在所述框架板内形成屏蔽腔；以及多个屏蔽器件，每个所述屏蔽器件的至少一个端子作为接地端子以与所述第一电路板和所述第二电路板的对应焊点电连接并接地，所述接地端子按预定规律排列在所述屏蔽腔内，所述接地端子之间的最小间距以及所述接地端子与所述焊盘的最小距离小于或等于预定阈值，将所述屏蔽腔分隔成至少两个子屏蔽腔。

根据本申请实施例的电路组件，不再需要框架板中设置隔筋即能实现同等或者更好的屏蔽效果。无隔筋的框架板允许采用嵌套的方式被制造，从而提高了拼板的板材的利用率，由此降低了框架板乃至整个电路组件的成本。

在一种实现方式中，预定规律包括沿直线排列、沿折线排列和沿预定曲线排列中的至少一种。以此方式，屏蔽器件的布置方式更加灵活，从而能够适应更多种电路组件的布局方式，并允许优化电路组件中电子器件的布局和布线。

在一种实现方式中，屏蔽器件包括电容、电阻和电感中的至少一种。电容、电阻或电感一般都具有较低的成本和较小的尺寸，能够最小化空间占用和成本。这里的电容、电阻和电感中的至少一种一方面可以是指电路组件中既有的一些电容、电阻和电感。以此方式，这些电容、电阻和电感的作用除了其既有的作用外，还能够起到隔离屏蔽腔的作用，从而使得这些电子器件的利用最大化，并从而允许电路组件能够更加紧凑。此外，这里的电容、电阻和电感中的至少一种也可以是指专门设置的电子器件，从而最小化对电路组件原有的电路布局的影响。

在一种实现方式中，多个屏蔽器件中的至少第一组屏蔽器件被布置为以并列的方式使得所述接地端子按所述预定规律排列。这种方式能够提供更好的屏蔽隔离效果。

在一种实现方式中，第一组屏蔽器件的所述接地端子被布置在所述屏蔽器件的同一端。以此方式，能够以更低的成本获得较好的屏蔽效果。

在一种实现方式中，第一组屏蔽器件的两侧上的端子均为所述接地端子。这种布置方式能够进一步改善屏蔽效果，从而改善布置在其中的电子器件的性能。

在一种实现方式中，多个屏蔽器件中的至少第二组屏蔽器件被布置为以端对端的方式按所述预定规律排列。这种布置方式能够进一步优化屏蔽器件的空间占用和减少所使用的屏蔽器件的数目，从而允许电路组件能够更加紧凑。

在一种实现方式中，第二组屏蔽器件的两侧上的端子均为所述接地端子。这种布置方式能够进一步改善屏蔽效果，从而改善布置在其中的电子器件的性能。

在一种实现方式中，第二组屏蔽器件的两侧上的端子相互电连接；和/或所述第一组屏蔽器件的两侧上的端子相互电连接。这种布置方式使得屏蔽器件的连接更加灵活，从而提高了布置屏蔽器件的灵活性。

在一种实现方式中，预定阈值与设置在所述屏蔽腔内的电子器件的电磁辐射频率相关。以此方式，可以根据电子器件的类型而设置不同大小的预定阈值，从而进一步优化对电路组件的成本控制。

根据本申请的实施例的第二方面提供了一种电子设备。该电子设备包括前文中第一方面所提到的电路组件。通过使用前文中所提到的电路组件，能够改善电子设备中各电子器件的屏蔽效果。另一方面，其中所使用的框架板能够以嵌套的方式被制造，从而提高了拼板的板材利用率，从而降低了电路组件乃至整个电子设备的成本。

本发明的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。

附图说明

结合附图并参考以下详细说明，本申请各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素，其中：

图1示出了传统的电路组件的简化侧视示意图；

图2示出了图1中的电路组件从A-A截面截取的简化俯视剖面图；

图3示出了用于制造根据本申请实施例的电路组件中的框架板的拼板的局部简化示意图；

图4示出了根据本申请的一些实施例的电路组件的简化侧视示意图；

图5示出了图4中的电路组件从B-B截面截取的简化俯视剖面图；

图6示出了根据本申请的一些实施例的电路组件的简化俯视剖面图；

图7示出了根据本申请的一些实施例的电路组件的简化俯视剖面图；

图8示出了根据本申请的一些实施例的电路组件的简化俯视剖面图；

图9示出了用于印锡操作的钢网开口的示意图；

图10中的A和B分别示出了根据本申请的一些实施例的用于为第一电路板印锡的钢网的局部俯视示意图和对应的电路组件的局部侧视示意图；

图11中的A和B分别示出了根据本申请的一些实施例的用于为第二电路板印锡的钢网的局部俯视示意图和对应的电路组件的局部侧视示意图；以及

图12示出了根据本申请的一些实施例的屏蔽器件的两个端子被相互电连接并分别电连接至第一电路板和第二电路板的电路组件的局部侧视示意图。

具体实施方式

下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请的实施例可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请的构思。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。

在本申请的实施例的描述中，术语“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。

诸如手机或平板电脑等的电子设备逐渐成为人们生活或工作必不可少的产品。为了使电子设备中的电子器件布局更加合理，电子设备中用于承载电子器件的电路组件通常会采用三明治架构。这里说的三明治架构是指电路组件中的电路板采用层叠式布置的方式，即，至少两层电路板，如图1所示，第一电路板401、第二电路板402在厚度方向上至少部分地重叠的方式布置。电子器件200可以被设置在所述第一电路板401和所述第二电路板402的任意一个或多个表面上。在所述第一电路板401和所述第二电路板402之间，通常会设置转接板来提供所述第一电路板401和所述第二电路板402之间的电连接。

如图1所示，所述转接板通常会采用框架板503的形式。所述框架板503包括多个边框5031，这些边框围成封闭结构。在所述边框5031上通常会设置多个焊盘5033，用于与所述第一电路板401和所述第二电路板402的焊点电连接。所述第一电路板401和所述第二电路板402以及所述框架板503之间的连接可以通过表面贴装技术(Surface MountedTechnology,SMT)来完成。表面贴装技术又被称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件(在这里可以是指框架板)安装在印制电路板(PrintedCircuit Board，PCB)的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术。当然，应当理解的是，所述第一电路板401和所述第二电路板402以及所述框架板503之间的连接也可以通过诸如球栅阵列封装封装(Ball Grid Array,BGA)等的任意其他适当的技术来实现。由于焊盘之间的间距可以被设置为比较小(例如在0.2mm左右)，在与所述第一电路板401和所述第二电路板402的焊点电连接后，布置在所述框架板周向上的金属(包括端子、焊点和焊球)就会使所述框架板的内部形成屏蔽腔。一些电子器件可以被布置在所述第一电路板401和所述第二电路板402之间的屏蔽腔内，来获得良好的屏蔽效果。

对于布置在所述屏蔽腔内的多个电子器件而言，通常有些部件之间也需要进行屏蔽才能获得更好的性能，例如无线局域网(Wireless Fidelity,Wi-Fi)芯片201和通用闪存存储(Universal Flash Storage,UFS)芯片202之间。这种情况下，就需要在将所述屏蔽腔分隔成至少两个子屏蔽腔来分别设置这些需要隔离的电子器件。目前实现上述目的传统的做法是在框架板内部形成隔筋5032，如图1和图2所示。所述隔筋5032通常是在形成所述框架板503时与其他部分一体地形成。隔筋5032上也布置有焊盘。所述隔筋5032用于利用其上的所述焊盘与所述第一电路板401和所述第二电路板402的焊点电连接后，将所述屏蔽腔分为两个子屏蔽腔，实现电子器件的屏蔽。例如，所述Wi-Fi芯片201和所述UFS芯片202分别放置在两个子屏蔽腔中，来实现两者之间的屏蔽。

框架板和其他电路板类似，通常采用拼板的方式制造。一般的电路板生产都会进行所谓的拼板作业，其目的是为了增加SMT产线的生产效率。SMT产线的最大瓶颈其实在锡膏印刷(下文中也被称为印锡)制程。印锡制程就是利用SMT钢网把半液体半固体的锡浆粘到做好的电路板线路板上。电路板线路板上通常会有许多表贴焊盘，SMT钢网上的孔恰好是匹配电路板线路板上的电子元器件贴片焊盘。印锡是用水平的印刷将半液体半固态状的锡浆借助钢网上的孔印刷到电路板线路板上，再借助贴片机往上贴电子器件，然后再进行回流焊。

不论电路板的尺寸多大，其印锡所花费的时间基本都是固定的。因此将电路板做成拼板来增加贴片的零件数，就可以提升效率。然而，在采用所述拼板的方式制造具有所述隔筋的框架板时，由于所述框架板内部存在大量的中空区域，如图2所示，造成了材料的浪费，并因此会使所述拼板的板材利用率不高，从而提高了成本。

为了解决或者至少部分地解决上述以及其他潜在的问题，本申请的实施例提供了一种电路组件。所述电路组件不需要在框架板中设置隔筋就能将屏蔽腔分成至少两个子屏蔽腔。以此方式，框架板可以采用无隔筋的封闭结构(即，只有边框)，从而使得在制造所述框架板时，多个不同尺寸的所述框架板可以嵌套在一起被制造。如图3所示，图3示出了用于制造所述框架板103的拼板的局部俯视示意图。图3中仅示出了嵌套在一起被制造的两个不同尺寸的框架板，即，第一框架板1035和嵌套在所述第一框架板1035中的第二电路板1036。应当理解的是，还可以有更多个不同尺寸的框架板嵌套在一起以进一步提高板材的利用率。此外，图3所示出的只是局部示意图，在实际的拼板上，图3中所示出的结构可以重复多排和/或多列。也就是说，根据本申请实施例的电路组件100允许框架板103以嵌套的方式被制造，同时能够在框架板不设置隔筋的情况下形成多个子屏蔽腔，从而提高了板材利用率的同时还改善了电子器件的屏蔽效果。

下面将结合图4至图9来描述根据本申请实施例的电路组件100。如图4和图5所示，总体上，根据本申请实施例的电路组件100采用前文中所描述的三明治架构，即，电路组件100包括至少部分地层叠设置的两层电路板。为了便于描述，下文中将这两层电路板分别称为第一电路板101和第二电路板102。本文中所指的层叠设置是指所述第一电路板101和所述第二电路板102在厚度方向上以重叠的方式布置。至少部分地层叠是指所述第一电路板101和所述第二电路板102至少在一部分上是重叠的。当然，两者也可以是完全重叠的。所述第一电路板101和所述第二电路板102都可以承载各种电子器件200，所述电子器件200可以被承载在所述第一电路板101和所述第二电路板102的任意一个或多个表面上。

在所述第一电路板101和所述第二电路板102的层叠部分之间，设置有所述框架板103，如图4和图5所示。所述框架板103包括多个边框1031以围成封闭结构。在一些实施例中，所述框架板103可以具有有四个边框1031围成的矩形形状，如图5所示。当然，应当理解的是，这只是示意性的，并不旨在限制本申请的保护范围，所述框架板103可以具有任意适当的形状或布置。例如，在一些替代的实施例中，所述框架板103也可以具有三角形、五边形或六边形等多边形形状。不管具有何种形状，在所述框架板103的所述边框1031上都会设置有多个焊盘1032。如图4所示，所述多个焊盘1032分为上焊盘1037和下焊盘1038。所述上焊盘1037用于连接第一电路板101，所述下焊盘1038用于连接第二电路板102。框架板103的所述上焊盘1037和所述下焊盘1038之间可以通过内部的电路(未示出)以任意适当的方式连通，所述焊盘1032会分别与所述第一电路板101和所述第二电路板102上对应的焊点电连接，来由此将所述第一电路板101和所述第二电路板102电连接的同时在所述框架板103内部形成屏蔽腔1033。所述屏蔽腔1033内可以布置一些需要额外屏蔽的电子器件，例如Wi-Fi芯片201等。为了完善电子器件200的布局，有时候需要将诸如UFS芯片202等电子器件也设置在所述屏蔽腔1033内。为了获得更好的性能，例如所述Wi-Fi芯片201和所述UFS芯片202之间还需要设置屏蔽和隔离。这时候就需要将所述屏蔽腔1033分成多个子屏蔽腔以分别设置这些需要隔离的电子器件。

根据本申请实施例的电路组件100不需使用隔筋，就能够将所述屏蔽腔1033分隔成多个子屏蔽腔，从而能够允许所述框架板103以嵌套的方式制造，并由此提高了板材利用率。具体而言，根据本申请实施例的电路组件100利用了多个屏蔽器件104来将所述屏蔽腔1033分隔成多个子屏蔽腔。本文中的屏蔽器件104也是通常意义上理解的电子器件，本申请的实施例只是为了从名称上区分于其他电子器件200而称其为屏蔽器件104。在一些实施例中，所述屏蔽器件104可以是在所述第一电路板101和所述第二电路板102上需要承载的具有预定用途(除了提供屏蔽外)的电子器件。也就是说，在一些实施例中，所述屏蔽器件104可以是本来就需要布置在所述第一电路板101或所述第二电路板102上的电容、电阻和/或电感类器件。当然，使用这些电子器件作为所述屏蔽器件104的前提是不影响其预定用途。采用电路板上既有的一些电子器件作为所述屏蔽器件104可以最大化利用这些电子器件，从而节约电路板上的空间并允许电路板可以设置地更紧凑。

当然，应当理解的是，替代地或者附加地，所述屏蔽器件104也可以采用专门的电子器件(即，只是为了提供屏蔽作用而提供的电子器件)。这些电子器件可以采用成本相对较低且具有至少两个端子的电容、电阻和/或电感类器件。例如，在一些实施例中，所述屏蔽器件104中的一部分可以采用电路板上既有的电子器件，另一部分可以采用专门的电子器件。当然，在一些替代的实施例中，所述屏蔽器件104也可以全部采用专门的电子器件。全部采用专门的电子器件作为所述屏蔽器件104可以最大化降低最电子器件布局和布线的影响，从而更易于实施。

采用电容、电感和/或电阻类器件作为所述屏蔽器件104一方面是从成本和空间占用方面来考虑。电容、电感和/或电阻类器件一般成本较低，且空间占用较小，从而能够为其他电子器件留出更大的空间，以使得所述电路组件100的布局更加合理。另一方面，电容、电感和/或电阻类器件的厚度一般与所述框架板103的厚度相同或相差不大。因此，所述电容、电感和/或电阻类器件在布置在所述框架板103中间作为所述屏蔽器件104时，其能够被更容易地且稳固地焊接至所述第一电路板101和所述第二电路板102的对应焊盘1032，从而提高电路组件100的可靠性。

本申请实施例中的屏蔽器件104采用电容、电感和/或电阻类器件的实施例只是示意性的，并不旨在限制本申请的保护范围。只要厚度与所述框架板103的厚度相当以能够稳固地焊接至所述第一电路板101和所述第二电路板102的对应焊点，其他任意适当的电子器件作为所述屏蔽器件104也是可能的。例如，在一些实施例中，所述屏蔽器件104也可以采用SMT二极管等电子器件。下文中将主要以所述屏蔽器件104包括电容、电感和/或电阻类器件为例来描述本申请的实施例。应当理解的是，其他电子器件作为所述屏蔽器件104的实施例也是类似的，在下文中将不再分别赘述。

每个屏蔽器件104的至少一个端子是作为接地端子1041以与所述第一电路板101和所述第二电路板102上的对应焊点电连接并接地。这里的接地是指该接地端子1041具有接地属性，从而能够为由于电磁辐射所产生在导体上的电流提供回流路径，以实现屏蔽的作用。多个所述屏蔽器件104的所述接地端子1041按预定规律排列在所述屏蔽腔1033内，如图5所示。所述屏蔽器件104被布置为其接地端子1041之间的最小间距以及所述接地端子1041与所述边框1031上的焊盘1032之间的最小距离小于或等于预定阈值。以此方式，可以利用所述屏蔽器件104将所述屏蔽腔1033分隔成至少两个子屏蔽腔。

通过采用所述屏蔽器件104来将所述屏蔽腔1033分成两个子屏蔽腔，由于不再需要设置隔筋，所述框架板103允许以相互嵌套的方式被制造，从而使得制造所述框架板103时的板材利用率也能够得到有效提高。此外，上文中预定阈值对应于要实现屏蔽所需要的最小距离，这可以取决于在所述屏蔽腔1033内设置的电子器件的电磁辐射频率相关。具体而言，所述电子器件的电磁辐射频率越高，所需的间距越小，则所述预定阈值越小。相反，所述电子器件的电磁辐射频率越低，间距可以设置地大一些，则所述预定阈值可以设置地相对大一些，从而能够减少所使用的屏蔽器件104的量，并由此能够进一步降低成本。为了获得良好的屏蔽效果，所述屏蔽器件104的所述接地端子1041的间距可以设置为SMT所允许的最小距离，即，0.15mm。该距离能够满足大部分电子器件的电磁辐射屏蔽的要求。与传统方案中边框5031上和隔筋5032上的焊盘的0.2mm的最小间距相比，采用所述屏蔽器件104将所述屏蔽腔1033分隔成多个子屏蔽腔的方式能够进一步改善屏蔽效果。

本申请实施例中，在满足上面提到的所述最小间距和所述最小距离的要求的情况下，所述屏蔽器件104的所述接地端子1041可以按任意的预定规律排列。所述预定规律可以包括但不限于按直线排列、按折线排列或按预定曲线排列。图5、图6和图7分别示出了所述屏蔽器件104的接地端子1041按直线排列的不同的实施例，这在下文中将分别详细阐述。与其他排列方式相比，所述屏蔽器件104按直线排列可以使所使用的所述屏蔽器件104的数目最小化。在一些实施例中，如果有些电子器件的布局和布线不允许使用按直线排列的方式，也可以采用图8中所示出的按折线排列或者按预定曲线排列的方式。所述预定曲线可以包括任意适当的曲线类型，包括但不限于正弦波曲线、余弦波曲线、圆弧曲线等等。这种灵活的布置方式可以进一步使得电路组件中的电子器件的布局和布线更加合理。

图5至图8只是示出了接地端子1041按预定规律排列的一条屏蔽器件104。当然，还应当理解的是，这只是示意性的，并不旨在限制本申请的保护范围。其他任意适当的布置方式或者数目也是可能的。例如，根据需要，也可以设置接地端子1041按预定规律排列的多条屏蔽器件104。这些条屏蔽器件104可以平行设置，也可以交叉设置，以使电子器件的布局和布线更加合理。下面将主要以图5至图8中所示出的一条屏蔽器件104的示例来描述本申请的实施例。应当理解的是，其他布置方式或数目也是类似的，在下文中将不再分别赘述。

所述接地端子1041按预定规律排列的所述屏蔽器件104本身也可以采用多种布置方式。例如，在一些实施例中，如图5所示，所述屏蔽器件104可以以并列的方式使得接地端子1041按所述预定规律排列。为了更清楚地说明所述并列的含义，现先引入所述屏蔽器件104的“端”和“侧”的概念。屏蔽器件104的“端”即为所述屏蔽器件104的用于电连接焊盘的端子所设置的两端。对于电容、电阻或电感类器件而言，一般具有两个相对端，即，所述端子一般设置在这些器件的相对的端部。屏蔽器件104的“侧”是指所述屏蔽器件104的垂直于端对端方向的方向上的两侧。如图5所示，所述并列设置就是指所述屏蔽器件104的侧部相互邻接的方式布置，即，所述屏蔽器件104的端对端方向横向于前述的预定规律所对应的直线、折线或曲线的延伸方向。在一些实施例中，当所述接地端子1041沿直线排列时，所述屏蔽器件104的两端可以是沿直线方向对齐的，如图5所示。在这种情况下，所述接地端子1041可以被布置在所述屏蔽器件104的同一端。替代地或者附加地，在一些实施例中，所述接地端子1041也可以是布置在所述屏蔽器件104的两端。也就是说，所述屏蔽器件104的两个端子都作为所述接地端子1041。

此外，在一些替代的实施例中，当所述接地端子沿直线排列时，为了一些其他电子器件或者屏蔽器件本身的布局的需要，屏蔽器件304的两端也可以交错排列的，如图6所示。图6中所示出的屏蔽器件304的接地端子被布置在屏蔽器件304的不同端。例如，如图6所示，屏蔽器件304中的第一屏蔽器件305的第一接地端子3051布置在所述第一屏蔽器件305的第一端，而与所述第一屏蔽器件305相邻的第二屏蔽器件306的第二接地端子3061布置在所述第二屏蔽器件306的第二端。所述第一屏蔽器件305和所述第二屏蔽器件306间隔排列，以使得所述第一接线端子3051和所述第二接线端子3061呈直线排列。在一些替代的实施例中，所述第一屏蔽器件305或所述第二屏蔽器件306的两个端子也都可以被连接至第一电路板101和第二电路板102的对应的焊点并接地。这种灵活的布置方式允许电路组件中的电子器件布局更加合理。

如图7所示，在一些实施例中，所述接地端子6041按预定规律排列的屏蔽器件604本身也可以采用端对端的方式排列。图7中示出了所述屏蔽器件604以端对端的方式布置在框架板603中。类似于其他实施例中的框架板，所述框架板603也包括多个边框6031、布置在所述边框6031上的多个焊盘6032。图7中所示出的所述屏蔽器件604所采用的端对端的布置方式能够使空间占用更小化以及减少所使用的屏蔽器件604的数目。对于空间相对紧张的电路组件而言，可以采用这种布置方式来获得更大的空间利用率。在一些实施例中，为了获得更好地屏蔽效果，以这种方式布置的所述屏蔽器件604的两个端子都可以被焊接至所述第一电路板101和所述第二电路板102的对应焊点并接地。在一些替代的实施例中，如果所述屏蔽腔6033内设置的电子器件的电磁辐射频率较低，也可以采用仅使屏蔽器件604的一个端子作为接地端子6041的方式，以进一步优化成本。

上面提到的关于所述屏蔽器件的并列设置或端对端的排列方式可以单独使用或者组合使用，以使得电子器件的布局和布线能够更合理。例如，图8示出了采用并列的排列方式和端对端的排列方式组合使用的屏蔽器件704。类似于其他实施例中的框架板，所述框架板703也包括多个边框7031、布置在所述边框7031上的多个焊盘7032。所述屏蔽器件704中的一组屏蔽器件(下称第一组屏蔽器件705)可以采用并列的方式按预定规律排列，而另一组(下称第二组屏蔽器件706)可以采用端对端的方式按预定规律排列。如图8所示，所述第一组屏蔽器件705和所述第二组屏蔽器件706组合在一起最终使得所述第一组屏蔽器件705的第一接地端子7051和所述第二组屏蔽器件706的第二接线端子7061在屏蔽腔7033中以折线规律排列，以将所述屏蔽腔7033分隔成两个子屏蔽腔。对于一些电子器件而言，可能需要这种折线规律排列的方式布置所述屏蔽器件704才能满足其布线和布局要求。因此，采用这种灵活的预定规律排列，能够适应各种电子器件的布线和布局要求，从而提高电路组件的适用性，并使电路组件的布局也更加合理。

上文中提到了多种排列方式中的所述屏蔽器件104、304、604、704的两个端子都可以作为所述接地端子。例如，图5至图8中所示出的这些所有屏蔽器件或其至少一部分中的两端上的端子都可以作为所述接地端子并相互电连接。在这种情况下，在所述第一电路板101和/或所述第二电路板102的制造过程中，与所述屏蔽器件的两个端子对应的所述焊点可以设置在用于印锡的SMT钢网的同一开口106内，如图9所示。这样在印锡以及后续的回流焊过程中，焊锡就会将两个端子都作为所述接地端子电连接在一起连接在所述第一电路板101和/或所述第二电路板102上。这种连接方式可以包括多种多样的形式，例如，可以仅将所述第一电路板101或所述第二电路板102中的一个电路板的对应的所述焊点设置在SMT钢网的同一开口106内，也可以将所述第一电路板101和所述第二电路板102两者的对应的所述焊点都设置在对应的SMT钢网的同一开口内，如图10至图12所示。

图10示出了屏蔽器件104的两个端子都作为接地端子1041与第一电路板101连接的情况。图10的A示出了用于为所述第一电路板101印锡的钢网801的局部俯视示意图，其中仅示出了用于电连接一个屏蔽器件104的端子的焊点805。从图10的A可以看出，在所述第一电路板101的制造过程中，与所述屏蔽器件104的两个端子对应的所述焊点805可以设置在用于印锡的SMT钢网的同一开口806内。在后续的贴装过程中，如图10中的B所示的局部侧视图所示，焊锡107会连接两个端子并将所述两个端子与所述第一电路板101的对应焊点807电连接，以使两个端子都作为接地端子1041。图10中并未示出所述屏蔽器件104如何与所述第二电路板102连接，这种情况即表示对于与所述第二电路板102连接的情况，可以采用任意适当的方式。例如，可以是其中屏蔽器件104的一个端子与所述第二电路板102电连接或者两个端子都作为所述接地端子与所述第二电路板102电连接。

类似地，图11示出了屏蔽器件304的两个端子都作为接地端子3041与第二电路板102连接的情况。图11中的A示出了用于为所述第二电路板102印锡的钢网802的局部俯视示意图，其中仅示出了用于电连接一个屏蔽器件304的端子的焊点807。从图11的A可以看出，在所述第二电路板102的制造过程中，与所述屏蔽器件304的两个端子对应的所述焊点807可以设置在用于印锡的SMT钢网的同一开口808内。在后续的贴装过程中，如图11中的B所示的局部侧视图所示，焊锡108会连接两个端子并将所述两个端子与所述第二电路板102的对应焊点807电连接，以使两个端子都作为接地端子3041。图11中并未示出所述屏蔽器件104如何与所述第一电路板101连接，这种情况即表示对于与第一电路板101的连接情况，图11中并未示出，其可以采用任意适当的方式。例如，可以是其中屏蔽器件304的一个端子与所述第一电路板101电连接或者两个端子都与所述第一电路板101电连接。

上面的图10和图11分别示出了所述第一电路板101和所述第二电路板102中的一个电路板与所述屏蔽器件的两个端子均电连接的情况。图12则示出了所述第一电路板101和所述第二电路板102都可以采用上述的设置方式。如图12所示，用于为所述第一电路板101和所述第二电路板102的与屏蔽器件604的端子对应的焊盘均可以处于为其印锡的钢网的开口中。在后续的贴装过程中，第一焊锡109将所述屏蔽器件604的两个接地端子6041与所述第一电路板101电连接，而第二焊锡110将所述屏蔽器件604的所述两个接地端子6041与所述第二电路板102电连接。也就是说，所述第一焊锡109和所述第二焊锡110会连接所述屏蔽器件604的两个端子以使所述两个端子都作为所述接地端子6041而分别电连接至所述第一电路板101和所述第二电路板102。图10在图12示出的这几种设置方式都能够以更加灵活的方式改善屏蔽效果。

根据本申请的实施例还提供了一种电子设备。所述电子设备包括如前文中所提到的电路组件100。通过使用前文中所提到的所述电路组件100，能够改善所述电子设备中各电子器件的屏蔽效果。另一方面，其中所使用的所述框架板103能够以嵌套的方式被制造，从而提高了拼板的板材利用率，从而降低了所述电路组件100乃至整个所述电子设备的成本。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种电路组件，其特征在于，包括：

第一电路板(101)和第二电路板(102)，至少部分地层叠布置，分别用于承载电子器件(200)；

框架板(103)，布置在所述第一电路板(101)和所述第二电路板(102)的层叠部分之间，所述框架板包括多个边框(1031)以形成封闭结构，所述边框(1031)设置有多个焊盘(1032)，所述多个焊盘(1032)分别与所述第一电路板(101)和所述第二电路板(102)的对应焊点电连接，在所述框架板(103)内形成屏蔽腔(1033)；以及

多个屏蔽器件(104)，每个所述屏蔽器件(104)的至少一个端子作为接地端子(1041、7051、7061)以与所述第一电路板(101)和所述第二电路板(102)的对应焊点电连接并接地，所述接地端子(1041、7051、7061)按预定规律排列在所述屏蔽腔(1033)内，所述接地端子(1041、7051、7061)之间的最小间距以及所述接地端子(1041、7051、7061)与所述焊盘(1032)的最小距离小于或等于预定阈值，将所述屏蔽腔(1033)分隔成至少两个子屏蔽腔，所述预定阈值与设置在所述屏蔽腔内的电子器件的电磁辐射频率相关。

2.根据权利要求1所述的电路组件，其特征在于，其中所述预定规律包括沿直线排列、沿折线排列和沿预定曲线排列中的至少一种。

3.根据权利要求1或2所述的电路组件，其特征在于，其中所述屏蔽器件(104)包括电容、电阻和电感中的至少一种。

4.根据权利要求1或2所述的电路组件，其特征在于，其中所述多个屏蔽器件(104)中的至少第一组屏蔽器件(705)被布置为以并列的方式使得所述接地端子(7051)按所述预定规律排列。

5.根据权利要求4所述的电路组件，其特征在于，其中所述第一组屏蔽器件(705)的所述接地端子(7051)被布置在所述屏蔽器件(104)的同一端。

6.根据权利要求4所述的电路组件，其特征在于，其中所述第一组屏蔽器件(705)的两端上的端子均为所述接地端子(7051)。

7.根据权利要求1、2、5和6中的任一项所述的电路组件，其特征在于，其中所述多个屏蔽器件(104)中的至少第二组屏蔽器件(706)被布置为以端对端的方式使得所述接地端子(7061)按所述预定规律排列。

8.根据权利要求7所述的电路组件，其特征在于，所述第二组屏蔽器件(706)的两端上的端子均为所述接地端子(7061)。

9.根据权利要求7所述的电路组件，其特征在于，所述第二组屏蔽器件(706)的两端上的端子相互电连接。

10.根据权利要求5或6所述的电路组件，其特征在于，所述第一组屏蔽器件(705)的两端上的端子相互电连接。

11.一种电子设备，其特征在于，包括根据权利要求1-10中任一项所述的电路组件。

Images