CN215912388U - 框形电路板、电路板拼板、电路组件和电子设备 - Google Patents
框形电路板、电路板拼板、电路组件和电子设备 Download PDFInfo
- Publication number
- CN215912388U CN215912388U CN202121682594.0U CN202121682594U CN215912388U CN 215912388 U CN215912388 U CN 215912388U CN 202121682594 U CN202121682594 U CN 202121682594U CN 215912388 U CN215912388 U CN 215912388U
- Authority
- CN
- China
- Prior art keywords
- frame
- circuit board
- shaped circuit
- shaped
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型的实施例提供了一种框形电路板、电路板拼板、电路组件和电子设备。该框形电路板包括框架本体,设置有多个焊盘,以用于与电子器件或电路组件电连接,所述框架本体环绕一个内部空间;以及缺口,被形成在所述框架本体的预定位置,并且所述缺口的开口长度大于所述框架本体的预定部分的尺寸,以允许具有相同规格的框形电路板的框架本体的一部分经由所述缺口而位于所述内部空间内。通过在框架本体的预定位置设置缺口,能够使得框形电路板的拼板在制造过程中,框形电路板能够与另一个框形电路板相互嵌套。以此方式,能够合理地应用框形电路板的内部空间,从而有效地提高框形电路板在制造过程中拼板的板材利用率。
Description
技术领域
本申请的实施例主要涉及一种电子设备领域。更具体地,本申请的实施例涉及一种用于电子设备的框形电路板和电路组件。
背景技术
随着对手机或平板电脑等的电子设备的功能的日益丰富,对电子设备的电子器件的集成度要求也越来越高。为了使电子器件的布局更加合理,越来越多的电子设备中的电路组件采用层叠的方式布置。在层叠布置的两个电路板之间通常会设置诸如框架板的转接板实现两者之间的电连接。
框架板通常具有多个边框以形成封闭结构。多个边框上设置多个焊盘用以连接上层和下层电路板。以此方式,可以在框架板内形成屏蔽腔。屏蔽腔内可以布置电子器件以实现对电子器件进行屏蔽的目的。目前通常是一些射频部件例如无线局域网(WirelessFidelity,Wi-Fi)芯片被布置在屏蔽腔内以获取更好的性能。
实用新型内容
为了增加在制造诸如框架板的框形电路板时的拼板的板材利用率的同时改善隔离效果,本申请的实施例提供了一种框形电路板和电路组件。
在本申请的实施例的第一方面,提供了一种框形电路板。所述框形电路板包括框架本体,设置有多个焊盘,以用于与电子器件或电路组件电连接,所述框架本体环绕一个内部空间;以及缺口,被形成在所述框架本体的预定位置,并且所述缺口的开口长度大于所述框架本体的预定部分的尺寸,以允许具有相同规格的框形电路板的框架本体的一部分经由所述缺口而位于所述内部空间内。
通过在框架本体的预定位置设置缺口,能够使得框形电路板的拼板在制造过程中,框形电路板能够与另一个框形电路板相互嵌套。以此方式,能够合理地应用框形电路板的内部空间,从而有效地提高框形电路板在制造过程中拼板的板材利用率。
在一种实现方式中,框形电路板还包括辅助板,设置有至少一个附加焊盘,适于与所述电路组件电连接,并且所述辅助板的至少一部分适于被布置在所述缺口内和/或所述缺口的一侧。以此方式,通过将具有附加焊盘的辅助板设置在缺口内或者缺口一侧,使得有效地弥补因缺口可能导致的屏蔽减弱,并由此能够获得改善的屏蔽效果。
在一种实现方式中,多个焊盘之间的最小间距、所述附加焊盘之间的最小间距以及所述焊盘与所述附加焊盘之间的最小间距小于或等于预定阈值。以此方式,能够进一步改善框形电路板的屏蔽效果。
在一种实现方式中,预定阈值与所要屏蔽的电子器件的电磁辐射的频率相关。这种方式能够为布置在内部空间中的电子器件提供更好的屏蔽隔离效果。
在一种实现方式中,辅助板具有矩形、L形或T形形状。以此方式,使得辅助板的制造和布置方式更加灵活。
根据本申请的实施例的第二方面提供了一种电路板拼板。该电路板拼板用于制造多个根据前文中第一方面所述的框形电路板。多个框形电路板中的至少两个被相互嵌套。以此方式,能够合理地利用框形电路板的内部空间,从而提高拼板的板材利用率。
在一些实施例中,辅助板被形成在拼板的预定位置,从而进一步提高拼版的板材利用率。
根据本申请的实施例的第三方面提供了一种电路组件。该电路组件包括第一电路板和第二电路板,至少部分地层叠布置,并且分别适于承载电子器件;以及根据前文中第一方面所述的框形电路板,框形电路板被布置在所述第一电路板和第二电路板的层叠部分之间,所述框形电路板的焊盘适于被电连接至所述第一电路板和所述第二电路板的对应焊点,从而在所述框形电路板的内部空间处形成屏蔽腔。通过使用根据前文中第一方面所述的框形电路板,能够提高电路组件中的框形电路板在制造时的板材利用率,从而使得电路组件的制造成本能够被进一步降低。
在一些实施例中,所述框形电路板的辅助板被布置在所述框形电路板的缺口中或者缺口的一侧,以至少使得所述辅助板上的附加焊盘和所述框形电路板的框架本体上的焊盘之间的最小间距小于或者等于预定阈值。以此方式,能够有效地弥补因缺口可能导致的屏蔽减弱,并由此能够获得改善的屏蔽效果。
在一些实施例中,预定阈值与所述第一电路板和所述第二电路板中的至少一个的布置在所述内部空间内的电子器件的电磁辐射频率相关。这种方式能够为布置在内部空间中的电子器件提供更好的屏蔽隔离效果。
根据本申请的实施例的第四方面提供了一种电路组件。该电路组件包括根据前文中第一方面所述的框形电路板;以及多个电子器件,被布置在所述框形电路板上。通过使用根据前文中第一方面所述的框形电路板,能够提高电路组件中的框形电路板在制造时的板材利用率,从而使得电路组件的制造成本能够被进一步降低。
根据本申请的实施例的第五方面,提供了一种电子设备。该电子设备包括根据前文中第一方面所述的框形电路板。通过使用该框形电路板,能够有效地降低电子设备的成本。
本实用新型的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。
附图说明
结合附图并参考以下详细说明,本申请各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中,相同或相似的附图标注表示相同或相似的元素,其中:
图1示出了传统的电路组件的简化侧视示意图;
图2示出了图1中的电路组件中的框形电路板的简化俯视示意图;
图3示出了传统的框形电路板以一种排布方式排布的拼板的局部简化示意图;
图4示出了传统的框形电路板以另一种排布方式排布的拼板的局部简化示意图;
图5示出了根据本申请的一些实施例的框形电路板的简化俯视示意图;
图6示出了根据本申请的一些实施例的两个框形电路板相互嵌套的简化俯视示意图;
图7示出了制造根据本申请的一些实施例的框形电路板的拼板的简化俯视剖面图;
图8示出了根据本申请的一些实施例的框形电路板的简化俯视示意图;
图9示出了根据本申请的一些实施例的矩形辅助板设置在缺口的外侧的简化示意图;
图10示出了根据本申请的一些实施例的矩形辅助板设置在缺口的内侧的简化示意图;
图11示出了根据本申请的一些实施例的T形辅助板的一部分布置在框形电路板的缺口中、另一部分布置在缺口的内侧的简化示意图;
图12示出了根据本申请的一些实施例的T形辅助板的一部分布置在框形电路板的缺口中、另一部分布置在缺口的外侧的简化示意图;
图13示出了制造根据本申请的一些实施例的框形电路板的拼板的局部的简化示意图;
图14示出了根据本申请的一些实施例的电路组件中的简化侧视示意图;
图15示出了图14中的电路组件中的框形电路板的简化俯视示意图;以及
图16示出了根据本申请的一些实施例的电路组件中的简化俯视示意图。
具体实施方式
下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例,然而应当理解的是,本申请的实施例可以通过各种形式来实现,而且不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本申请的构思。应当理解的是,本申请的附图及实施例仅用于示例性作用,并非用于限制本申请的保护范围。
在本申请的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
诸如手机或平板电脑等的电子设备逐渐成为人们生活或工作必不可少的产品。为了使电子设备中的电子器件布局更加合理,电子设备中用于承载电子器件的电路组件通常会采用层叠式布置的方式,即,至少两层电路板在厚度方向上至少部分地重叠的方式布置。例如,如图1所示,所述至少两层电路板可以包括第一电路板501和第二电路板502。电子器件200可以被设置在所述第一电路板501和所述第二电路板502的任意一个或多个表面上。在所述第一电路板501和所述第二电路板502之间,通常会设置转接板来提供所述第一电路板501和所述第二电路板502之间的电连接。
所述转接板有时候会采用框形电路板600的形式。所谓框形电路板600,又叫框架板,表示包括多个边框601并且所述多个边框601围绕内部空间的电路板,如图2所示。在所述边框601上通常会设置多个焊盘620,用于与所述第一电路板501和所述第二电路板502的焊点电连接。所述第一电路板501和所述第二电路板502和所述框形电路板600之间的连接可以通过表面贴装技术(Surface Mounted Technology,SMT)来完成。表面组装技术又被称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件(在这里可以是指框形电路板)安装在印制电路板(Printed Circuit Board,PCB)的表面或其它基板的表面上,通过再流焊或浸焊等方法加以焊接组装的电路装连技术。由于焊盘之间的间距可以被设置为比较小(例如在0.2mm左右),在与上下层电路板的焊点电连接后,布置在框形电路板600的周向上的金属(包括端子、焊点和焊球)就会使框形电路板600的内部空间形成屏蔽腔,从而可以将一些电子器件布置在所述第一电路板501和所述第二电路板502之间的屏蔽腔内,来获得良好的屏蔽效果。
所述框形电路板600和其他电路板类似,通常采用拼板的方式制造。一般的电路板生产都会进行所谓的拼板作业,其目的是为了增加SMT产线的生产效率。SMT产线的最大瓶颈其实在锡膏印刷(下文中也被称为印锡)制程。印锡制程就是利用SMT钢网把半液体半固体的锡浆粘到做好的电路板线路板上。所述电路板线路板上通常会有许多标贴焊盘,所述SMT钢网上的孔恰好是匹配所述电路板线路板上的电子元器件贴片焊盘。印锡是用水平的印刷将半液体半固态状的锡浆借助钢网上的孔印刷到所述电路板线路板上,再借助贴片机往上贴电子器件,然后再进行回流焊。
图3和图4示出了用于制造传统的框形电路板600的拼板的简化俯视示意图,其中图3示出了所述传统的框形电路板以一种排布方式排布的拼板的局部简化示意图。在图3所示的所述拼板中,第一框形电路板601和第二框形电路板602以及第三框形电路板603和第四框形电路板604分别以“背对背”的设置方式布置在所述拼板中。图4示出了所述传统的框形电路板以另一种排布方式排布的拼板的局部简化示意图。在图4所示的所述拼板中,第一框形电路板601和第二框形电路板602以及第三框形电路板603和第四框形电路板604分别以“头对头”的设置方式布置在所述拼板中。所述拼板700上通常还包括设置在边缘的工艺条701。所述第一框形电路板601、所述第二框形电路板602、所述第三框形电路板603和所述第四框形电路板604之间以及这些框形电路板和工艺条701之间采用连接条702连接。在拼板过程完成后,只需要切断所述连接条702就会得到所述第一框形电路板601、所述第二框形电路板602、所述第三框形电路板603和所述第四框形电路板604。为了更好地利用所述拼板700的板材空间,在图3和图4所示的示例中,每一行的所述第一框形电路板601和所述第二框形电路板602以及所述第三框形电路板603和所述第四框形电路板604一般都采用相对于彼此的中心旋转对称的方式布置。
所述框形电路板在所述拼板700上的布置方式的不同可能会影响拼板700的板材利用率。例如,图3中的所述“背对背”的设置方式所对应的板材利用率为84.27%。而图4中的所述“头对头”的设置方式所对应的板材利用率则提升为91.2%。可见,调整所述框形电路板在拼板上的布置方式是提高所述拼板700的板材利用率的重要手段。
然而,所述框形电路板600中固有的内部空间最终要被作为多余材料而被切除。由于内部空间无法被有效利用,导致较大的板材浪费。如果无法有效地利用该内部空间,制造所述框形电路板600的所述拼板700的板材利用率很难得到实质提高。
为了解决或者至少部分地解决上述以及其他潜在的问题,本申请的实施例提供了一种框形电路板,其在边框的预定位置设置有缺口,从而允许具有相同规格的框形电路板的边框能够通过该缺口进入到边框所围成的内部空间中。以此方式通过拼板制造所述框形电路板时,能够有效地利用所述框形电路板内的内部空间,减少板材浪费并由此提高板材利用率。
下面将结合附图5至图13来描述根据本申请实施例的框形电路板的示例性结构。应当理解的是,图中所示出的框形电路板的具体结构只是示意性的,并不旨在限制本申请的保护范围。其他任意适当的结构或者形状都是可能的。在描述框形电路板时,将主要以图5至图13中所示出的框形电路板的形状为例来描述本申请的构思。应当理解的是,其他形状或结构的框形电路板也是类似的,在下文中将不再分别赘述。如图5所示,根据本申请实施例的框形电路板包括一个框架本体101和形成在所述框架本体101的预定位置处的缺口102。图6示出了具有相同规格的两个框形电路板利用各自的缺口相互嵌套在一起的拼板。应当理解的是,本文中的所述“相同规格”并不只是表示具有相同尺寸和形状的框形电路板,在一些实施例中,所述“相同规格”也可以表示只是具有框形本体和缺口,但尺寸和形状有差别的框形电路板。在下文中将主要以具有相同尺寸和形状的框形电路板拼装在拼板上为例来描述本申请的构思,应当理解的是,对于其他情况也是类似的,在下文中将不再分别赘述。在后文中,相互嵌套的所述两个框形电路板将分别被称为第一框形电路板100和第二框形电路板150。图5至图13中所示出的所述框架本体基本具有矩形的形状。应当理解的是,图5至图13中所示的关于所述框形电路板的结构和形状只是示意性的,并不旨在限制本申请的保护范围。其他任意适当的结构或者形状也是可能的。例如,在一些替代的实施例中,所述框架本体还可以具有圆环形、三角形、五边形、六边形等多边形的形状。
当描述单个框形电路板的结构时,将主要以第一框形电路板100为例来描述框形电路板的示例性结构。如图5所示,第一框形电路板100的所述框架本体101上设置有多个焊盘1012,用于与诸如多层电路板的电路组件300电连接。具体而言,所述多个焊盘1012分为分别用于连接上层电路板(下称第一电路板301)的上焊盘和连接下层电路板(下称第二电路板302)的下焊盘。所述框架本体101的所述上焊盘和所述下焊盘之间可以通过内部的电路以任意适当的方式连通,并且所述上焊盘和所述下焊盘会分别与第一电路板301和第二电路板302上对应的焊点电连接,来由此将所述第一电路板301和所述第二电路板302电连接的同时在所述框架本体101所围成的内部空间1011处形成了屏蔽腔。此外,应当理解的是,在附图中,所述框架本体101上的诸如焊盘1012等的一些部件被省略显示。
在一些实施例中,替代地或者附加地,所述框架本体101上的所述焊盘1012还可以与一些电子器件200直接电连接。也就是说,根据本申请实施例的框形电路板不但也可以作为转接板布置在双层电路板之间来建立双层电路板之间的电连接,还可以作为异形电路板用来布置电子器件200。换言之,有些具有中空封闭结构的异形电路板也可以采用根据本申请实施例的构思来制造,从而提高板材利用率。下文中将主要以根据本申请实施例的框形电路板作为连接双层电路板的框形电路板为例来描述本申请的构思。应当理解的是,用作其他用途的具有中空结构的框形电路板也是类似的,在下文中将不再分别赘述。
所述第一框形电路板100的所述框架本体101的预定位置处所形成的所述缺口102的开口长度D大于所述框架本体101的预定部分的尺寸,以允许具有相同规格的所述第二框形电路板150的框架本体151的一部分能够经由所述缺口102而位于所述第一框架本体101所形成的内部空间1011内,如图6所示。类似地,第一框形电路板100的框架本体101的一部分能够经由所述第二框形电路板150的缺口152而位于所述第二框架本体151所形成的内部空间1511内。以此方式,在设计制造根据本申请实施例的框形电路板的拼板时,所述第一框形电路板100和所述第二框形电路板150就能以相互嵌套的方式布置在拼板104上,从而使得框形电路板的内部空间能够得到有效的利用。与内部空间都作为废料而被切除的传统方案相比,制造根据本申请实施例的所述框形电路板的拼板能够有效地利用所述内部空间1011,从而提高板材的利用率。
根据本申请的实施例的一方面还提供了一种电路板拼板,下面又被称为拼板,如图6和图7所示。图6中示出了布置有相互嵌套的两个框形电路板的拼板104的俯视示意图,图7中示出了布置有八个框形电路板的拼板204的俯视示意图。应当理解的是,为了便于显示所述框形电路板在拼板上的布置,图6和图7中的拼板104、204上的一些连接条等结构被省略。如图6所示,缺口的存在使得所述拼板104中的所述第一框形电路板100和所述第二框形电路板150能够以互相嵌套的方式而被布置。如图7所示,用于制造框形电路板的拼板204中的八个框形电路板两两之间被以相互嵌套的方式而被布置。例如,如图7所示,第一框形电路板100的框架本体101的一部分能够经由第二框形电路板150的缺口152而位于所述第二框架本体151所形成的内部空间1511内,并且所述第二框形电路板150的框架本体151的一部分也能够经由所述第一框形电路板100的缺口102而位于所述第一框架本体101所形成的内部空间1011内,从而能够有效地利用框形电路板的所述内部空间。与图4中所示出的所述拼板700制造传统方案中的框形电路板600相比,图7中所示出的所述拼板204的板材利用率提高了11%以上。以此方式,降低了框形电路板的制造成本。
拼板上的所述框形电路板之间可以采用任意适当的连接方式,例如包括但不限于:V割方式、邮票孔方式或连接条方式。V割,又称V-CUT,是在两个框形电路板的连接处画一个槽(未示出),框形电路板在此处的连接就比较薄,容易掰断。在拼板时将两个框形电路板的边缘合并在一起就可以。V割一般都是直线,因此,V割比较适用于具有规则形状的框形电路板,如矩形板。邮票孔方式是拼板的另一种连接方式,一般在异形板中使用的较多。在两个框形电路板的边缘通过一小块板材进行连接,而这一小块板材与两块板的连接处有许多小孔,这样容易掰断,从而将各个框形电路板分离。空心连接条的连接方式和邮票孔方式类似,区别在于连接条的连接部分更窄一点,而且两边没有过孔。只要能满足所形成的框形电路板的强度要求,拼板、中各个框形电路板之间采用任意适当的连接方式都是可能的。
返回如图5所示,为了尽可能地降低对所述框架本体101上的所述焊盘1012的影响以及减小对所述框架本体101的结构强度的影响,在一些实施例中,设置所述缺口102的预定位置可以在所述焊盘1012数目相对较少(在焊盘1012非均匀布置在框架本体101上的情况下)和/或所述框架本体101的宽度较窄的位置。对于某些实施例而言,如果所述缺口102可以恰好形成在没有焊盘的位置,则即使存在所述缺口102,也不会对所述框形电路板所形成的屏蔽腔造成影响。但往往来说,所述缺口102一般需要供相同规格的框形电路板的框架本体通过,因此,其开口长度要大于所述框架本体101的宽度。除此之外,可能还需要所述缺口102的边界以及从所述缺口102处通过其他框形电路板的框架本体之间设置连接条。因此,所述缺口102的开口长度往往会大于所述框架本体101上设置的所述焊盘1012的间距。因此,如果在所述焊盘1012间距不均匀的情况下,将所述缺口102设置在所述焊盘1012间距较大的区域会尽可能地降低所述缺口102对屏蔽效果所带来的影响。
同样道理,所述框架本体101的宽度较大的位置一般都是能够承载较大应力的位置,从而能够保证所述框形电路板的结构强度。如果能将所述缺口102设置在所述框架本体101的宽度较小的位置,能够减小或消除所述缺口102对所述框形电路板的结构强度所带来的影响。
当然,应当理解的是,上述关于所述缺口102设置在所述焊盘1012数目相对较少(即,焊盘1012间距较大)和/或所述框架本体101的宽度较窄的位置只是示意性的,并不旨在限制本申请的保护范围。只要利于两个框形电路板的相互嵌套,所述缺口102事实上可以布置在所述框架本体101的任意适当的位置。
对于一些在内部空间1011布置的电子器件200的电磁辐射的频率较低的情况下,所述缺口102的存在并不会影响所形成的屏蔽腔对这些电子器件200的屏蔽性能。在这种情况下,不需要额外地设置,所述缺口102的存在也不会影响使用所述框形电路板的电路组件以及整个电子设备的性能。但是对于某些电磁辐射频率较高的电子器件,所述缺口102的存在可能会影响到屏蔽效果。因此,为了改善对具有不同辐射频率的多种电子器件的电磁辐射的屏蔽效果,在一些实施例中,根据本申请实施例的框形电路板还可以包括辅助板103,如图8所示。
所述辅助板103的至少一部分适于被布置在所述缺口102内和/或所述缺口102的一侧,这将在后文中结合附图来进一步讨论。如图8示出了所述辅助板103被布置在缺口102内的情况。在所述辅助板103上设置有至少一个焊盘(为了便于描述,下称附加焊盘1031),也用来连接第一电路板301和第二电路板302的对应焊点。所述框架本体101上的所述焊盘1012之间的间距、所述焊盘1012和所述辅助板103上的附加焊盘1031之间的间距以及附加焊盘1031之间的间距可以小于或等于预定阈值。所述预定阈值可以与要屏蔽的电子器件的电磁辐射的频率相关。
具体而言,电子器件的电磁辐射频率越高,所需的间距越小,则所述预定阈值越小。相反,电子器件的电磁辐射频率越低,间距可以设置地大一些,则所述预定阈值可以设置地相对大一些。例如,在前文中提到的,在一些实施例中,对于某些电子器件而言,在不使用所述辅助板103的情况下也可以实现很好的屏蔽。通过设置所述辅助板103以及其上的所述附加焊盘1031,能够有效地降低并消除因所述缺口102导致的所述焊盘1012间距变大从而引起屏蔽效果变差的影响。例如,根据所要屏蔽的电子器件的频率,可以适当地设置所述辅助板103的形状以及其上的所述附加焊盘1031的数目,从而控制所述附加焊盘1031与所述焊盘1012之间的间距小于或等于预定阈值,来由此获得更好的屏蔽效果。
如前文中所提到的,图8示出了所述辅助板103可以被成形为略小于所述缺口102的开口长度,从而能够使其布置在所述缺口102内的情况。除此之外,所述辅助板103还可以被布置在所述缺口102的一侧或其他任意适当的位置,如图9至图12所示。图9至图12分别示出了对于不同的实施例图8中B部分的放大示意图。图9图中示出了在一些实施例中,设置有多个附加焊盘2031的辅助板203可以被设置在所述缺口102的外侧。此处的“内”和“外”是相对于所述框架本体101所形成的所述内部空间1011而言。具体而言,所述缺口102的外侧是相对于内部空间1011而被布置在所述框架本体101的外侧,而下面将要提到的所述缺口102的内侧是相对于所述内部空间1011而被布置在所述框架本体101的内侧。图10中示出了设置有多个附加焊盘3031的辅助板303可以被设置在所述缺口102的内侧。从图9和图10可以看出,对于辅助板布置在缺口102的一侧的情况,所述辅助板的长度可以大于所述缺口102的开口长度。此外,在这种情况下,所述附加焊盘2031、3031可以被布置在沿所述辅助板203、303的整个长度方向上。以此方式,可以使得所述附加焊盘2031、3031和所述框架本体101上的所述焊盘1012在垂直于所述边框本体101的方向上有重叠部分,从而能够进一步改善屏蔽效果。
图8至图10所示出的所述辅助板103、203、303都具有矩形形状,从而使得所述辅助板103、203、303更加便于制造。应当理解的是,这只是示意性的,并不旨在限制本申请的保护范围,其他任意适当的结构或者形状也是可能的。例如,在一些替代的实施例中,所述辅助板也可以采用T形或L形形状,如图11和图12所示。
图11和图12示出了在一些实施例中,辅助板403、503可以具有T形形状。所述T形的辅助板403、503的一部分位于所述缺口102内,另一部分位于所述缺口102的内侧或外侧。在整个所述T形的辅助板403、503上都可以布置所述附加焊盘4031、5031,从而使得所述附加焊盘4031、5031和所述框架本体101上的所述焊盘1012能够在该区域叠加,从而进一步改善屏蔽效果。此外,采用各种形状的辅助板103、203、303、403、503以及辅助板的多种布置方式还有利于进一步改善通过采用本申请的实施例的框形电路板所形成的电路组件300上的电子器件200的布局和布线。
所述辅助板103、203、303、403、503可以在形成框形电路板的同时被一起形成。具体而言,在一些实施例中,所述辅助板103、203、303、403、503可以被形成在用于制造所述框形电路板的拼板的预定位置处。例如,在一些实施例中,在设计拼板304的时候,可以在所述拼板304的待被去除的废板处设置所述辅助板103,如图13所示。所述辅助板103可以通过适当的连接方式与所述拼板304的其余部分相连接。以此方式,可以进一步提高所述拼板304的板材利用率,从而进一步降低成本。
根据本申请实施例的另一方面还提供了一种电路组件300,如图14和图15所示。图14示出了根据本申请的一些实施例的所述电路组件300中的简化侧视示意图,图15示出了图14中的所述电路组件300中的所述框形电路板160的简化俯视示意图。如图14所示,电路组件300包括至少部分地层叠设置的两层电路板,即,前文中提到的第一电路板301和第二电路板302。本文中所指的层叠设置是指电路板在厚度方向上以重叠的方式布置。至少部分地层叠是指所述第一电路板301和所述第二电路板302至少在一部分上是重叠的。当然,两者也可以是完全重叠的。所述第一电路板301和所述第二电路板302都可以承载各种电子器件,并且所述电子器件可以被承载在所述第一电路板301和所述第二电路板302的任意一个或多个表面上。
在所述第一电路板301和所述第二电路板302的层叠部分之间,设置有根据前文中所描述的框形电路板160。所述框形电路板160上的多个焊盘1612与所述第一电路板301和所述第二电路板302上的对应的焊点电连接,从而将所述第一电路板301和所述第二电路板302电连接。所述多个焊盘1612分为分别用于连接所述第一电路板301的上焊盘和连接所述第二电路板302的下焊盘。所述框形电路板160的所述上焊盘和所述下焊盘之间可以通过内部的电路以任意适当的方式连通,并且所述焊盘1612会分别与所述第一电路板301和所述第二电路板302上对应的焊点电连接,来由此将所述第一电路板301和所述第二电路板302电连接的同时在所述框形电路板160的内部空间1611处形成了屏蔽腔。
根据本申请实施例的电路组件300由于使用了前文中所提到的框形电路板160,只是形状上与图5至图13中所示出的框形电路板略有差别,如图15所示,所使用的所述框形电路板160具有矩形形状。如前文中所提到的,所述框形电路板160具有缺口162,由于所述缺口162的存在,使得在使用拼板制造时,可以将拼板设计为使得其中的至少两个框形电路板相互嵌套,从而能够有效地利用所述框形电路板161的所述内部空间1611,并由此降低所述框形电路板160乃至整个电路组件300的制造成本。
在一些实施例中,为了进一步改善屏蔽效果,前文中提到的所述框形电路板160的所述辅助板103也被布置在所述第一电路板301和所述第二电路板302之间,并位于所述缺口162内(如图15所示)或者所述缺口162的一侧,以至少使得所述框形电路板160上的所述焊盘1612与所述辅助板103上的所述附加焊盘1031之间的最小距离小于或等于前文中提到的预定阈值。以此方式,能够进一步提高所形成的屏蔽腔的屏蔽效果,从而提高所述电路组件300的可靠性。如前文中提到的,所述预定阈值与布置在所述第一电路板301和/或所述第二电路板302上的位于所述框形电路板160的所述内部空间1611中的电子器件的电磁辐射频率相关。具体而言,所述电子器件的电磁辐射频率越高,可将该预定阈值设置地尽可能小,从而改善屏蔽效果。所述电子器件的电磁辐射频率越低,可以适当将预定阈值设置地较大,从而进一步降低成本。
此外,前文中提到了框形电路板170还可以直接作为异形电路板来承载电子器件200,如图16所示。根据本申请实施例的另一方面提供了一种电路组件800,包括前文中所提到的所述框形电路板170以及承载在该框形电路板170上的多个电子器件200。以此方式,使得所述电路组件800能够适用于具有异形结构的设备上。例如,对于有些设备而言,中部有隆起部,此时可以将所述电路组件800的所述框形电路板170设置在隆起部周围,从而使该设备的布局更加合理。
根据本申请实施例的另一方面还提供一种电子设备。该电子设备包括根据前文中所提到的框形电路板中的任意一种。由于所述框形电路板可以通过相互嵌套的方式而被制造,因此,能够有效地利用所述框形电路板的内部空间,从而提高板材的利用率。通过使用所述框形电路板,能够有效地降低电子设备的成本,并在一定程度上获得改善的屏蔽效果。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (12)
1.一种框形电路板,其特征在于,包括:
框架本体(101),设置有多个焊盘(1012),以用于与电子器件(200)或电路组件电连接,所述框架本体(101)环绕一个内部空间(1011);以及
缺口(102),被形成在所述框架本体(101)的预定位置,并且所述缺口(102)的开口长度大于所述框架本体(101)的预定部分的尺寸,以允许另一个具有相同规格的框形电路板的框架本体的一部分经由所述缺口(102)而位于所述内部空间(1011)内。
2.根据权利要求1所述的框形电路板,其特征在于,所述电路板还包括:
辅助板(103),设置有至少一个附加焊盘(1031),适于与所述电路组件(300)电连接,并且所述辅助板(103)的至少一部分适于被布置在所述缺口(102)内和/或所述缺口(102)的一侧。
3.根据权利要求2所述的框形电路板,其特征在于,所述多个焊盘(1012)之间的最小间距、所述附加焊盘(1031)之间的最小间距以及所述焊盘(1012)与所述附加焊盘(1031)之间的最小间距小于或等于预定阈值。
4.根据权利要求3所述的框形电路板,其特征在于,所述预定阈值与布置在所述内部空间(1011)中的电子器件(200)的电磁辐射的频率相关。
5.根据权利要求2所述的框形电路板,其特征在于,所述辅助板(103)具有矩形、L形或T形形状。
6.一种电路板拼板(104),其特征在于,包括:
多个根据权利要求1-5中任一项所述的框形电路板,所述框形电路板中的至少两个通过所述框形电路板的缺口(102)而被相互嵌套。
7.根据权利要求6所述的电路板拼板,其特征在于,所述框形电路板的辅助板(103)被形成在所述电路板拼板(104)的预定位置处。
8.一种电路组件,其特征在于,包括:
第一电路板(301)和第二电路板(302),至少部分地层叠布置,并且分别适于承载电子器件(200);以及
根据权利要求1-5中任一项所述的框形电路板,所述框形电路板被布置在所述第一电路板(301)和第二电路板(302)的层叠部分之间,所述框形电路板的焊盘适于被电连接至所述第一电路板(301)和所述第二电路板(302)的对应焊点,从而在所述框形电路板的内部空间处形成屏蔽腔。
9.根据权利要求8所述的电路组件,其特征在于,所述框形电路板的辅助板(103)被布置在所述框形电路板的缺口中或者缺口的一侧,以至少使得所述辅助板(103)上的附加焊盘(1031)和所述框形电路板的框架本体上的焊盘之间的最小间距小于或者等于预定阈值。
10.根据权利要求9所述的电路组件,其特征在于,所述预定阈值与所述第一电路板(301)和所述第二电路板(302)中的至少一个的布置在所述内部空间内的电子器件(200)的电磁辐射频率相关。
11.一种电路组件,其特征在于,包括:
根据权利要求1-5中任一项所述的框形电路板;以及
多个电子器件(200),被布置在所述框形电路板上。
12.一种电子设备,其特征在于,包括根据权利要求1-5中任一项所述的框形电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121682594.0U CN215912388U (zh) | 2021-07-22 | 2021-07-22 | 框形电路板、电路板拼板、电路组件和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121682594.0U CN215912388U (zh) | 2021-07-22 | 2021-07-22 | 框形电路板、电路板拼板、电路组件和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215912388U true CN215912388U (zh) | 2022-02-25 |
Family
ID=80289699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121682594.0U Active CN215912388U (zh) | 2021-07-22 | 2021-07-22 | 框形电路板、电路板拼板、电路组件和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215912388U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116801484A (zh) * | 2023-08-11 | 2023-09-22 | 荣耀终端有限公司 | 一种单板及其制备方法、电子设备 |
-
2021
- 2021-07-22 CN CN202121682594.0U patent/CN215912388U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116801484A (zh) * | 2023-08-11 | 2023-09-22 | 荣耀终端有限公司 | 一种单板及其制备方法、电子设备 |
CN116801484B (zh) * | 2023-08-11 | 2024-03-08 | 荣耀终端有限公司 | 一种单板及其制备方法、电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101506256B1 (ko) | 칩 부품 구조체 및 제조방법 | |
US9552923B2 (en) | Electronic component | |
US9781828B2 (en) | Module substrate and method for manufacturing module substrate | |
JPH1013078A (ja) | 電子部品およびその製造方法 | |
US11778744B2 (en) | Printed circuit board assembly and terminal | |
EP2533617B1 (en) | Printed circuit board with chip package component | |
CN215912388U (zh) | 框形电路板、电路板拼板、电路组件和电子设备 | |
CN212344142U (zh) | 电子组件及电子设备 | |
US6528866B2 (en) | High-frequency module | |
US10629350B2 (en) | Flexible inductor | |
WO2012096354A1 (ja) | 高周波モジュール | |
US8787033B2 (en) | Electronic component and electronic device | |
WO2019235189A1 (ja) | バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法 | |
US10076069B2 (en) | Electronic circuit module | |
JP2000174200A (ja) | 多層状ハイブリッド集積回路装置の構造及びその製造方法 | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
CN113573465B (zh) | 电路组件和电子设备 | |
CN116801484B (zh) | 一种单板及其制备方法、电子设备 | |
CN213586442U (zh) | 电子线路总成 | |
JP2008034731A (ja) | 高周波モジュール、シールドケース装着方法および高周波モジュールの製造方法 | |
JP4844260B2 (ja) | 電子部品およびその製造方法 | |
JP2007324246A (ja) | 半導体装置とその製造方法 | |
CN112739054A (zh) | 一种smt元件贴片方法及电路板 | |
JP2013045796A (ja) | 配線基板 | |
CN110730573A (zh) | 电路板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |