CN100364370C - 布线结构 - Google Patents
布线结构 Download PDFInfo
- Publication number
- CN100364370C CN100364370C CNB2004100078110A CN200410007811A CN100364370C CN 100364370 C CN100364370 C CN 100364370C CN B2004100078110 A CNB2004100078110 A CN B2004100078110A CN 200410007811 A CN200410007811 A CN 200410007811A CN 100364370 C CN100364370 C CN 100364370C
- Authority
- CN
- China
- Prior art keywords
- plane
- wiring
- circuit board
- planes
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003628 erosive effect Effects 0.000 claims description 11
- 230000000694 effects Effects 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 230000010355 oscillation Effects 0.000 abstract description 10
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000013461 design Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011120 plywood Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种改善布线响应的布线结构，主要是用以消除电路板各内层平面间不良的电性耦合，以提高布线的响应。该结构包括有：布线平面，用以设置多条信号布线于其上；接地平面，作为信号布线的参考平面；以及电源平面，设置于电路板中，且位于布线平面与接地平面之间，电源平面上对应于信号布线设置有一任意形状的至少一个蚀洞。其中利用蚀刻技术，蚀去布线上方或下方的电源平面的相对应部分，使得布线能以接地平面为电位参考而得到较准确的电位，由此降低各平面之间所出现杂散电容等负面的影响。更进一步而言，由于杂散电容的减少，将可消除电路板于高频时所产生的共振效应以及寄生振荡，以增加电路板整体的电路品质。
Description
技术领域
本发明涉及一种使得布线(Routing Trace)能以接地平面作为电位参考平面的技术，尤其是一种改善布线响应的布线结构，由此，消除电路板在高频时所产生的共振效应以及寄生振荡，以提高电路板的整体电路品质。
背景技术
所谓的印刷电路板(print circuit board PCB)，是指一种能将电子零组件连接在一起并使其发挥整体功能的电路系统，印刷电路板的使用范围非常地广泛，凡是电子电信、高频电路、通信系统、航空、船舶、家电、汽车、机械、仪表等领域都须应用到印刷电路板的相关技术，又因集成电路(IC)的技术愈来愈进步，所需要的导电接脚(pin)也愈多愈复杂，相对需要更多的布线(routing trace)，关于印刷电路板的设计也是愈来愈复杂与密集，故可节省电路板面积与设计的多层板因应而生。
传统的印刷电路板的制作方式是借由多种不同功能的各平面压合而成，其中至少包含有电源平面、组件平面、信号平面、接地平面以及多个绝缘层，绝缘层是同样位于上述各平面之间，印刷电路板结构中，至于集成电路组件则至少可以设置在组件平面上。当预烧板上所承载的集成电路组件数目增多时，每个集成电路组件可视为一等效的电阻组件，由于每通过一个集成电路(等效电阻)组件即会产生对应的电压降，使得每个集成电路组件获得不一致的电压，因此又发展出一套布线平面(Routing Layer)的技术，由此增进印刷电路板功效上的完整性。
然而，以目前布线平面、电源平面以及接地平面之间的距离而言，由于每平面之间的介电层(Dielectric Layer)厚度过于狭窄，使得其中产生出不良的共振效应(Resonance)以及寄生振荡(Parasitic)。如常用技术图1所示的多层电路板剖面示意图，电路板10为多层印刷电路板，其中包括设置表面电子组件于电路板10两面的第一布线平面11与第二布线平面16，内层中更可能因为表面的布线面积不够时而有一或多个内布线平面14，各布线平面间有接地的第一接地平面12、第二接地平面15与提供电路板10运作的电源的电源平面13。
换句话说，若是把各层的平面视为电容内的平行板效应，即可清楚的发现当各层的平面间隔距离越小，其中电阻、电容(RC)的振荡也就越厉害，如接地平面12与相邻的电源平面13等，造成各层之间也相对的出现杂散电容等负面的影响，严重的破坏印刷电路板的电路结构的表现(Performance)以及频率响应(Response)。
如图2所示，为目前使用的印刷电路板所产生出的频率响应图范例，其中可明显地看出印刷电路板在频率3.9GHz处发生了幅度相当剧烈的共振效应，造成电路结构的品质因此下降，而针对印刷电路板使用多组电源平面(Power Sets)的情况下，也在2.9GHz处产生不良的寄生振荡，导致两者都将使得印刷电路板的频率响应在高频处出现破坏性的共振。
经由上述公知技术说明可知，目前的印刷电路板在高频时将发生严重的共振效应以及寄生振荡，显然具有不便与缺陷存在，而有待加以改善。本发明提出一种设计合理且有效改善上述缺陷的布线结构，由此增加电路板整体的电路品质。
发明内容
本发明的目的在于提供一种改善布线响应的布线结构，用以消除电路板各层间不良的耦合、提高布线的响应。
上述的结构包括一布线平面，其中包括有多条布线于其上；一接地平面，作为该信号布线的参考平面；还包括一接地平面，作为上述信号布线的参考平面；以及一电源平面，设置于一电路板中，且位于布线平面与接地平面之间，特别的是，其上设置有一任意形状的至少一个蚀洞，并邻近所述布线平面。
而本发明的另一结构包括有一或多个布线平面，是用以设置多条布线于其上；还包括一或多个电源平面，设置于一电路板中，且位于该布线平面和与该接地平面之间，并邻近所述布线平面；还包括一或多个蚀槽，设置于电源平面上，且蚀槽的宽度大于或等于该信号布线宽度的5倍；以及还包括一或多个接地平面。
本发明的印刷电路板布线结构可以降低印刷电路板在高频时所产生的共振效应以及寄生振荡，增加印刷电路板整体的电路品质，同时克服公知电路所需的时间设计、修改的成本耗费。
附图说明
图1所示为常用技术的多层电路板剖面示意图；
图2所示为常用技术的印刷电路板所产生出的频率响应图；
图3所示为本发明的印刷电路板内部结构的侧视示意图；
图4所示为本发明的印刷电路板各平面结构第一实施例的部分立体分解图；
图5所示为本发明的印刷电路板各平面结构第二实施例的立体分解图；
图6所示为本发明的印刷电路板各平面结构第三实施例的立体示意图；
图7所示为本发明的频率响应图。
其中，附图标记说明如下：
10电路板 11第一布线平面12第一接地平面13电源平面
14内布线平面 15第二接地平面16第二布线平面20接地平面
40电源平面 45穿孔 50蚀洞 60布线平面
65布线 100电路板 51第一布线平面53电源平面
52第一接地平面54第二布线平面55第二接地平面56第三布线平面
531蚀洞 61第一电源平面62第二电源平面63蚀槽
64信号布线 511，541，561布线
具体实施方式
本发明的主要目的在于提供一种改善布线响应的布线结构，由此消除电路板各层间不良的耦合、提高布线的响应。首先请参阅图3本发明印刷电路板的内布结构侧视示意图，其中所示为一多层板的电路板100的内部，包括一接地平面20、一电源平面40以及一布线平面60，然而在实际应用上，可更进一步包含组件平面、绝缘平面、介电平面以及信号平面等各种平面(在本图中未显示)，其不为本实施例所限制。
在该布线平面60上，设置有多条布线65，用以连接各平面之间的信号传递。并且在该布线平面60的上方或下方更进一步设置有一电源平面40(在本实施例中该电源平面40位于该布线平面60的下方)，由此供应整体的电路板100在运作时所需的电源。其中为了避免两平面40、20间在高频时产生的共振效应以及寄生振荡对布线平面60的不良影响，本发明特别在该电源平面40上提供至少一任意形状的蚀洞50，由此增加该电路板100在高频时的响应(在其后将有更进一步说明)。
当接地平面20与电源平面40形成之后，由于平行板之间将会产生一种杂散电容(stray capacitor)而使得两平行板间形成一种谐振腔的效应，因此破坏了以电源平面40为参考面的布线平面60的频率响应，所以本发明以一种蚀刻的方式，在所述布线65下方相对应的电源平面40上蚀刻出至少一可为任意形状的蚀洞50，一方面可由此而减少两平面20、40间的共振效应以及寄生振荡，另一方面使布线65参考至接地平面20而得到更好的频率响应。另外，由于所述布线65下方的电源平面40已被蚀刻出蚀洞50，可使得所述布线65至上下方的一参考接地平面20的距离加大，由此该布线65可以以较宽的线宽达到所需特性阻抗值，进而降低制程困难度。
同理，由于公知技术中的接地平面20与电源平面40之间具有一种谐振腔的效应，所以本发明在该电源平面40上蚀刻出至少一蚀洞50，使布线平面60直接参考邻近的接地平面20(使之真正接地)，可降低两邻近平面20、40间的谐振腔的效应，以提升电路板100整体的品质。然而，该蚀洞50的形状是依照设计者所自行设计而成，可为任意形状，并且该蚀洞50的面积大小可搭配设计为完全涵盖或部分涵盖所述布线65，这些均不为本实施例所限制。
请参阅图4，该图所示为本发明的电路板100各平面结构第一实施例部分的立体概图。本图中可明显看出该蚀洞50是完全涵盖于其上方的布线65，其中布线65是以金属所制成的细线布设而成，因此可依照设计者自行设定细线的宽度来设计其阻抗值，或者是增加布线65的介电层(图中未显示)厚度，使其达到所期望的特征阻抗值(characteristic impedance)。此外，邻近该布线平面的蚀洞50面积大小也可设计为连接穿孔45(Via)或不连接穿孔45，布线平面60可通过穿孔45来连接电源及接地平面20，在本实施例中是以不连接穿孔45进行的，然而在实际应用上，其可搭配实体组件的使用，以求得更佳的频率响应。
再请参阅图5所示的第二实施例，当电路板上的布线面积不够时，即须在内部或电路板另一侧另外设置其它的布线平面，如图中所示的六层电路板，包括有第一布线平面51、第一接地平面52、电源平面53、第二布线平面54、第二接地平面55与第三布线平面56，其中布线平面51、54、56上有布线511、541与561，公知电源平面53与第一接地平面52间会形成一谐振腔，并会影响布线平面54的布线响应，为减少此不良响应，本发明在电源平面53上以涵盖或部分涵盖第二布线平面54上的布线541的方式蚀刻一或多个蚀洞531，使第二布线平面54可直接参考正确的接地平面(如第一接地平面52与第二接地平面55)。
图6所示为本发明的印刷电路板各平面结构第三实施例的立体示意图。依实际需要，此图所示的电源平面可能需要有多种不同电压的电源段(sets)，以一或多个蚀槽(slot)63来区分成图示的第一电源平面61、第二电源平面62等多个电源段，尤其在微芯片设计上，如图示以任意形状的蚀槽63切割成多个电源段(电源平面61，62)，使下层板的信号布线64能因此蚀槽63而参考到接地平面(未显示于此图)，该蚀槽的宽度最佳为不小于上述信号布线宽度的5倍。
图7所示为本发明的频率响应图，其中从实际的实验结果可看出本发明的频率响应曲线相对于公知技术在2.9GHz以及3.9GHz的高频处有更加平缓的现象，明显具有其功效上的增进，并且有效地改善公知技术中所产生的共振效应(Resonance)以及寄生振荡(Parasitic)等不良现象。更进一步而言，若是将本发明的技术应用至具有一电源平面的芯片封装上，例如一球门阵列封装(BGA)，也可对于半导体的封装以及制程上有其实质的贡献，由此增进产业的整体发展。
上述为本发明的较佳实施例，在电源平面上设置蚀洞以解决布线响应的方式可应用于一印刷电路板中，也可应用于具有电源面的芯片封装结构中，如球门阵列封装(ball grid array，BGA)等。
综上所述，本发明的印刷电路板布线响应的方法及结构可以降低印刷电路板在高频时所产生的共振效应以及寄生振荡，增加印刷电路板整体的电路品质，同时克服公知电路所需的时间设计、修改的成本耗费。
以上所述仅为本发明的较佳具体实施例的详细说明与图式，凡根据本发明构思与其类似变化的实施例，都应包含于本发明的范畴中，对于本领域的普通技术人员在本发明的领域内，可轻易思及的变化或修改也都应涵盖在本发明的专利范围内。
Claims (8)
1.一种布线结构，该结构包括有：
一布线平面，是用以设置多条信号布线于其上；
一接地平面，作为该信号布线的参考平面；以及
一电源平面，设置于一电路板中，且位于该布线平面与该接地平面之间，该电源平面上对应于该信号布线设置有一任意形状的至少一个蚀洞。
2.如权利要求1所述的布线结构，其中该蚀洞的面积涵盖或部分涵盖该布线。
3.如权利要求1所述的布线结构，其中该电源平面具有一穿孔，该穿孔与该蚀洞连接。
4.如权利要求1所述的布线结构，其中该电源平面具有一穿孔，该穿孔与该蚀洞不连接。
5.一种布线结构，使其中布线能以一接地平面作为参考平面，该结构包括有：
至少一个布线平面，用以设置多条信号布线于其上；
至少一电源平面，设置于一电路板中，且位于该布线平面与该接地平面之间，并邻近该布线平面；其中该电源平面上对应于该信号布线有至少一个蚀槽，且该蚀槽的宽度大于或等于该信号布线宽度的5倍。
6.如权利要求5所述的布线结构，其中该蚀槽的面积涵盖或部分涵盖该布线。
7.如权利要求5所述的布线结构，其中该电源平面具有一穿孔，该穿孔与该蚀槽连接。
8.如权利要求5所述的布线结构，其中该电源平面具有一穿孔，该穿孔与该蚀槽不连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100078110A CN100364370C (zh) | 2004-03-02 | 2004-03-02 | 布线结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100078110A CN100364370C (zh) | 2004-03-02 | 2004-03-02 | 布线结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1665370A CN1665370A (zh) | 2005-09-07 |
| CN100364370C true CN100364370C (zh) | 2008-01-23 |
Family
ID=35036194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100078110A Expired - Lifetime CN100364370C (zh) | 2004-03-02 | 2004-03-02 | 布线结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100364370C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI370708B (en) | 2006-10-20 | 2012-08-11 | Ind Tech Res Inst | Architecture of complement of a mirrored design of a embedded planar resistor |
| JP5472556B2 (ja) * | 2012-01-06 | 2014-04-16 | 株式会社村田製作所 | 高周波信号線路及び電子機器 |
| CN107834233B (zh) * | 2017-09-27 | 2019-04-02 | 中国电子科技集团公司第二十九研究所 | 一种垂直过渡结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961296A (en) * | 1975-03-06 | 1976-06-01 | Motorola, Inc. | Slotted strip-line |
| US5003273A (en) * | 1989-12-04 | 1991-03-26 | Itt Corporation | Multilayer printed circuit board with pseudo-coaxial transmission lines |
| CN1115899A (zh) * | 1994-07-26 | 1996-01-31 | 东芝株式会社 | 多层配线结构的半导体装置 |
| US5629559A (en) * | 1993-04-06 | 1997-05-13 | Tokuyama Corporation | Package for semiconductor device |
| US6608257B1 (en) * | 2001-12-12 | 2003-08-19 | Sun Microsystems, Inc. | Direct plane attachment for capacitors |
-
2004
- 2004-03-02 CN CNB2004100078110A patent/CN100364370C/zh not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961296A (en) * | 1975-03-06 | 1976-06-01 | Motorola, Inc. | Slotted strip-line |
| US5003273A (en) * | 1989-12-04 | 1991-03-26 | Itt Corporation | Multilayer printed circuit board with pseudo-coaxial transmission lines |
| US5629559A (en) * | 1993-04-06 | 1997-05-13 | Tokuyama Corporation | Package for semiconductor device |
| CN1115899A (zh) * | 1994-07-26 | 1996-01-31 | 东芝株式会社 | 多层配线结构的半导体装置 |
| US6608257B1 (en) * | 2001-12-12 | 2003-08-19 | Sun Microsystems, Inc. | Direct plane attachment for capacitors |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1665370A (zh) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9622358B2 (en) | Method for forming a circuit board via structure for high speed signaling | |
| US20060185890A1 (en) | Air void via tuning | |
| KR100896595B1 (ko) | 고속 입/출력 회로의 전력 공급 및 디커플링용 내장커패시터 어레이를 갖는 패키지 및 그를 형성하는 방법 | |
| US6961231B1 (en) | Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit | |
| US7504922B2 (en) | Embedded inductor element and chip package applying the same | |
| US6037547A (en) | Via configuration with decreased pitch and/or increased routing space | |
| US20070045000A1 (en) | Multilayer printed circuit board | |
| US7216422B2 (en) | Method of forming a capacitor assembly in a circuit board | |
| US20060237228A1 (en) | Printed circuit board having reduced parasitic capacitance pad | |
| KR20100056963A (ko) | 인쇄회로기판들의 비아들 내에 커패시터들을 집적하는 기법 | |
| CN102638931B (zh) | 电子组件、使寄生电容最小的方法及电路板结构制造方法 | |
| CN115551239B (zh) | 一种厚薄膜电路基板接地方法及厚薄膜电路 | |
| KR20030063433A (ko) | 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법 | |
| US6963493B2 (en) | Multilayer electronic devices with via components | |
| CN101472403B (zh) | 印刷线路板及其制作方法 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| US9113565B2 (en) | Method for processing printed circuit board, printed circuit board and electronic apparatus | |
| KR20010049422A (ko) | 고주파 모듈 | |
| US20210392742A1 (en) | Embedded microstrip with open slot for high speed signal traces | |
| CN100364370C (zh) | 布线结构 | |
| TWI236332B (en) | Wiring structure for improving wiring response | |
| US7035082B2 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
| US6710255B2 (en) | Printed circuit board having buried intersignal capacitance and method of making | |
| US8487195B2 (en) | Via structure for multi-gigahertz signaling | |
| KR100669963B1 (ko) | 다층배선기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080123 |
|
| CX01 | Expiry of patent term |