JP4585587B2 - 高周波多層基板及び高周波多層基板の製造方法 - Google Patents

高周波多層基板及び高周波多層基板の製造方法 Download PDF

Info

Publication number
JP4585587B2
JP4585587B2 JP2008211950A JP2008211950A JP4585587B2 JP 4585587 B2 JP4585587 B2 JP 4585587B2 JP 2008211950 A JP2008211950 A JP 2008211950A JP 2008211950 A JP2008211950 A JP 2008211950A JP 4585587 B2 JP4585587 B2 JP 4585587B2
Authority
JP
Japan
Prior art keywords
conductor
hole
multilayer substrate
microstrip line
frequency multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008211950A
Other languages
English (en)
Other versions
JP2010050627A (ja
Inventor
明洋 里見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008211950A priority Critical patent/JP4585587B2/ja
Priority to US12/507,290 priority patent/US8471767B2/en
Priority to FR0955661A priority patent/FR2935197B1/fr
Publication of JP2010050627A publication Critical patent/JP2010050627A/ja
Application granted granted Critical
Publication of JP4585587B2 publication Critical patent/JP4585587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/04Fixed joints
    • H01P1/047Strip line joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Description

本発明は、ストリップ線路とマイクロストリップ線路との接続構造に係り、特にVSWRを改善したストリップ線路とマイクロストリップ線路との接続構造に関する。
高周波基板においては、小型高密度化を実現するために高周波基板を多層化し、高周波配線を基板内に通すストリップ線路が多く使用される。しかし、回路部品を接続する場合や、外部装置との接続を行う場合には高周波配線を基板上に出す必要がある。この場合にはマイクロストリップ線路が使用される。このため、ストリップ線路とマイクロストリップ線路とを接続する必要がある。
この点に関し、内部をメッキしたスルーホールの導体層によってストリップ線路とマイクロストリップ線路とを接続する方法が提案されている(例えば、特許文献1、図4)。
図4は、従来技術のストリップ線路とマイクロストリップ線路との接続部分を拡大した図である。図4(a)は上面図、図4(b)は図4(a)のCC線断面図である。図4に示すように、ストリップ線路は第1の接地導体11と、中心導体10と、第2の接地導体16とから成る。マイクロストリップ線路20は誘電体層の第1の接地導体11と同じ面に設けられている。高周波多層基板は誘電体層15を挟んでマイクロストリップ線路20の下層に設けられた第3の接地導体17を有する。中心導体10とマイクロストリップ線路20とは内部に金属のメッキなどの導体層を有するスルーホール35によって電気的に接続される。
特開2002−190546号公報
このスルーホール35は導体層が中心導体10よりも下層にまで達している。これは、製造上不可避的に導体層がスルーホール内部全体に設けられてしまうことによる。
スルーホール35の中心導体10より下層の部分は、ストリップ線路とマイクロストリップ線路20とを連結するためには不要なものである。しかし、このように長い導体部分がある場合、この導体部分はスタブとして機能し、図4(b)に示すように不要な浮遊容量36を生じる。
この不要な浮遊容量は定在波を生じさせ、VSWR(電圧定在波比)を悪化させるという問題があった。
本発明は上記のような問題点に鑑みてなされたものであり、VSWRを改善したストリップ線路とマイクロストリップ線路との接続構造を有する高周波多層基板を提供することを目的とする。
この目的を達成するために本発明は、誘電体層と、誘電体層の第1の面に設けられた第1の接地導体と、誘電体層の内部に設けられた中心導体と、中心導体を挟んで第1の接地導体の他の面に設けられた第2の接地導体と、第1の接地導体と離して第1の面に設けられたマイクロストリップ線路と、マイクロストリップ線路と離して誘電体層を挟んでマイクロストリップ線路の下層に設けられた第3の接地導体と、マイクロストリップ線路と中心導体とを電気的に接続する導体層を有するスルーホールと、スルーホールに連結し、内部に導体層を有さず、終端面が平面の絶縁孔と、を有することを特徴とする高周波多層基板を提供する。
本発明によれば、ストリップ線路とマイクロストリップ線路との接続構造においてVSWRが改善するという効果がある。
以下、本発明による高周波多層基板の一実施の形態を、図面を用いて詳細に説明する。図1は本実施形態の高周波多層基板を示した図である。図1(a)は本実施形態の高周波多層基板の上面図である。また、図1(b)は図1(a)におけるAA線断面図である。
図1(a)及び図1(b)に示すように、本実施形態の高周波多層基板はストリップ線路とマイクロストリップ線路を有する。ストリップ線路は、誘電体層15の第1の面に第1の接地導体11と、誘電体層15の内部に設けられた中心導体10と、中心導体10を挟んで第1の接地導体11の他の面に設けられた第2の接地導体12と、を有する。本実施形態の高周波多層基板はさらに、第2の接地導体12の下層に接地導体13とスルーホール31を備えていてもよい。
また、本実施形態の高周波多層基板は、第1の接地導体11と電気的に接続しないように第1の面に設けられたマイクロストリップ線路20と、マイクロストリップ線路20と電気的に接続しないように誘電体層15を挟んでマイクロストリップ線路20の下層に設けられた第3の接地導体14と、を備える。本実施形態の高周波多層基板はさらに、スルーホール31を備えていてもよい。
中心導体10とマイクロストリップ線路20とはスルーホール30の導体層によって電気的に接続される。この導体層は金属などのメッキによって構成される。すなわち、スルーホールとは孔乃至貫通孔をさし、このスルーホールは内部に導体層を有する。
なお、導体層の代わりにあるいは導体層とともに導体を設け、この導体によって中心導体10とマイクロストリップ線路20とを接続するように構成することもできる。本実施形態においては、導体層という語はこの導体を含むものとする。
本実施形態の高周波多層基板はさらに、スルーホール30に連結し、内部に導体層を有しない絶縁孔40を有する。
この絶縁孔40はどのような方法によって設けられてもよい。例えば、ドリルによって切削することによって設けることができる。
この絶縁孔40の直径φ1は、スルーホール30の直径φ0よりも大きい。これより小さいと、スルーホール30の内部の導体層を切削除去できない。
また、スルーホール30の導体層は、中心導体10と第2の接地導体12の中心、すなわち距離の中点を通る中心導体と平行な直線より中心導体10側に設けられている。切削によって絶縁孔40を設ける場合には、中心導体10と第2の接地導体12の中心を越え、中心導体に達しないように、スルーホールを第1の面と対向する第2の面側から切削する。
このように切削した場合、中心導体10から絶縁孔40までの導体層の長さL1は、中心導体10から第2の接地導体12までの長さL0の1/2よりも小さくなる。L1をこれより大きくすると不要な浮遊容量が発生する場合がある。
図1(c)は、エンドミルによって切削した絶縁孔41を示す図である。エンドミルはフライスの一種であり、円筒形の外周に数枚の歯を有し、切削端面が平面となる切削工具を言う。
図1(c)に示すように、エンドミルを使用した場合、絶縁孔41の終端面が平面となり、中心導体10から絶縁孔40までの導体層の長さL2をより小さくでき、よりVSWRを改善できる。
図2は、スルーホール32がマイクロストリップ線路20に複数設けられている場合を示した図である。図2(a)は高周波多層基板の上面図である。また、図2(b)は図2(a)におけるBB線断面図の拡大図である。
図2(b)に示すように、高周波多層基板は、中心導体10とマイクロストリップ線路20とを電気的に接続するスルーホール32が複数存在する場合、この複数のスルーホール32をすべて包含するように切削されて設けられた一つの絶縁孔42を有するように構成することができる。
切削によって絶縁孔42を設ける場合、絶縁孔42の直径φ3はスルーホール32の周から周までの最長距離φ2よりも大きい。φ3がこれより小さいとスルーホール32の導体層を除去できない場合がある。
このように切削した場合も、中心導体10から絶縁孔42までの導体層の長さは、中心導体10から第2の接地導体12までの長さの1/2よりも小さくする。これより大きくすると不要な浮遊容量が発生する場合がある。
図2(c)は、スルーホール32ごとに絶縁孔43を設けた場合を示す図である。
切削によって絶縁孔43を設ける場合、絶縁孔43の直径φ5はスルーホール32の直径φ4よりも大きい。φ4がこれより小さいとスルーホール32の導体層を除去できない場合がある。
図3は、従来の高周波多層基板と本実施形態の高周波多層基板とのVSWRを比較したグラフである。曲線51は従来の高周波多層基板のVSWRを示したグラフである。曲線51に示すように、従来の高周波多層基板は周波数が高くなると急激にVSWRが悪化する。
曲線52は本実施形態の高周波多層基板のVSWRを示したグラフである。曲線52に示すように、本実施形態の高周波多層基板は周波数が高くなってもVSWRが大きく悪化しない。
ここで、絶縁孔40,41を切削によって設ける場合の製造方法について述べる。本実施形態の高周波多層基板の製造方法は、接地導体11,12,13、誘電体層15、中心導体10、マイクロストリップ線路20を多層化して基板を形成する工程と、マイクロストリップ線路20と中心導体10を繋ぐ貫通孔を設ける工程と、この貫通孔に導体層を設ける工程と、この導体層を多層化された基板のマイクロストリップ線路20を有する面と対向する面から中心導体10に達しない限度で切削除去する工程とを含む。
以上述べたように、本実施形態の高周波多層基板は、中心導体10とマイクロストリップ線路20とを電気的に接続するスルーホールに連結し、内部に導体層を有しない絶縁孔を備える。このため、本実施形態の高周波多層基板は、ストリップ線路とマイクロストリップ線路との接続構造においてVSWRが改善するという効果がある。
本実施形態の高周波多層基板を示した図である。 スルーホール32がマイクロストリップ線路20に複数設けられている場合を示した図である。 従来の高周波多層基板と本実施形態の高周波多層基板とのVSWRを比較したグラフである。 従来技術のストリップ線路とマイクロストリップ線路との接続部分を拡大した図である。
符号の説明
10:中心導体、
11:第1の接地導体、
12:第2の接地導体、
15:誘電体層、
14:第3の接地導体、
20:マイクロストリップ線路、
30,31,32:スルーホール、
40,41,42,43:絶縁孔。

Claims (5)

  1. 誘電体層と、
    前記誘電体層の第1の面に設けられた第1の接地導体と、
    前記誘電体層の内部に設けられた中心導体と、
    前記中心導体を挟んで前記第1の接地導体の他の面に設けられた第2の接地導体と、
    前記第1の接地導体と離して前記第1の面に設けられたマイクロストリップ線路と、
    前記マイクロストリップ線路と離して誘電体層を挟んで前記マイクロストリップ線路の下層に設けられた第3の接地導体と、
    前記マイクロストリップ線路と前記中心導体とを電気的に接続する導体層を有するスルーホールと、
    前記スルーホールに連結し、内部に導体層を有さず、終端面が平面の絶縁孔と、
    を有することを特徴とする高周波多層基板。
  2. 前記スルーホールの前記導体層が、
    前記中心導体と前記第2の接地導体の中心より前記中心導体側に設けられていることを特徴とする請求項1記載の高周波多層基板。
  3. 前記絶縁孔が、
    前記スルーホールの前記導体層を前記中心導体と前記第2の接地導体の中心より前記中心導体側まで切削して設けられていることを特徴とする請求項1記載の高周波多層基板。
  4. 前記スルーホールが複数存在するとき、
    前記複数のスルーホールをすべて包含するように切削されて設けられた一つの絶縁孔を有することを特徴とする請求項3記載の高周波多層基板。
  5. 接地導体、誘電体層、中心導体、マイクロストリップ線路を多層化して基板を形成する工程と、
    前記基板にマイクロストリップ線路と中心導体を繋ぐ貫通孔を設ける工程と、
    この貫通孔に導体層を設ける工程と、
    前記基板のマイクロストリップ線路を有する面と対向する面から中心導体に達しない限度で前記導体層を終端面が平面になるように切削除去する工程と、
    を含むことを特徴とする高周波多層基板の製造方法。
JP2008211950A 2008-08-20 2008-08-20 高周波多層基板及び高周波多層基板の製造方法 Active JP4585587B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008211950A JP4585587B2 (ja) 2008-08-20 2008-08-20 高周波多層基板及び高周波多層基板の製造方法
US12/507,290 US8471767B2 (en) 2008-08-20 2009-07-22 Radio frequency multilayer substrate and manufacturing method of radio frequency multilayer substrate
FR0955661A FR2935197B1 (fr) 2008-08-20 2009-08-13 Substrat radiofrequence multicouche et procede de fabrication d'un substrat radiofrequence multicouche

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008211950A JP4585587B2 (ja) 2008-08-20 2008-08-20 高周波多層基板及び高周波多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010050627A JP2010050627A (ja) 2010-03-04
JP4585587B2 true JP4585587B2 (ja) 2010-11-24

Family

ID=41666681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008211950A Active JP4585587B2 (ja) 2008-08-20 2008-08-20 高周波多層基板及び高周波多層基板の製造方法

Country Status (3)

Country Link
US (1) US8471767B2 (ja)
JP (1) JP4585587B2 (ja)
FR (1) FR2935197B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963656B2 (en) 2010-05-24 2015-02-24 Silicon Image, Inc. Apparatus, system, and method for a compact symmetrical transition structure for radio frequency applications
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
JP6353762B2 (ja) * 2014-09-30 2018-07-04 日本ピラー工業株式会社 回路基板
WO2021065883A1 (ja) * 2019-10-02 2021-04-08 株式会社村田製作所 伝送線路及び回路基板
EP3852506A1 (en) * 2020-01-14 2021-07-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with an etching neck connecting back drill hole with vertical through-connection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117805U (ja) * 1981-01-16 1982-07-21
JP2003158381A (ja) * 2001-11-19 2003-05-30 Nec Corp 多層配線基板およびその製造方法
JP2004320109A (ja) * 2003-04-11 2004-11-11 Tdk Corp 高周波伝送線路及び高周波基板
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
JP2006526883A (ja) * 2003-03-06 2006-11-24 サンミナエスシーアイ コーポレイション バイア構造の高周波性能を最適化する方法
JP2007201112A (ja) * 2006-01-26 2007-08-09 Hitachi Ltd 掘削深さ検出構造を備えた回路基板及びこれが搭載された伝送装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117805A (en) 1981-01-12 1982-07-22 Sakurai Kk Auxiliary box for ticket
JP2003168903A (ja) 2001-12-03 2003-06-13 Mitsubishi Electric Corp ストリップ線路の接続構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117805U (ja) * 1981-01-16 1982-07-21
JP2003158381A (ja) * 2001-11-19 2003-05-30 Nec Corp 多層配線基板およびその製造方法
JP2006526883A (ja) * 2003-03-06 2006-11-24 サンミナエスシーアイ コーポレイション バイア構造の高周波性能を最適化する方法
JP2004320109A (ja) * 2003-04-11 2004-11-11 Tdk Corp 高周波伝送線路及び高周波基板
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
JP2007201112A (ja) * 2006-01-26 2007-08-09 Hitachi Ltd 掘削深さ検出構造を備えた回路基板及びこれが搭載された伝送装置

Also Published As

Publication number Publication date
FR2935197A1 (fr) 2010-02-26
FR2935197B1 (fr) 2018-11-23
JP2010050627A (ja) 2010-03-04
US8471767B2 (en) 2013-06-25
US20100045537A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
US7408120B2 (en) Printed circuit board having axially parallel via holes
US9125304B2 (en) Circuit board having via and manufacturing method thereof
US8604357B2 (en) Wiring board having via and method forming a via in a wiring board
JP4585587B2 (ja) 高周波多層基板及び高周波多層基板の製造方法
US20100065321A1 (en) Printed wiring board and method for manufacturing the same
JP2009059873A (ja) プリント配線基板
TWI415560B (zh) 降低電磁輻射的結構與方法,以及電性物件與其製造方法
US20080236881A1 (en) Multilayer printed wiring board and method for manufacturing the same
JP6461871B2 (ja) 変換器
US7688164B2 (en) High frequency circuit board converting a transmission mode of high frequency signals
JP5519328B2 (ja) 高周波用伝送線路基板
JP4669338B2 (ja) プリント配線板及びその製造方法
JP4539440B2 (ja) 積層コンデンサの実装構造
CN106465535A (zh) 传输线过孔结构
US7817008B2 (en) Magnetic element
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP2005235963A (ja) プリント基板スルーホール形成方法
JP5260083B2 (ja) 半導体集積回路
JP6222747B2 (ja) 回路構造体
US6859115B1 (en) Stub transformer for power supply impedance reduction
JPH11340087A (ja) 積層セラミックコンデンサ
US10285277B1 (en) Method of manufacturing circuits using thick metals and machined bulk dielectrics
JP6422222B2 (ja) 多層配線基板接続構造
JP6305066B2 (ja) 給電回路
US20080093702A1 (en) Semiconductor device having a passive device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R151 Written notification of patent or utility model registration

Ref document number: 4585587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3