JP2006526883A - バイア構造の高周波性能を最適化する方法 - Google Patents
バイア構造の高周波性能を最適化する方法 Download PDFInfo
- Publication number
- JP2006526883A JP2006526883A JP2004569398A JP2004569398A JP2006526883A JP 2006526883 A JP2006526883 A JP 2006526883A JP 2004569398 A JP2004569398 A JP 2004569398A JP 2004569398 A JP2004569398 A JP 2004569398A JP 2006526883 A JP2006526883 A JP 2006526883A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- section
- via structure
- optimizing
- equivalent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
12 バイア
14 埋込バイア
16 盲バイア
18 鍍金スルーホール(PTH)バイア
Claims (20)
- 少なくとも1つのバイア構造の高周波性能を最適化する方法において、
(a)最適化のための最高レベルパラメータを定める工程、
(b)前記最高レベルパラメータの関数として、最適化のための第2レベルパラメータを導く工程、
(c)前記最高レベルパラメータ及び前記第2レベルパラメータの両者の最適化のための経費上の拘束を定める工程、
(d)前記少なくとも1つのバイア構造をいくつかのタイプの伝送線路セグメントの内の1つに細分する工程、
(e)前記少なくとも1つのバイア構造のスタブ区画長を最小化する工程、
(f)前記いくつかのタイプの伝送線路セグメントを、等価な、直列インピーダンス、シャント素子アドミッタンス及び、1つまたはそれより多くの、抵抗R,インダクタL,コンダクタG及びキャパシタCからなる、直列接続区分化RLGC部分回路に変換する工程、及び
(g)前記第2レベルパラメータを最適化する工程、
を有してなることを特徴とする方法。 - 前記最高レベルパラメータが前記少なくとも1つのバイア構造のSパラメータであることを特徴とする請求項1に記載の方法。
- 前記いくつかのタイプの伝送線路セグメントが、前記少なくとも1つのバイア構造に等価な電気回路をつくるために、必要に応じて、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スラブ区画を含むことを特徴とする請求項1に記載の方法。
- 前記伝送線路曲折区画がランプ素子直列インピーダンス及びシャント素子アドミッタンスに変換されることを特徴とする請求項3に記載の方法。
- 前記非一様伝送線路スルー区画が直列接続区分化RLGC部分回路に変換されることを特徴とする請求項4に記載の方法。
- 前記装荷非一様伝送線路スタブ区画が直列接続区分化RLGC部分回路に変換されることを特徴とする請求項5に記載の方法。
- 前記第2レベルパラメータが、前記伝送線路曲折区画の、等価な、ランプ素子直列インピーダンス及びシャント素子アドミッタンス並びに前記非一様伝送線路スルー区画及び前記装荷非一様伝送線路スタブ区画のR,L,G及びCの個々の値であることを特徴とする請求項3に記載の方法。
- 前記第2レベルパラメータの前記最適化が、前記伝送線路曲折区画の前記ランプ素子直列インピーダンス及び前記シャント素子アドミッタンスの値の最小化を含むことを特徴とする請求項7に記載の方法。
- 前記第2レベルパラメータの前記最適化が、前記非一様伝送線路スルー区画のR,L,G及びCの前記個々の値及び隣接部分回路間の区分化特性インピーダンスを可能な限り等しくする工程を含み、また、R,L,G及びCの前記個々の値及び隣接部分回路間の区分化特性インピーダンスを可能な限り等しくすることができない場合には、前記シャントアドミッタンスの総和に対する前記直列インピーダンスの総和の比を可能な限り等しくする工程を含むことを特徴とする請求項7に記載の方法。
- 前記第2レベルパラメータの前記最適化が、前記装荷非一様伝送線路スタブ区画の前記等価区分化RLGC部分回路において、R及びLの前記個々の値を可能な限り大きくし、G及びCの前記個々の値を可能な限り小さくする工程を含むことを特徴とする請求項7に記載の方法。
- 前記第2レベルパラメータの前記最適化が、前記少なくとも1つのバイア構造の物理的寸法の操作を含むことを特徴とする請求項1に記載の方法。
- 少なくとも1つのバイア構造の高周波性能を最適化する方法において、
(a)前記少なくとも1つのバイア構造の物理特性に依存する最適化特性を定める工程、
(b)前記少なくとも1つのバイア構造に対する等価基本部分電気回路をつくる工程、及び
(c)前記最適化特性を最適化する工程、
を有してなることを特徴とする方法。 - 前記最適化特性が、ランプ素子直列回路インピーダンス、シャント素子アドミッタンス及び直列接続区分化RLGC部分回路におけるR,L,G及びCの個々の値を含むことを特徴とする請求項12に記載の方法。
- 前記等価基本部分電気回路をつくる工程が、前記少なくとも1つのバイア構造を、必要に応じて、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スタブ区画に変換する工程を含むことを特徴とする請求項12に記載の方法。
- 前記最適化特性の最適化が、前記少なくとも1つのバイア構造の前記物理特性の操作を含むことを特徴とする請求項14に記載の方法。
- 少なくとも1つのバイア構造の高周波性能を最適化する方法において、
(a)前記少なくとも1つのバイア構造を、等価な、決定可能な基本電気特性に変換する工程、
(b)前記決定可能な基本電気特性の値を変えるために、前記少なくとも1つのバイア構造の物理特性を操作する工程、及び
(c)前記決定可能な基本電気特性の値を最適化する工程、
を有してなることを特徴とする方法。 - 前記少なくとも1つのバイア構造を等価な基本電気特性に変換する工程が、
(a)前記少なくとも1つのバイア構造を、前記等価決定可能基本電気特性だけを含み、前記少なくとも1つのバイア構造に電気的に等価である電気回路をつくるために、必要に応じて、伝送線路曲折区画、非一様伝送線路スルー区画及び装荷非一様伝送線路スタブ区画に細分する工程、及び
(b)前記伝送線路曲折区画、前記非一様伝送線路スルー区画及び前記装荷非一様伝送線路スタブ区画を、等価な、ランプ素子直列インピーダンス、シャント素子アドミッタンス及び直列接続区分化RLGC部分回路に変換する工程、
をさらに含むことを特徴とする請求項16に記載の方法。 - 前記決定可能基本電気特性の値を最適化する工程が、前記伝送線路曲折区画の前記ランプ素子直列インピーダンス及び前記シャント素子アドミッタンスの値を最小化する工程を含むことを特徴とする請求項17に記載の方法。
- 前記決定可能基本電気特性の値を最適化する工程が、前記非一様伝送線路スルー区画のR,L,G及びCの個々の値及び隣接部分回路間の区分化特性インピーダンスを可能な限り等しくする工程を含み、また、R,L,G及びCの前記個々の値及び隣接部分回路間の区分化特性インピーダンスを可能な限り等しくすることができない場合には、前記シャントアドミッタンスの総和に対する前記直列インピーダンスの総和の比を可能な限り等しくする工程を含むことを特徴とする請求項17に記載の方法。
- 前記決定可能基本電気特性の値を最適化する工程が、前記装荷非一様伝送線路スタブ区画に対する前記等価電気回路において、R及びLの前記個々の値を可能な限り大きくし、G及びCの前記個々の値を可能な限り小さくする工程を含むことを特徴とする請求項17に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2003/006836 WO2004082180A2 (en) | 2003-03-06 | 2003-03-06 | Method for optimizing high frequency performance of via structures |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006526883A true JP2006526883A (ja) | 2006-11-24 |
Family
ID=32986322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004569398A Pending JP2006526883A (ja) | 2003-03-06 | 2003-03-06 | バイア構造の高周波性能を最適化する方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1625680A4 (ja) |
JP (1) | JP2006526883A (ja) |
KR (1) | KR101041555B1 (ja) |
CN (1) | CN1989503B (ja) |
AU (1) | AU2003225687A1 (ja) |
WO (1) | WO2004082180A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142307A (ja) * | 2005-11-22 | 2007-06-07 | Hitachi Ltd | 高速差動信号用多層基板、通信装置およびデータ記憶装置 |
JP2010050627A (ja) * | 2008-08-20 | 2010-03-04 | Toshiba Corp | 高周波多層基板及び高周波多層基板の製造方法 |
US9380704B2 (en) | 2011-03-30 | 2016-06-28 | Nec Corporation | Transmission system and method for constructing backplane system |
US9397418B2 (en) | 2011-03-30 | 2016-07-19 | Nec Corporation | Transmission system and method for constructing backplane system |
JP2017535959A (ja) * | 2014-11-11 | 2017-11-30 | アルカテル−ルーセント | バックドリル信頼性アンカー |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1916915A (zh) | 2005-08-19 | 2007-02-21 | 鸿富锦精密工业(深圳)有限公司 | 改良过孔阻抗的方法 |
CN101236078B (zh) | 2007-02-02 | 2011-01-05 | 鸿富锦精密工业(深圳)有限公司 | 电容到过孔导线长度检查系统及方法 |
CN101373488B (zh) * | 2007-08-21 | 2011-06-15 | 京元电子股份有限公司 | 印刷电路板的堆叠设计系统与方法 |
CN107072056B (zh) * | 2017-05-31 | 2019-09-27 | 郑州云海信息技术有限公司 | 一种优化pcie连接器区域信号质量的设计方法 |
CN112770482B (zh) * | 2020-12-04 | 2023-11-28 | 深圳国人无线通信有限公司 | 一种印制板组件及屏蔽结构 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0944549A (ja) * | 1995-07-31 | 1997-02-14 | Mitsubishi Electric Corp | 回路設計方法及びレイアウト設計方法 |
JPH09274623A (ja) * | 1996-04-08 | 1997-10-21 | Oki Electric Ind Co Ltd | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 |
JPH1049568A (ja) * | 1996-05-31 | 1998-02-20 | Sharp Corp | 回路基板設計方法及び記録媒体 |
JP2000188478A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | 多層回路基板、その製造方法、および、その特性インピ―ダンス調整方法 |
JP2000252716A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 |
JP2001007612A (ja) * | 1999-06-22 | 2001-01-12 | Nec Corp | スタブ回路、スタブ回路の調整方法及び発振器 |
JP2001308608A (ja) * | 2000-02-16 | 2001-11-02 | Murata Mfg Co Ltd | 高周波回路装置および通信装置 |
JP2001308547A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | 高周波多層回路基板 |
JP2002169839A (ja) * | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 回路基板の実装コスト評価方法及びその装置 |
JP2002232143A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Printing Co Ltd | 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法 |
JP2002259483A (ja) * | 2001-02-12 | 2002-09-13 | Hewlett Packard Co <Hp> | 伝送線路における誘電損をモデル化する方法 |
US6512377B1 (en) * | 2001-06-29 | 2003-01-28 | Nortel Networks Limited | Method and apparatus for extraction of via parasitics |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6538538B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | High frequency printed circuit board via |
US6891266B2 (en) * | 2002-02-14 | 2005-05-10 | Mia-Com | RF transition for an area array package |
-
2003
- 2003-03-06 JP JP2004569398A patent/JP2006526883A/ja active Pending
- 2003-03-06 AU AU2003225687A patent/AU2003225687A1/en not_active Abandoned
- 2003-03-06 WO PCT/US2003/006836 patent/WO2004082180A2/en active Search and Examination
- 2003-03-06 EP EP03816274A patent/EP1625680A4/en not_active Withdrawn
- 2003-03-06 KR KR1020057016653A patent/KR101041555B1/ko active IP Right Grant
- 2003-03-06 CN CN038260905A patent/CN1989503B/zh not_active Expired - Lifetime
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0944549A (ja) * | 1995-07-31 | 1997-02-14 | Mitsubishi Electric Corp | 回路設計方法及びレイアウト設計方法 |
JPH09274623A (ja) * | 1996-04-08 | 1997-10-21 | Oki Electric Ind Co Ltd | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 |
JPH1049568A (ja) * | 1996-05-31 | 1998-02-20 | Sharp Corp | 回路基板設計方法及び記録媒体 |
JP2000188478A (ja) * | 1998-10-16 | 2000-07-04 | Matsushita Electric Ind Co Ltd | 多層回路基板、その製造方法、および、その特性インピ―ダンス調整方法 |
JP2000252716A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 |
JP2001007612A (ja) * | 1999-06-22 | 2001-01-12 | Nec Corp | スタブ回路、スタブ回路の調整方法及び発振器 |
JP2001308608A (ja) * | 2000-02-16 | 2001-11-02 | Murata Mfg Co Ltd | 高周波回路装置および通信装置 |
JP2001308547A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | 高周波多層回路基板 |
JP2002169839A (ja) * | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 回路基板の実装コスト評価方法及びその装置 |
JP2002232143A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Printing Co Ltd | 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法 |
JP2002259483A (ja) * | 2001-02-12 | 2002-09-13 | Hewlett Packard Co <Hp> | 伝送線路における誘電損をモデル化する方法 |
US6512377B1 (en) * | 2001-06-29 | 2003-01-28 | Nortel Networks Limited | Method and apparatus for extraction of via parasitics |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142307A (ja) * | 2005-11-22 | 2007-06-07 | Hitachi Ltd | 高速差動信号用多層基板、通信装置およびデータ記憶装置 |
JP2010050627A (ja) * | 2008-08-20 | 2010-03-04 | Toshiba Corp | 高周波多層基板及び高周波多層基板の製造方法 |
JP4585587B2 (ja) * | 2008-08-20 | 2010-11-24 | 株式会社東芝 | 高周波多層基板及び高周波多層基板の製造方法 |
US9380704B2 (en) | 2011-03-30 | 2016-06-28 | Nec Corporation | Transmission system and method for constructing backplane system |
US9397418B2 (en) | 2011-03-30 | 2016-07-19 | Nec Corporation | Transmission system and method for constructing backplane system |
JP2017535959A (ja) * | 2014-11-11 | 2017-11-30 | アルカテル−ルーセント | バックドリル信頼性アンカー |
Also Published As
Publication number | Publication date |
---|---|
KR20060006776A (ko) | 2006-01-19 |
AU2003225687A8 (en) | 2004-09-30 |
EP1625680A2 (en) | 2006-02-15 |
KR101041555B1 (ko) | 2011-06-15 |
CN1989503A (zh) | 2007-06-27 |
EP1625680A4 (en) | 2009-04-08 |
WO2004082180A3 (en) | 2006-12-28 |
CN1989503B (zh) | 2010-08-04 |
AU2003225687A1 (en) | 2004-09-30 |
WO2004082180A2 (en) | 2004-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7249337B2 (en) | Method for optimizing high frequency performance of via structures | |
US7479857B2 (en) | Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias | |
US7495532B2 (en) | Systems and methods for blocking microwave propagation in parallel plate structures | |
US8595924B2 (en) | Method of electromagnetic noise suppression devices using hybrid electromagnetic bandgap structures | |
US7288723B2 (en) | Circuit board including isolated signal transmission channels | |
US8516695B2 (en) | Method for forming a circuit board via structure for high speed signaling | |
US20100182105A1 (en) | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals | |
CN107969065B (zh) | 一种印刷电路板 | |
JP2000507427A (ja) | 双方向性、非中実の、インピーダンスが制御された基準平面 | |
WO2001001453A2 (en) | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards | |
US20050224912A1 (en) | Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice | |
KR20100030568A (ko) | 물결모양 브랜치를 이용한 전자기 대역 갭 조정 | |
JP2006526883A (ja) | バイア構造の高周波性能を最適化する方法 | |
US5972231A (en) | Imbedded PCB AC coupling capacitors for high data rate signal transfer | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
RU2378745C2 (ru) | Полосно-пропускающий фильтр | |
TWM599507U (zh) | 使用串列環形地平面結構之寬頻共模抑制濾波裝置 | |
Ardakani et al. | Phase Velocities Equalization of Coupled Microstrip Lines Using $\Omega $-Shaped Particles and Suppression of the Second Harmonic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080715 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080729 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080815 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090630 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090710 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090730 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090806 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090831 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100706 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20101025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110307 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110314 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110407 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110414 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110516 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |