JP2001308608A - 高周波回路装置および通信装置 - Google Patents

高周波回路装置および通信装置

Info

Publication number
JP2001308608A
JP2001308608A JP2001001356A JP2001001356A JP2001308608A JP 2001308608 A JP2001308608 A JP 2001308608A JP 2001001356 A JP2001001356 A JP 2001001356A JP 2001001356 A JP2001001356 A JP 2001001356A JP 2001308608 A JP2001308608 A JP 2001308608A
Authority
JP
Japan
Prior art keywords
circuit
spurious mode
strip
frequency
aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001001356A
Other languages
English (en)
Other versions
JP3482958B2 (ja
Inventor
Kenichi Iio
憲一 飯尾
Yohei Ishikawa
容平 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001001356A priority Critical patent/JP3482958B2/ja
Priority to US09/784,802 priority patent/US6504456B2/en
Priority to DE60107883T priority patent/DE60107883T2/de
Priority to DE60130932T priority patent/DE60130932D1/de
Priority to EP04012771A priority patent/EP1450433B1/en
Priority to EP01103865A priority patent/EP1126540B1/en
Publication of JP2001308608A publication Critical patent/JP2001308608A/ja
Application granted granted Critical
Publication of JP3482958B2 publication Critical patent/JP3482958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/16Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion

Abstract

(57)【要約】 【課題】 スルーホールによる電気壁を設けることによ
る製造プロセスの困難性、電極を部分除去した磁気壁部
分が共振器として作用することによる問題等を回避し、
且つパラレルプレートモードなどのスプリアスモードの
伝搬を阻止する。 【解決手段】 誘電体板の上下面に電極を形成するとと
もに、例えば4開口で四角形状の基本パターンを複数個
配置し、各基本パターンの隣接2開口回路が帯域阻止フ
ィルタ特性を示すように、その2開口回路のストリップ
状導体を定める。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、2つの平行平面
導体を有する導波路や共振器などの高周波回路装置およ
びそれを用いた通信装置に関するものである。
【0002】
【従来の技術】誘電体板の一方の面にほぼ全面の接地電
極を形成し、他方の面にコプレーナを形成したグラウン
デッドコプレーナ線路や、誘電体板の一方の面に接地電
極を形成し、他方の面にスロットを形成したグラウンデ
ッドスロット線路や、誘電体板の両面に、誘電体板を挟
んで対向するスロットを形成した平面誘電体線路などの
各種伝送線路がマイクロ波帯やミリ波帯における伝送線
路として用いられている。
【0003】これらの伝送線路は、いずれも2つの平行
な平面導体を含む構造であるため、たとえば線路の入出
力部やベンドなどで電磁界が乱れると、いわゆるパラレ
ルプレートモード等のスプリアスモードの波が2つの平
行な平面導体間(平行平面導体間)に誘起され、そのス
プリアスモードの波(以下単に「スプリアスモード」と
いう。)が平面導体間を伝搬するという問題があった。
そのため隣接する線路間で上記スプリアスモードの漏洩
波で干渉が生じて、信号のリークなどの問題が生じる場
合がある。
【0004】図62はグラウンデッドコプレーナ線路の
主伝搬モードと、それに付随して発生するパラレルプレ
ートモードの電磁界分布の例を示している。図62にお
いて20は誘電体板であり、その下面のほぼ全面に電極
21を形成し、上面にストリップ導体19と電極22を
形成している。ここで電極21,22は接地電極として
用い、これらの電極と誘電体板20およびストリップ導
体19によってグラウンデッドコプレーナ線路を構成し
ている。このようなグラウンデッドコプレーナ線路で
は、その端部において電磁界の乱れが生じ、誘電体板2
0の上下面の電極21,22を縦方向に走る電界を誘起
し、これにより図に示すようにパラレルプレートモード
の電磁界が生じる。図中実線の矢印は電界、破線は磁
界、2点鎖線は電流の分布を示している。
【0005】このような不要モードの伝搬を防ぐため
に、従来は、伝送線路の両脇に伝送線路に沿って伝搬モ
ードの波長に対して充分短い間隔で、誘電体板の上下面
の電極を導通させるスルーホールを設けるようにしてい
た。
【0006】
【発明が解決しようとする課題】このように導波路の伝
搬方向に沿って、上下面の電極を導通させるスルーホー
ルを設けることによって、スルーホール部分が電気壁と
して作用し、その部分でパラレルプレートモードの伝搬
が阻止される。しかし、たとえばミリ波帯などの高周波
領域になると、高次モードの発生を抑えるために、誘電
体板の厚みを薄くしなければならず、しかもスルーホー
ルの間隔を非常に狭くする必要があるため、製造プロセ
ス上高い精度が要求される。
【0007】また、誘電体板にスルーホールを設けない
場合は、電極を形成した誘電体板全体を遮断導波管の中
に実装する方法も採れるが、その場合には、遮断導波管
の寸法を管内波長の1/2以下にしなければならず、寸
法上の制約が厳しくなる。
【0008】さらに、スプリアスモードが漏洩する部分
の電極を部分的に取り除いて磁気壁を構成することによ
って、スプリアスモードの伝搬を阻止する方法も考えら
れるが、その電極を取り除いた部分が一種の共振器とし
て作用するという新たな問題が生じる。
【0009】そこで、本願出願人は特願平11−025
873号にて、集中定数回路のインダクタとキャパシタ
を組み合わせ、これを2次元状に配置するようにしたス
プリアスモード伝搬阻止回路について出願している。
【0010】この発明の目的は、前記特願平11−02
5873号と同様にスプリアスモードの伝搬による問題
を解消することと、特願平11−025873号に示し
た回路より更にパターンの小型化を図れるようにした、
高周波回路装置および通信装置を提供することにある。
【0011】
【課題を解決するための手段】この発明の高周波回路装
置は、平行な少なくとも2つの平面導体と、該2つの平
面導体間に電磁波を励振させる回路と、前記2つの平面
導体間を伝搬するスプリアスモードと結合して当該スプ
リアスモードの伝搬を阻止するスプリアスモード伝搬阻
止回路を前記2つの平面導体のうちいずれか一方または
両方に形成した高周波回路装置であって、前記スプリア
スモード伝搬阻止回路を、ストリップ状導体による2開
口以上の多開口回路を構成する多角形状の基本パターン
を複数個配置したものとし、各基本パターンの任意の2
開口回路が帯域阻止フィルタ特性を示すように当該2開
口回路のストリップ状導体を定める。
【0012】例えば図1に示すように、4開口の回路
で、ポート#1とポート#4との間を取り出した場合
に、そのポート間が帯域阻止フィルタBEFとして作用
する回路を設ける。他の2開口間についても同様であ
り、ポート#1とポート#2との間、ポート#2とポー
ト#3との間、ポート#3とポート#4との間がそれぞ
れ帯域阻止フィルタ特性を示すように回路を構成する。
なお、図1においてはポート#2,#3についてはグラ
ンドに相当する端子は省略している。
【0013】後述するように、多開口回路の全反射条件
は、回路の対称性にかかわらず、任意の2開口間におけ
る回路が全反射条件を満足すると、回路全体の全反射条
件も満足する。したがって図1に示したような多開口回
路を構成する多角形状の基本パターンを複数個配置する
ことにより、2つの平面導体間を伝搬するパラレルプレ
ートモードなどのスプリアスモードと結合して、スプリ
アスモードの伝搬を阻止する。
【0014】また、この発明の高周波回路装置は、例え
ば図2に示すように、前記2開口回路のストリップ状導
体に、1/4波長の電気長を有する先端が開放されたス
トリップ状線路を並列に接続する。これにより、任意の
2開口回路を帯域阻止フィルタ特性を示す回路とする。
【0015】また、この発明の高周波回路装置は、例え
ば図3に示すように、前記2開口回路の2開口間に、互
いに半波長の電気長差を有する少なくとも2つのストリ
ップ状導体を並列接続することにより構成する。この場
合にも、任意の2開口間にストリップ状導体のみによっ
て帯域阻止フィルタを構成する。
【0016】また、この発明の高周波回路装置は、前記
基本パターンの各入出力開口に所定のインピーダンスを
有する1/4波長の線路を直列に接続する。これにより
前記帯域阻止特性を示す周波数帯域を広帯域化して、広
帯域にわたるスプリアスモードの伝搬を阻止できるよう
にする。
【0017】この発明の通信装置は、上記高周波回路装
置を通信信号の伝搬部または通信信号の信号処理部に用
いて構成する。
【0018】
【発明の実施の形態】〈原理〉スプリアス抑圧機構に用
いる回路パターンとして、そのパターンの周期性および
入力波が全反射するという条件から、4開口回路を例に
して、その回路の全反射条件を固有値論を用いて求め
る。
【0019】まず、任意の4開口回路を単に図5のよう
に表す。ここで回路に無損失を仮定すると、ユニタリー
条件が成立し、S11,S12,S13,S14,S2
1,S22,S23・・・・S42,S43,S44の
各パラメータは、S11〜S41の4つのパラメータに
帰着できる。その散乱行列は次の式で表される。
【0020】
【数1】
【0021】この散乱行列に対して回路の対称条件を適
用する。回路が図5に示すようにA−A′,B−B′の
2軸対称性を有する場合、4開口回路の解析が2つの対
称面が偶励振または奇励振となる1開口回路の解析を行
うことで、回路全体の解析が可能となる。すなわち2つ
の対称面が偶励振(以下「even」という。)または奇励
振(以下「odd 」という。)となるモードでは、各端子
の反射係数は等しいため、このようなモードは固有励振
モードとなる。
【0022】このようなモードとして次に示す4種類が
考えられる。 (1) A−A′面evenモード,B−B′面evenモード (2) A−A′面evenモード,B−B′面odd モード (3) A−A′面odd モード,B−B′面evenモード (4) A−A′面odd モード,B−B′面odd モード 図6の(1) 〜(4) は、図5に示した4開口回路を2つの
対称軸で切り取った1開口回路における上記4つの条件
(1) 〜(4) にそれぞれ対応する状態を示している。
【0023】このような4つのモードを実現するための
各ポートからの固有励振モードは、 〔表1〕 ──────────────────────────── モード ポート#1 ポート#2 ポート#3 ポート#4 ──────────────────────────── (1) +1(V) +1(V) +1(V) +1(V) (2) +1(V) +1(V) −1(V) −1(V) (3) +1(V) −1(V) −1(V) +1(V) (4) +1(V) −1(V) +1(V) −1(V) ──────────────────────────── となる。ここで(V) は電圧の意味であり、+1(V) と−
1(V) とは互いに逆極性であることを意味している。こ
の〔表1〕の内容が上記(1) 〜(4) の各条件に相当する
固有ベクトルを表している。
【0024】上記固有ベクトルを使えば、それぞれに対
応する固有値を定義することができる。(1) 〜(4) の条
件に相当する固有反射係数をS11 ee,S11 eo,S11 oe
11 ooとすると、回路全体のSパラメータ、すなわちS
11,S21,S31,S41は次式によって表される。
【0025】 S11=(S11 ee+S11 eo+S11 oe+S11 oo)/4 S21=(S11 ee+S11 eo−S11 oe−S11 oo)/4 S31=(S11 ee−S11 eo−S11 oe+S11 oo)/4 S41=(S11 ee−S11 eo+S11 oe−S11 oo)/4 この式から、全反射条件すなわちi≠jのときSij
0,i=jのときSij=1となるためには、 S11 ee=S11 eo=S11 oe=S11 oo となることが導かれる。
【0026】上記固有反射係数と固有インピーダンスZ
11 ee,Z11 eo,Z11 oe,Z11 ooとの関係は、入出力イン
ピーダンスで規格化した規格化固有インピーダンスZ11
ee,Z11 eo,Z11 oe,Z11 ooを使って、 S11 ij=(Z11 ij−Zo)/(Z11 ij+Zo) として表される。ここでZoは開口を定義したときの入
出力インピーダンスである。したがって、上記関係式を
満足する回路としては、Z11 eo=Z11 oeより、〔条件
1〕対称性によって切り取られた1開口回路が、その開
口を中心線として対称であること。
【0027】Z11 oo=Z11 eeより、 〔条件2〕上記対称面によって切り取られた1/8回路
が、対称面のオープン・ショートに関わらず同じインピ
ーダンスを有すること。
【0028】という2つの条件が得られる。
【0029】図7は上記2つの条件を図示したものであ
る。図7の(B)は(A)におけるパターンの1/4部
分を切り出して、(B)に示す部分を見た時、中心線C
−C′で対称である。またこの中心線で切り取った1/
8部分の回路を見ると、(C)に示す、対称面がオープ
ンの時の開口から見たインピーダンスZopenと、(D)
に示すように、対称面がショートである時の開口から見
たインピーダンスZshort とが等しいということにな
る。このZopen=Zshort は、2開口間を帯域阻止フィ
ルタとして考えた時の全反射条件に等しい。
【0030】以上に述べたように、回路の対称性を仮定
した場合の4開口回路の全反射条件は、3開口回路また
はそれ以上の多開口回路についても成立する。次にその
根拠について述べる。
【0031】まず、上記〔条件2〕が2開口回路におい
ての全反射条件と一致することを証明するために、図8
の(A)に対称2開口回路を示す。また、図8の
(B),(C)には、(A)における対称面によって切
り取られる1開口回路の、各対称面が開放または短絡と
なる場合の2つの等価回路を示している。
【0032】この2つの1開口回路のevenモードとodd
モードの反射係数をS11 e ,S11 oとすると、図8の
(A)に示した等価回路のS11およびS21は次の式によ
って表される。
【0033】 S11=(S11 e +S11 o )/2 S21=(S11 e −S11 o )/2 したがって、全反射条件は、S21=0として、S11 e
11 o すなわちZopen=Zshort となる。このことによ
り、2開口回路の全反射条件は、対称面によって切り取
られる1開口回路が、対称面のオープン・ショートに関
わらず、同じインピーダンスを有すること、と言い換え
ることができる。
【0034】このように、多開口回路における任意の2
開口回路間に全反射条件を満足させることで、多開口回
路全体の全反射条件を満足できる。
【0035】以上の説明では、対称回路を基にした。次
に、非対称多開口回路(ここでは4開口回路)におい
て、実際に回路シミュレーションして、非対称回路にお
いても、任意の2開口回路間に全反射条件を満足させる
ことで、回路全体の全反射条件が満足できることを示
す。
【0036】図41は、シミュレーションを行った等価
回路である。ここで、線路aはθ=75°,z=200
Ω、線路bはθ=10°,z=50Ωである。また、線
路c1,c2,c3,c4はそれぞれθ=π/2であ
り、順にz=10Ω,50Ω,100Ω,200Ωであ
る。
【0037】図42は上記回路のS11,S21,S31,S
41の特性例である。このように非対称回路においても、
図42においてS11特性に示すように、広帯域に亘っ
て、大きな反射係数が得られる。
【0038】この結果から、多開口回路の全反射条件
は、回路の対称性に関わらず、任意の2開口間に全反射
条件を満足させることに等しい、と言える。
【0039】例えば1開口回路が上記〔条件1〕,〔条
件2〕を満足する多開口回路として、図9に示すような
基本パターンを構成することができる。(A)に示す例
は3開口回路、(B)は5開口回路、(C)は6開口回
路の例をそれぞれ示している。
【0040】次に、〔条件1〕と共に〔条件2〕を満足
する1開口回路の例を図10に示す。図10の(B)
は、(A)におけるA−A′,B−B′の2つの対称面
で切り出した1開口回路であり、開口#1に接続された
線路に、それぞれ終端が開放された1/4波長の2つの
スタブが接続された構造としている。この2つのスタブ
のインピーダンスは、2つの対称面のオープンまたはシ
ョートの状態によって変わる。そこで、2つの対称面の
状態に対応した等価回路を図11に示す。(A)はA−
A′面オープン,B−B′面オープン、(B)はA−
A′面オープン,B−B′面ショート、(C)はA−
A′面ショート,B−B′面オープン、(D)はA−
A′面ショート,B−B′面ショートの場合である。こ
こでは、対称面がショートとなる時にスタブが存在しな
いものと等価としている。これは、スタブ中に存在する
モードがTEM波のみと仮定しているためである。対称
面がオープンとなるTE01,TE03モードはエバネ
セント波であり、その影響は極小さいと考えられるため
である。また、ストリップ状導体中を伝搬するモードに
は、例えば図12に示すようなモードがあるが、対称面
にショート面を仮定することは、TEM波およびTE0
2,TE04モードの存在条件を無くすことに相当す
る。したがってスタブ中に存在するモードがTEM波の
みであるものと仮定してもよいわけである。
【0041】以上の結果、図11の(A)〜(D)の入
力インピーダンスはすべて0となり、全反射条件を満足
する。したがって、図10の各開口からの入射波はすべ
て全反射される。
【0042】次に、図10に示した基本パターンの変形
例を図13に示す。この例では、図10に示した各スタ
ブを折り返し形状として、全体に正方形の領域内に基本
パターンを構成している。
【0043】図14は図13に示した回路のSパラメー
タを示している。この例では最適周波数を32GHzに
設定している。すなわち32GHzにおいてスタブの電
気長が1/4波長となるようにしている。そのため、こ
の周波数を中心として所定帯域にわたって全反射特性を
示す。
【0044】また図15は、図13に示したパターンに
おいて適用周波数を20GHzとした場合について示し
ている。この場合、20GHzにおいてスタブの電気長
が1/4波長となるようにしている。そのため、この周
波数を中心として全反射特性を示すことになる。
【0045】図16は比較例としての、特願平11−0
25873号で示したパターンであり、図17はそのS
パラメータの周波数特性を示す図である。設計周波数帯
域を図13および図14の場合と同様に32GHzとし
た時、基本パターンの一辺は、図16の例では0.8m
mであるのに対し、図13の例では0.25mmとなっ
て非常に小型になる。また、反射特性も優れたものとな
り、スプリアスモードの伝搬阻止能力が高いことがわか
る。
【0046】次に、他の基本パターンの例を図18に示
す。これは図13に示したパターンの入出力開口に1/
4波長の線路を直列に接続したものである。図19はそ
のSパラメータの周波数特性を示す図である。このよう
に入出力開口に所定のインピーダンスおよび所定の電気
長を有する線路を付加することによって、広帯域化を図
ることができる。
【0047】次に、上記広帯域化の原理について説明す
る。これまでの説明によって、多開口回路の動作を2開
口回路の問題として捉えられることを示したので、ここ
では、2開口回路を用いて説明する。まず、図43の
(A)に、基本2開口回路を示す。この回路の反射特性
は図44に示すようになる。図43の(A)に示した回
路に対して1/4波長の高インピーダンス線路を付加
し、同図の(B)に示すような回路を構成した場合、そ
の特性は図46に示すように広帯域化される。この広帯
域化の物理的意味をスミスチャートを用いて次に説明す
る。
【0048】図43の(A)に示した回路において、周
波数を1.0GHzから60.0GHzに変化させたと
き、a−a′から見たインピーダンスの軌跡は、図45
に示すようにスミスチャート上でループを描く。
【0049】上記図43の(A)に示した回路に、1/
4波長の高インピーダンス線路を接続して、(B)に示
す回路を構成した場合、周波数を1.0GHzから6
0.0GHzに変化させたとき、a−a′から見たイン
ピーダンスの軌跡は、図47に示すように、図45のA
点に位置していた30GHzでの反射係数がB点へ移動
する。さらに、高インピーダンス線路によって、b−
b′からみた見かけ上の規格化インピーダンスは高くな
り、特性全体はスミスチャート上の右方向(図47中の
矢印方向)へシフトする。このスミスチャート上での虚
数部の変化はopen側で小さく、short 側で大きくなるた
め、インピーダンス軌跡が全体にopen側へシフトするこ
とにより、周波数変化も大きくなり、広帯域化が実現で
きる。
【0050】次に、図43の(B)に示した回路に更に
90度位相器を付加し、入出力インピーダンスを低イン
ピーダンスとした例を図48に示す。この回路の反射特
性は図49に示すように広帯域化される。この回路にお
いて、周波数を1.0GHzから60.0GHzに変化
させたとき、a−a′から見たインピーダンスの軌跡
は、図50に示すように、2つの90度位相器によって
スミスチャート上を1周し、さらに低インピーダンス線
路によって特性全体が左へシフトする。このことによ
り、本来左向きに描かれていた共振ループ(インピーダ
ンス軌跡)が全体に円の外周方向へと押し出されるかた
ちとなって、広帯域化が実現されると予想される。
【0051】以上に述べた通り、入出力に適当なインピ
ーダンスおよび電気長を有する線路を付加することによ
って、広帯域化が実現できる。
【0052】図10、図13、図18等は、いずれも4
開口回路の例であったが、例えば図20に示すように3
開口回路にも同様に適用でき、さらに5開口以上の多開
口回路にも同様に適用できる。
【0053】次に、上記全反射条件を満足する他の基本
パターンの例を図21に示す。これは図10の(A)に
示した状態から図21の(B)の状態を経て、図21の
(A)のように、隣接する2開口間をつなぐストリップ
状導体に先端を開放した1/4波長のスタブを設けた構
造としたものである。2開口間をつなぐストリップ状導
体の長さは上記全反射条件に無関係であり、またこのス
トリップ状導体に対するスタブの接続位置も無関係であ
る。
【0054】次に、前記全反射条件を満足するもう1つ
の基本となる回路パターンを図22に示す。このパター
ンは図3に示したように、2開口回路間に、互いに半波
長の電気長差を有する2つのストリップ状導体を並列接
続したものの具体例である。例えば、ポート#1とポー
ト#4の2開口間についてみると、ストリップ状導体S
L1とSL2とを設けている。両者の電気長差はπ(1
/2波長分)としている。他の2開口間についても同様
である。
【0055】図7を用いた説明では、2軸の対称面A−
A′およびB−B′面で切り取られた1/4回路を、さ
らにその対称面で切り取った1/8回路が、対称面B−
B′の偶・奇となる境界条件に対して等しいインピーダ
ンスを有すること(Zopen=Zshort )が全反射条件で
あったが、それをこの図22に示した例に適用すると、
1/8回路は図23に示す等価回路で表される。ここで
対称面B−B′が開放となる場合の等価回路は図24の
(A)のように表され、対称面B−B′が短絡となる場
合の等価回路は図24の(B)にように表される。ま
た、図24の(A),(B)はそれぞれ(C),(D)
のように書き直すことができる。(C)と(D)とを比
較すれば明かなように、入力インピーダンスは、対称面
が開放の時と短絡の時とで等しくなるため、全反射回路
条件を満足する。
【0056】この図22に示したパターンによれば、先
端開放のスタブを使用する必要がないため、他の回路と
の結合の影響が少なく、回路設計が容易となる。
【0057】以上に示した各実施形態では、2軸対称性
を有する4開口回路または対称軸を増して多開口とした
例を示したが、この発明の目的は、2つの平面導体間を
伝搬するスプリアスモードを抑圧することにあるので、
スプリアスモード用伝搬阻止回路のパターンとしては、
必ずしも対称性を備えている必要がない。また、図10
〜図21に示した各実施形態の回路パターンは、隣接開
口間を2開口の帯域阻止フィルタによって接続したもの
といえる。この観点から、次にその他の種々の実施形態
を示す。
【0058】まず、図25は4開口回路において、各開
口間を或る電気長を有するストリップ状導体からなる伝
送線路で接続し、その伝送線路に対して対称性をくずし
て先端開放のスタブを設けた例である。この回路は、隣
接2開口間、すなわちポート#1−ポート#2間、ポー
ト#2−ポート#3間、ポート#3−ポート#4間、ポ
ート#4−ポート#1間がそれぞれ独立に全反射条件を
満足している。したがって図10または図21に示した
場合と同様の特性が得られる。
【0059】図26は、互いに半波長の電気長差を有す
る2つのストリップ状導体による4つの帯域阻止フィル
タを設けた図3の変形例である。この例では、2つの帯
域阻止フィルタの周波数を所定量ずらすことによって、
略全反射条件を満足する周波数帯域を広くすることがで
きる。
【0060】次に、図10に示したパターンを等価回路
表現し、これを簡単化することによって得られる等価回
路パターンを定め、それと同様な特性を有する基本パタ
ーンの例を図27に示す。図27の(A)は図10に示
したパターンの等価回路であり、(B)はこれを簡単化
した等価回路である。(C)は(B)の具体的な回路パ
ターンの例を示している。(C)に示す回路パターンで
は、平面上における、開口#2と開口#3との間にスタ
ブを配置しているが、電気的には、2つの開口間をつな
ぐストリップ導体に、スタブを並列接続した構造となっ
ている。すなわち、4つのポートの交点付近にスタブを
接続しているので、#1−#2間、#2−#3間、#3
−#4間、#4−#1間、#1−#3間、#2−#4間
のいずれの間をとってみても、2つの開口間をつなぐス
トリップ導体に、スタブを並列接続した構造となってい
る。上記スタブは、使用周波数における1/4波長の電
気長を有する先端が開放されたストリップ状線路である
ので、このように、2つ以上の開口間をつなぐストリッ
プ導体に帯域阻止用の単一のスタブを接続した構造も、
請求項3に含まれる。
【0061】図28は図27に示した基本パターンを縦
横に複数個配列したスプリアスモード伝搬阻止回路のパ
ターンを示している。この回路は、図27の(C)に示
した基本パターンの開口#1を、隣接する他の基本パタ
ーンの開口#3に接続し、開口#2を、隣接する他の基
本パターンの開口#4に接続する。
【0062】また図29は、図27の(A)に示した等
価回路から出発した他の簡略化パターンの例を示してい
る。この例では図29(A)に示す等価回路のように、
2開口をつなぐストリップ状導体に、先端が開放された
1/4波長のスタブを2つ設けている。(B)はその具
体的な回路パターンを示している。このパターンを縦横
に配列する場合、開口#1は隣接するパターンの開口#
3に接続し、開口#2は隣接するパターンの開口#4に
接続する。
【0063】図30は3開口回路の具体例を示してい
る。(A)はその基本パターンであるが、これは図20
に示した各スタブをメアンダ状としたものである。
(B)は(A)の基本パターンを2次元平面状に配列す
るとともに、3つの開口を共通に接続したものである。
【0064】このように基本パターンの外形を三角形と
することにより、或る2つの線路または電極パターンで
挟まれる空間にスプリアスモード伝搬阻止回路を構成す
る際に、上記2つの線路または電極のなす角度が60°
またはそれに近い角度である時に、高い充填率で基本パ
ターンを配置することが可能となる。
【0065】次に、図10に示した基本形を変形した基
本パターンの他の例を図31に示す。この基本パターン
は、隣接開口間を任意の1点で接続し、その点と各開口
間に先端開放の1/4波長のスタブからなる帯域阻止フ
ィルタを挿入した構造としている。このようなパターン
であっても、隣接開口間の回路が帯域阻止フィルタ特性
を示すことになり、この基本パターンを複数個配置する
ことによりスプリアスモード伝搬阻止回路を構成するこ
とができる。
【0066】また、同じく図10に示した基本パターン
を変形して得られる他の基本パターンの等価回路を図3
2に示す。この回路も、隣接開口間を任意の1点で接続
するとともに、その点と各開口との間に互いに半波長の
電気長差を有する2つのストリップ状導体を並列接続し
てなる帯域阻止フィルタを挿入したものである。すなわ
ち図32において電気長θと電気長(θ+π/2)のス
トリップ状導体との並列接続回路によって帯域阻止フィ
ルタを構成している。このことにより、図31と同様
に、隣接開口間には2つの帯域阻止フィルタが挿入され
ることになる。
【0067】次に、2開口回路を構成する基本パターン
を複数個配列させた幾つかの例について説明する。
【0068】図51は基本パターンである。(A),
(B),(C)のそれぞれは、基本的な構造は同じある
が、互いに寸法を異ならせている。ここで、#1,#2
がそれぞれ開口であり、#1には、先端を開放させた、
メアンダライン状のストリップ状導体(スタブ)を接続
している。#1−#2間をつなぐストリップ状導体の電
気長は、使用周波数における1/4波長となるようにし
ている。この#1−#2間をつなぐストリップ状導体
は、図に示すようにメアンダライン状に形成していて、
限られたスペースに配置している。
【0069】図51に示した基本パターンを複数個配置
してスプリアスモード伝搬阻止回路を構成する場合に
は、基本パターンの開口#1を、隣接する他の基本パタ
ーンの開口#2に順次接続するように配列する。その配
列数は、必要に応じた長さを確保できるように決定すれ
ばよい。この配列構造により、電気長1/4波長の間隔
で、線路に先端開放のスタブをぶら下げた構造となり、
所定の周波数帯を阻止する帯域阻止フィルタとして作用
する。したがって、その阻止周波数帯をスプリアスモー
ドの周波数に合わせればよい。
【0070】また、基本パターンの配列方向に垂直な方
向へスプリアスモード伝搬阻止回路の領域を拡げる場合
には、上記基本パターンを順次例えば横方向に接続し、
この横方向に接続した組を縦方向に複数組並べればよ
い。その際、各組同士は縦方向にパターンで電気的に接
続されている必要はない。
【0071】図52は図51とは異なる基本パターンで
ある。(A),(B)のそれぞれの基本的な構造は同じ
あるが、互いに寸法を異ならせている。この例では、先
端開放のストリップ導体を矩形スパイラル状に形成し、
それを開口#1に接続している。
【0072】図53は、3つの基本パターンを組み合わ
せて1組の基本パターンを構成したものである。すなわ
ち、(B)に示す例では、図52に示した構造の基本パ
ターンを3つ組み合わせているが、それぞれ寸法の異な
った3つの基本パターンを組み合わせている。また、
(A)に示す例では、3つの先端開放のストリップ状導
体のうち、1つを矩形スパイラル状とはせずに、単なる
矩形パターンとしている。
【0073】このように、上記3つの基本パターンの寸
法を互いに異ならせれば、各基本パターンが受け持つ阻
止周波数帯域が異なり、全体で広帯域に亘ってスプリア
スモードの伝搬を阻止できるようになる。
【0074】次に、4開口回路を構成する基本パターン
の例について説明する。図54は、4開口回路を構成す
る基本パターンの例である。ここで、#1,#2,#
3,#4がそれぞれ開口であり、これら4つのポート間
をつなぐストリップ状導体の中点に、それぞれ先端開放
の矩形スパイラル状の4つのストリップ状導体(スタ
ブ)を接続している。これらのストリップ状導体の電気
長は、使用周波数における1/4波長となるようにして
いる。
【0075】図55は、4開口回路を構成する他の基本
パターンの例である。ここで、#1,#2,#3,#4
がそれぞれ開口であり、これら4つのポート間をつなぐ
ストリップ状導体の中点にそれぞれ先端開放のメアンダ
ライン状の4つのストリップ状導体(スタブ)を接続し
ている。これらのストリップ状導体の電気長は、使用周
波数における1/4波長となるようにしている。この例
では、開口#1,#2,#3,#4からスタブの接続点
までの長さを略1/4波長としている。このように入出
力開口に所定のインピーダンスおよび所定の電気長を有
する線路を付加することによって、広帯域化を図る。
【0076】次に、図51〜図55に示した各パターン
によるスプリアスモード伝搬阻止回路の特性測定の方法
と、その結果について示す。図56の(A)は被測定回
路であるコプレーナウエーブガイドCPW、またはコン
ダクターバックドコプレーナウエーブガイドCBCPW
(グラウンデッドコプレーナウエーブガイド)の斜視
図、(A)はその上面図である。この図に示すように、
誘電体板20の上面に電極22およびストリップ導体1
9を形成していて、ストリップ導体19の両側の電極2
2にスプリアスモード伝搬阻止回路3を形成している。
CPWの場合には誘電体板20の下面には電極が無く、
CBCPWの場合には誘電体板20の下面にグランド電
極が存在する。
【0077】各部の寸法は(A)に示したとおりであ
る。ここで数値の単位は[mm]である。なお、この図
56においては、スプリアスモード伝搬阻止回路3を簡
略化して表している。
【0078】図57は、図51に示した基本パターンに
よるスプリアスモード伝搬阻止回路を構成した場合の特
性である。ここで、「CPW」,「CBCPW」は、そ
れぞれスプリアスモード伝搬阻止回路を設けない状態で
の、CPWとCBCPWの特性である。また「スプリア
ス阻止」は、CBCPWにスプリアスモード伝搬阻止回
路を設けた状態での特性である。また、スプリアスモー
ド伝搬阻止回路を設けた場合の特性で、上から下向きに
矢印で示す部分は、漏洩を特に大きく抑圧している周波
数域を示している。これらのことは、以降の説明で用い
る図58〜図61においても同様である。
【0079】図57に表れているように、CPWに対し
CBCPWはスプリアスモードによる漏洩により減衰が
生じているが、スプリアスモード伝搬阻止回路を設ける
ことにより、特定の周波数帯域でスプリアスモードの漏
洩が抑えられ、その周波数帯域における減衰が抑えられ
る。(A)では30GHz帯で、(B)では25GHz
帯で、(C)では20GHz帯で、それぞれ減衰が抑え
られている。
【0080】図58は、図52に示した基本パターンに
よるスプリアスモード伝搬阻止回路を構成した場合の特
性である。この図にも表れているように、CPWに対し
CBCPWはスプリアスモードによる漏洩により減衰が
生じているが、スプリアスモード伝搬阻止回路を設ける
ことにより、特定の周波数帯域でスプリアスモードの漏
洩が抑えられ、その周波数帯域における減衰が抑えられ
る。(A)では27GHz帯で、(B)では36GHz
帯で、それぞれ減衰が抑えられている。
【0081】図59は、図53に示した基本パターンに
よるスプリアスモード伝搬阻止回路を構成した場合の特
性である。図58に対比して明らかなように、このスプ
リアスモード伝搬阻止回路を設けたことにより、スプリ
アスモードの漏洩が抑えられる特定の周波数帯域が広帯
域化されている。
【0082】図60は、図54に示した基本パターンに
よるスプリアスモード伝搬阻止回路を構成した場合の特
性、図61は、図55に示した基本パターンによるスプ
リアスモード伝搬阻止回路を構成した場合の特性であ
る。前者では35GHz帯で、後者では27GHz帯
で、それぞれ減衰が抑えられている。
【0083】次に、伝送線路を備えた高周波回路装置の
いくつかの例を図33〜図36を参照して説明する。図
33はスロット線路を備えた高周波回路装置の斜視図で
ある。この例では、誘電体板20の下面に電極21、上
面に電極22を形成し、所定位置にスロットを形成する
ことによってグラウンデッドスロット線路4を構成して
いる。そして、電極22をパターンニングすることによ
って、スロット線路の両側に図28等に示したようなス
プリアスモード伝搬阻止回路3を構成している。図33
においては、スプリアスモード伝搬阻止回路3を簡略化
して表している。
【0084】このようにスロット線路の両側に、スロッ
ト線路に沿ってスプリアスモード伝搬阻止回路3を設け
ることによって、スロットモードに結合して発生したパ
ラレルプレートモードがスプリアスモード伝搬阻止回路
3のマイクロストリップ線路のモードに変換されて全反
射される。このことにより、スプリアスモード伝搬阻止
回路3より外側にパラレルプレートモードがほとんど伝
搬せず、隣接する他の線路との不要な結合が生じない。
【0085】図33に示した例では、スロットを形成し
た電極にスプリアスモード伝搬阻止回路を形成したが、
このスプリアスモード伝搬阻止回路3をグランド電極2
1側に形成してもよい。またグランド電極21とスロッ
トを形成する側の電極22の両方に設けてもよい。
【0086】図34に示す例では、誘電体板20の下面
にグランド電極21、上面に電極22およびストリップ
導体19を形成していて、その一部をグランデッドコプ
レーナ線路1としている。このグランデッドコプレーナ
線路1に沿って、その両側の電極22にスプリアスモー
ド伝搬阻止回路3を形成している。図34においては、
スプリアスモード伝搬阻止回路3を簡略化して表してい
る。
【0087】このように、グラウンデッドコプレーナ線
路に適用した場合にもパラレルプレートモードの伝搬が
阻止される。
【0088】なお、上記スプリアスモード伝搬阻止回路
3はグランド電極21側に形成してもよく、またグラン
ド電極21と上面の電極22の両方に形成してもよい。
【0089】図35に示す例は、平面誘電体線路(PD
TL)に適用した例であり、(A)はその斜視図、
(B)は誘電体板部分の下面図である。誘電体板20の
上下面には誘電体板20を挟んで対向するスロットを有
する電極23,24を形成している。誘電体板20の上
下には、所定間隔をおいて導体板27,28を平行に配
置している。誘電体板20には、その上面の電極24を
パターンニングすることによって、図28などに示した
ものと同様のスプリアスモード伝搬阻止回路3をスロッ
ト26の両脇に設けている。但し、図においてはスプリ
アスモード伝搬阻止回路3を簡略化して表している。
【0090】この構成により、誘電体板20の上下の電
極23−24間を伝搬するパラレルプレートモード、電
極24と導体板28との間の空間を伝搬するパラレルプ
レートモード、電極23と導体板27との間の空間を伝
搬するパラレルプレートモードのいずれのモードについ
ても、スプリアスモード伝搬阻止回路でマイクロストリ
ップの準TEMモードにモード変換されて、それが全反
射される。このことによって、スプリアスモードの伝搬
が阻止される。
【0091】図36は誘電体線路に適用した例であり、
同図の(A)は主要部の部分破断斜視図、(B)は断面
図である。図において35,36はそれぞれ誘電体スト
リップ、33は上面に電極34を設けた誘電体板であ
り、これらを導体板31,32の間に設けることによっ
て、誘電体ストリップ35,36部分に電磁界エネルギ
ーを閉じ込めて電磁波の伝搬を行う非放射性誘電体線路
(NRDガイド)を構成している。
【0092】一般に、誘電体線路においては、誘電体ス
トリップのつなぎ目部分やベンドなどの不連続部分にお
いて電磁界が乱れて、上下の導体板間にパラレルプレー
トモードなどのスプリアスモードが伝搬する。
【0093】誘電体板33には、その上面の電極34を
パターンニングすることによって、誘電体ストリップ3
5,36の両脇にスプリアスモード伝搬阻止回路3を設
けている。これにより、同図の(B)に示すように、電
極34と上部の導体板32との間(A1)、および電極
34と下部の導体板31との間(A2)をそれぞれ伝搬
するパラレルプレートモードの電磁波がスプリアスモー
ド伝搬阻止回路3のマイクロストリップ線路により準T
EMモードに変換されて全反射される。したがってこの
誘電体線路と、隣接する他の誘電体ストリップによる誘
電体線路とが漏洩波によって干渉することがない。
【0094】次に共振器を備えた高周波回路装置の例を
図37を参照して説明する。図37の例では、誘電体板
29の上下面の電極に、誘電体板29を挟んで互いに対
向する円形の電極非形成部30を設けている。この構造
により、電極非形成部30を磁気壁とする誘電体共振器
を構成している。この例ではTE010モードの共振器
として作用する。誘電体板29の上面の電極にはスプリ
アスモード伝搬阻止回路3をパターンニングしている。
但し、そのパターンは図においては簡略化して表してい
る。このスプリアスモード伝搬阻止回路3は図28また
は図30に示したものと同一である。このように円形の
電極非形成部30の周囲に沿ってスプリアスモード伝搬
阻止回路3を形成する場合に、図28または図30に示
したパターンを直角座標とした場合に、これを極座標形
式に座標変換したものに相当するパターンとしてもよ
い。
【0095】図37において、誘電体共振器部に閉じ込
められる電磁界エネルギーの一部はパラレルプレートモ
ードとして誘電体板29の上下の電極間を、誘電体共振
器を中心として放射方向に広がるが、そのパラレルプレ
ートモードはスプリアスモード伝搬阻止回路3によって
マイクロストリップ線路のモードに変換され、全反射す
る。そのため、このスプリアスモード伝搬阻止回路3よ
り外側へはパラレルプレートモードがほとんど漏洩する
ことがない。また、逆にスプリアスモード伝搬阻止回路
3の外側から内部(共振器方向)へもスプリアスモード
がほとんど漏洩することがない。したがって、このスプ
リアスモード伝搬阻止回路3の外側に伝送線路や他の共
振器が存在していても、それらとの間で漏洩波の結合に
よる干渉が生じない。
【0096】次に、電圧制御発振器の構成例を図38を
参照して説明する。図38は電圧制御発振器の構成を示
す分解斜視図である。41、44は上下の導体板であ
り、その間に誘電体板20を配置している。(図示の都
合上、上部の導体板41は誘電体板20から離して表し
ている。)誘電体板20には、その上下面に各種導電体
パターンを形成している。この誘電体板20の上面に
は、スロット線路入力型のFET(ミリ波GaAsFE
T)50を実装している。62,63はそれぞれ2つの
電極を一定間隔で配してなる誘電体板20上面のスロッ
トであり、誘電体板20の下面のスロットとともに平面
誘電体線路を構成する。また45はコプレーナ線路であ
り、FET50に対してゲートバイアス電圧およびドレ
インバイアス電圧を供給する。
【0097】61は薄膜抵抗であり、誘電体板20の上
面に形成したスロット62の終端部分を先細り形状にす
るとともに、その上部にこの薄膜抵抗61を設けてい
る。65は誘電体板20の上面に設けた他のスロットで
あり、誘電体板20を挟んでその裏面側にもスロットを
設けて平面誘電体線路を構成している。60はスロット
65を跨ぐように実装した可変容量素子であり、印加電
圧に応じてそのキャパシタンスが変化する。また図中6
4は誘電体板20の上面に設けた誘電体共振器用導体非
形成部であり、誘電体板20を挟んでその裏面側に対向
する誘電体共振器用導電体非形成部とによって、この部
分にTE010モードの誘電体共振器を構成している。
【0098】図38においてクロスハッチングで示す部
分にスプリアスモード伝搬阻止回路3を形成している。
誘電体板20の下面側にも、上面のスプリアスモード伝
搬阻止回路に対向する領域にスプリアスモード伝搬阻止
回路を形成している。このように、スプリアスモード伝
搬阻止回路3を形成することにより、たとえばスロット
63による平面誘電体線路とスロット65による平面誘
電体線路や64部分の誘電体共振器との間での漏洩波に
よる干渉を防止する。
【0099】次に、図30の(B)に示した導体パター
ンを、2次元配列したスプリアスモード伝搬阻止回路を
用いた高周波モジュールの例を図39に示す。(A)は
全体の斜視図である。この高周波モジュールは、基板7
0上にチップ状の複数の集積回路部品を実装して、例え
ば2〜30GHzの周波数帯に適用される高周波モジュ
ールを構成している。(B)は、その1つの集積回路部
品の拡大平面図である。この集積回路部品は、基板上に
スパイラルインダクタとスロット線路等を形成して、等
価的には線路にインダクタを並列接続して成る整合回路
を構成している。このスロット線路およびスパイラルス
ロットインダクタの形成領域以外の領域に上記スプリア
スモード伝搬阻止回路を形成している。
【0100】このように、スロット線路に分岐部やベン
ド部が有ると、それらの箇所でスプリアスモードが発生
する。もし、上記スプリアスモード伝搬阻止回路を設け
ずに、単なる平面導体とすれば、上記スプリアスモード
の波は平行平面導体間を伝搬し、スパイラルインダクタ
と結合したり、寄生容量を増加させる原因となる。その
結果、例えば通信モジュールにおいて混信などの現象を
引き起こしたり、各部品の特性が設計値から大きくずれ
て、全体の設計が困難になるといった問題を生む。
【0101】これに対し、図39に示したように、スロ
ット線路およびスパイラルスロットインダクタの形成領
域以外の領域に上記スプリアスモード伝搬阻止回路を形
成すれば、スロット線路の分岐部やベンド部で発生する
スプリアスモードがスプリアスモード伝搬阻止回路で吸
収されるため、スプリアスモードの波がスパイラルイン
ダクタと結合したり、寄生容量が増加することがなく、
上記の問題が解消される。
【0102】図40は、上記電圧制御発振器を用いた通
信機の構成例を示すブロック図である。図40において
DPXはアンテナ共用器であり、パワーアンプPAから
送信信号が入力される。またDPXから受信信号がロー
ノイズアンプLNAおよびRXフィルタ(受信フィル
タ)をとおってミキサへ与えられる。一方、PLLによ
る局部発振器はオシレータOSCと、その発振信号を分
周する分周器DVから成り、ローカル信号が上記ミキサ
へ与えられる。ここで、OSCとして上記電圧制御発振
器を用いる。
【0103】
【発明の効果】請求項1〜5に記載の発明によれば、ス
トリップ状導体による回路であるため、スプリアスモー
ドが伝搬しようとする平行平面導体をパターンニングす
るだけでよく、従来のようにスルーホールを形成する場
合のような問題が生じない。また、集中定数回路として
のインダクタやキャパシタを特に設ける必要がなく、ス
トリップ状導体のみによって構成できるので、基本パタ
ーンを小型化でき、限られた領域に高密度に充填配置す
ることができ、スプリアスモードの伝搬阻止特性を向上
させることができる。
【0104】特に、請求項5に記載の発明によれば、帯
域阻止特性を示す周波数帯域を広帯域化して、広帯域に
わたるスプリアスモードの伝搬を阻止できるようにな
る。
【0105】請求項6に記載の発明によれば、通信信号
を伝搬する伝搬部や、通信信号の所定周波数帯域を通過
または阻止するフィルタ等の信号処理部において、線路
や共振器の配置間隔を狭めても、線路間または線路と共
振器間における干渉が確実に防止されるので、通信装置
全体を小型化できる。
【図面の簡単な説明】
【図1】スプリアスモード伝搬阻止回路の基本パターン
の等価回路図
【図2】スプリアスモード伝搬阻止回路の他の基本パタ
ーンの等価回路図
【図3】スプリアスモード伝搬阻止回路の基本パターン
の等価回路図
【図4】スプリアスモード伝搬阻止回路の他の基本パタ
ーンの等価回路図
【図5】2軸対称の4開口回路の基本形を示す図
【図6】同4開口回路の1/4回路部分と、その4種類
の固有励振モードについて示す図
【図7】同4開口回路の基本形とその1/4回路部分お
よび1/8回路部分の構成を示す図
【図8】2開口回路における全反射条件を説明するため
の図
【図9】多開口回路のいくつかの基本形を示す図
【図10】スプリアスモード伝搬阻止回路の基本パター
ンおよびその1/4回路部分の形状を示す図
【図11】同基本パターンにおける4つの固有励振モー
ドの等価回路図
【図12】スタブに生じる各種モードの電界分布の例を
示す図
【図13】スプリアスモード伝搬阻止回路の基本パター
ンの例を示す図
【図14】同基本パターンの隣接2開口間のSパラメー
タの周波数特性を示す図
【図15】同基本パターンの適用周波数を変えた場合の
Sパラメータの周波数特性を示す図
【図16】比較例としての従来の基本パターンの例を示
す図
【図17】同基本パターンの隣接2開口間のSパラメー
タの周波数特性を示す図
【図18】スプリアスモード伝搬阻止回路の他の基本パ
ターンの例を示す図
【図19】同基本パターンの隣接2開口間におけるSパ
ラメータの周波数特性を示す図
【図20】3開口回路の基本パターンの例を示す図
【図21】4開口回路の基本パターンの変形例を示す図
【図22】隣接2開口間に、互いに電気長の異なる2つ
のストリップ状導体を並列接続して成る回路の基本パタ
ーンの例を示す図
【図23】同基本パターンの1/8回路部分の等価回路
【図24】同等価回路における対称面が開放となる場合
と短絡となる場合の等価回路図
【図25】4開口回路の他の基本パターン例を示す図
【図26】他の基本パターンの等価回路図
【図27】4開口回路の他の基本パターンの等価回路図
およびストリップ状導体のパターンを示す図
【図28】同基本パターンを縦横に配列した例を示す図
【図29】他の基本パターンとその等価回路図を示す図
【図30】3開口回路の基本パターンとその配列パター
ンを示す図
【図31】4開口回路の他の基本パターン示す図
【図32】他の4開口回路の基本パターンの等価回路図
【図33】グラウンデッドスロット線路に適用した例を
示す図
【図34】グランデッドコプレーナ線路に適用した例を
示す図
【図35】平面誘電体線路に適用した例を示す図
【図36】誘電体線路に適用した例を示す図
【図37】共振器を備えた高周波回路装置に適用した例
を示す図
【図38】電圧可変発振器の構成例を示す図
【図39】スプリアスモード伝搬阻止回路を設けた高周
波モジュールの例を示す図
【図40】通信装置の構成例を示す図
【図41】非対称4開口回路のパターン例を示す図
【図42】多開口回路の任意の2開口間のSパラメータ
の周波数特性を示す図
【図43】基本2開口回路および1/4波長線路を付加
した2開口回路の等価回路図
【図44】基本2開口回路のSパラメータの周波数特性
を示す図
【図45】基本2開口回路のインピーダンス軌跡を示す
【図46】1/4波長線路を付加した2開口回路のSパ
ラメータの周波数特性を示す図
【図47】1/4波長線路を付加した2開口回路のイン
ピーダンス軌跡を示す図
【図48】2つの1/4波長線路を付加した2開口回路
の等価回路図
【図49】同回路のSパラメータの周波数特性を示す図
【図50】同回路のインピーダンス軌跡を示す図
【図51】2開口回路を構成する基本パターンの例を示
す図
【図52】2開口回路を構成する他の基本パターンの例
を示す図
【図53】2開口回路を構成する他の基本パターンの例
を示す図
【図54】4開口回路を構成する基本パターンの例を示
す図
【図55】4開口回路を構成する他の基本パターンの例
を示す図
【図56】被測定回路の構成を示す斜視図および上面図
【図57】図51に示す基本パターンによるスプリアス
モード伝搬阻止回路を構成した場合の特性図
【図58】図52に示す基本パターンによるスプリアス
モード伝搬阻止回路を構成した場合の特性図
【図59】図53に示す基本パターンによるスプリアス
モード伝搬阻止回路を構成した場合の特性図
【図60】図54に示す基本パターンによるスプリアス
モード伝搬阻止回路を構成した場合の特性図
【図61】図55に示す基本パターンによるスプリアス
モード伝搬阻止回路を構成した場合の特性図
【図62】パラレルプレートモードの様子を示す一部破
断斜視図
【符号の説明】
1−グラウンデッドコプレーナ線路 3−スプリアスモード伝搬阻止回路 4−グラウンデッドスロット線路 19−ストリップ導体 20−誘電体板 21〜24−電極 25,26−スロット 27,28−導体板 29−誘電体板 30−電極非形成部 31,32−導体板 33−誘電体板 34−電極 35,36−誘電体ストリップ 50−FET 60−可変容量素子 61−薄膜抵抗 62,63−スロット 64−誘電体共振器用導体非形成部 70−基板
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J006 JA31 LA21 LA25 5J014 CA21 HA06 5J081 AA11 CC03 DD04 EE10 FF21 JJ14 MM04 MM06

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 平行な少なくとも2つの平面導体と、該
    2つの平面導体間に電磁波を励振させる回路と、前記2
    つの平面導体間を伝搬するスプリアスモードと結合して
    当該スプリアスモードの伝搬を阻止するスプリアスモー
    ド伝搬阻止回路を前記2つの平面導体のうちいずれか一
    方または両方に形成した高周波回路装置であって、 前記スプリアスモード伝搬阻止回路を、ストリップ状導
    体による2開口以上の多開口回路を構成する基本パター
    ンを複数個配置したものとし、各基本パターンの任意の
    2開口回路が帯域阻止フィルタ特性を示すように当該2
    開口回路のストリップ状導体を定めた高周波回路装置。
  2. 【請求項2】 前記多開口回路が3開口以上である請求
    項1に記載の高周波回路装置。
  3. 【請求項3】 前記2開口回路を、該2開口回路の2つ
    の開口間をつなぐストリップ状導体に、使用周波数にお
    ける1/4波長の電気長を有する先端が開放されたスト
    リップ状線路を並列に接続して構成した請求項1または
    2に記載の高周波回路装置。
  4. 【請求項4】 前記2開口回路を、該2開口回路の2つ
    の開口間に互いに半波長の電気長差を有する少なくとも
    2つのストリップ状導体を並列接続して構成した請求項
    1または2に記載の高周波回路装置。
  5. 【請求項5】 前記基本パターンの各入出力開口に所定
    のインピーダンスおよび電気長を有する線路を接続した
    請求項1、2、3または4に記載の高周波回路装置。
  6. 【請求項6】 請求項1〜5のうちいずれかに記載の高
    周波回路装置を通信信号の伝搬部または通信信号の信号
    処理部に用いた通信装置。
JP2001001356A 2000-02-16 2001-01-09 高周波回路装置および通信装置 Expired - Fee Related JP3482958B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001001356A JP3482958B2 (ja) 2000-02-16 2001-01-09 高周波回路装置および通信装置
US09/784,802 US6504456B2 (en) 2000-02-16 2001-02-15 Communication device having a spurious wave blocking circuit formed of a plural fundamental pattern
DE60107883T DE60107883T2 (de) 2000-02-16 2001-02-16 Schaltungsanordnung zur Unterdrückung von parasitären Wellentypen auf planaren Wellenleitern
DE60130932T DE60130932D1 (de) 2000-02-16 2001-02-16 Schaltungsanordnung zur Unterdrückung von parasitären Wellentypen auf planaren Wellenleitern
EP04012771A EP1450433B1 (en) 2000-02-16 2001-02-16 Circuit for suppression of spurious modes on planar transmission lines
EP01103865A EP1126540B1 (en) 2000-02-16 2001-02-16 Circuit for suppression of spurious modes on planar transmission lines

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000037717 2000-02-16
JP2000-37717 2000-02-16
JP2001001356A JP3482958B2 (ja) 2000-02-16 2001-01-09 高周波回路装置および通信装置

Publications (2)

Publication Number Publication Date
JP2001308608A true JP2001308608A (ja) 2001-11-02
JP3482958B2 JP3482958B2 (ja) 2004-01-06

Family

ID=26585442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001001356A Expired - Fee Related JP3482958B2 (ja) 2000-02-16 2001-01-09 高周波回路装置および通信装置

Country Status (4)

Country Link
US (1) US6504456B2 (ja)
EP (2) EP1450433B1 (ja)
JP (1) JP3482958B2 (ja)
DE (2) DE60107883T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006003747A1 (ja) * 2004-06-30 2006-01-12 Murata Manufacturing Co., Ltd. 高周波回路装置および送受信装置
JP2006526883A (ja) * 2003-03-06 2006-11-24 サンミナエスシーアイ コーポレイション バイア構造の高周波性能を最適化する方法
US7492243B2 (en) 2005-04-11 2009-02-17 Murata Manufacturing Co., Ltd Planar circuit, high-frequency circuit device, and transmission and reception apparatus
JP2010011043A (ja) * 2008-06-26 2010-01-14 Mitsubishi Electric Corp 伝送線路、ブランチラインカプラおよびウィルキンソン分配回路

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3786031B2 (ja) * 2002-02-26 2006-06-14 株式会社村田製作所 高周波回路装置および送受信装置
JP4056500B2 (ja) * 2004-06-28 2008-03-05 三菱電機株式会社 伝送線路基板および半導体パッケージ
JP4488378B2 (ja) 2005-03-24 2010-06-23 テレフオンアクチーボラゲット エル エム エリクソン(パブル) メッセージを受信者に配信するための通信システムにおける方法とシステム構成
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
US7532083B2 (en) * 2006-03-23 2009-05-12 Intel Corporation Active nonlinear transmission line
US7649431B2 (en) * 2006-10-27 2010-01-19 Samsung Electro-Mechanics Co., Ltd. Band pass filter
US7639101B2 (en) * 2006-11-17 2009-12-29 Superconductor Technologies, Inc. Low-loss tunable radio frequency filter
CN101728610B (zh) * 2008-10-31 2013-01-09 鸿富锦精密工业(深圳)有限公司 带通滤波器
US9584089B2 (en) * 2013-11-18 2017-02-28 Viasat, Inc. Nested multi-stage polyphase filter
CN111653853B (zh) * 2020-06-11 2021-08-17 浙江大学 一种无过孔的锯齿型带状线共模滤波电路
CN113471648B (zh) * 2021-09-03 2021-12-14 国网江苏省电力有限公司信息通信分公司 四模枝节加载谐振器及基于该谐振器的双通带带通滤波器
US11844585B1 (en) 2023-02-10 2023-12-19 Distalmotion Sa Surgical robotics systems and devices having a sterile restart, and methods thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023866A (en) * 1987-02-27 1991-06-11 Motorola, Inc. Duplexer filter having harmonic rejection to control flyback
US6023209A (en) * 1996-07-05 2000-02-08 Endgate Corporation Coplanar microwave circuit having suppression of undesired modes
US5982339A (en) 1996-11-26 1999-11-09 Ball Aerospace & Technologies Corp. Antenna system utilizing a frequency selective surface
JPH10200311A (ja) 1997-01-14 1998-07-31 Nec Corp 裏面接地導体付きコプレーナウエーブガイド線路
KR20010042968A (ko) 1998-04-24 2001-05-25 엔드웨이브 코포레이션 불필요한 모드를 억제하는 동평면 마이크로파 회로
JP3289694B2 (ja) 1998-07-24 2002-06-10 株式会社村田製作所 高周波回路装置および通信装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526883A (ja) * 2003-03-06 2006-11-24 サンミナエスシーアイ コーポレイション バイア構造の高周波性能を最適化する方法
WO2006003747A1 (ja) * 2004-06-30 2006-01-12 Murata Manufacturing Co., Ltd. 高周波回路装置および送受信装置
KR100714048B1 (ko) * 2004-06-30 2007-05-04 가부시키가이샤 무라타 세이사쿠쇼 고주파 회로장치 및 송수신 장치
US7408430B2 (en) 2004-06-30 2008-08-05 Murata Manufacturing Co., Ltd. High-frequency circuit device and transmitting and receiving apparatus
US7492243B2 (en) 2005-04-11 2009-02-17 Murata Manufacturing Co., Ltd Planar circuit, high-frequency circuit device, and transmission and reception apparatus
JP2010011043A (ja) * 2008-06-26 2010-01-14 Mitsubishi Electric Corp 伝送線路、ブランチラインカプラおよびウィルキンソン分配回路

Also Published As

Publication number Publication date
DE60130932D1 (de) 2007-11-22
DE60107883D1 (de) 2005-01-27
EP1126540A2 (en) 2001-08-22
EP1126540B1 (en) 2004-12-22
EP1450433B1 (en) 2007-10-10
US6504456B2 (en) 2003-01-07
EP1126540A3 (en) 2002-03-27
EP1450433A1 (en) 2004-08-25
JP3482958B2 (ja) 2004-01-06
US20010024150A1 (en) 2001-09-27
DE60107883T2 (de) 2005-12-15

Similar Documents

Publication Publication Date Title
JP3289694B2 (ja) 高周波回路装置および通信装置
US6411181B1 (en) Dielectric resonator, inductor, capacitor, dielectric filter, oscillator, and communication device
JP3482958B2 (ja) 高周波回路装置および通信装置
KR100287258B1 (ko) 유전체공진기,유전체필터,듀플렉서및통신장치
JP3632576B2 (ja) フィルタ、マルチプレクサおよび通信装置
US7183874B2 (en) Casing contained filter
US6661315B2 (en) Resonator, filter, oscillator, duplexer, and communication apparatus
US20060152307A1 (en) High-frequency module
EP1058335B1 (en) High-frequency circuit device and communication apparatus using the same
US7256666B2 (en) Band rejection filter with attenuation poles
KR19990083601A (ko) 유전체필터,송수신공용기,및통신장치
JP2001007606A (ja) 誘電体線路減衰器、終端器および無線装置
JP2002335106A (ja) 高周波回路装置および通信装置
Sova et al. Coplanar waveguide resonator design for array antenna applications
CA2298479C (en) Spiral slot line resonator
JPH11308022A (ja) 線路変換分岐回路およびアンテナ共用装置
JP2004048423A (ja) 高周波回路の接続構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees