CN1916915A - 改良过孔阻抗的方法 - Google Patents

改良过孔阻抗的方法 Download PDF

Info

Publication number
CN1916915A
CN1916915A CNA2005100367613A CN200510036761A CN1916915A CN 1916915 A CN1916915 A CN 1916915A CN A2005100367613 A CNA2005100367613 A CN A2005100367613A CN 200510036761 A CN200510036761 A CN 200510036761A CN 1916915 A CN1916915 A CN 1916915A
Authority
CN
China
Prior art keywords
impedance
hole
pad
via hole
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100367613A
Other languages
English (en)
Inventor
林有旭
叶尚苍
李传兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNA2005100367613A priority Critical patent/CN1916915A/zh
Priority to US11/392,003 priority patent/US7409668B2/en
Publication of CN1916915A publication Critical patent/CN1916915A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种改良过孔阻抗的方法，所述过孔包括一钻孔、一焊盘及一反焊盘，该过孔与一走线相连，所述改良过孔阻抗的方法包括如下步骤：建立数学模型；应用仿真软件对上述模型进行仿真分析；若上述仿真结果是过孔阻抗与走线阻抗匹配，则采用时域反射的方式对过孔进行阻抗分析；若上述仿真结果是过孔阻抗不能与走线阻抗匹配，则调整钻孔、焊盘及反焊盘的参数，返回仿真分析的步骤，直到过孔阻抗与走线阻抗相匹配。利用本发明可以降低寄生电容和寄生电感对过孔阻抗的影响，保持印刷电路板信号的完整性及提高信号的传输速度。

Description

改良过孔阻抗的方法
【技术领域】
本发明是关于一种改良过孔阻抗的方法。
【背景技术】
随着数据通信速度的提高，信号完整性对于数据传输的顺利进行至关重要。因此，信号完整性已经成为印刷电路板(Printed Circuit Board，PCB)设计必须关心的问题之一。元器件和PCB的参数、元器件在PCB上的布局等因素，都会影响到信号的完整性，导致系统工作不稳定，甚至完全不工作。如何在PCB的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。对于PCB来讲，保持信号完整性最重要是阻抗的匹配和一致连续性。阻抗不连续会导致传输线反射，过孔是导致传输线不连续的重要因素。但过孔因为阻抗不连续而造成的反射很小，过孔产生的问题更多集中于寄生电容和寄生电感的影响。
如图1所示，是现有技术印刷电路板的结构示意图。以四层PCB板1为例，所述PCB板1包括一第一信号层10、一电源层20、一接地层30、一第二信号层40、一过孔50及一走线60。所述过孔50与走线60连接，其用于各层间的电气连接，器件的固定或定位。过孔50包括钻孔500、焊盘502及非连接层的反焊盘504。其中，钻孔500的直径为d；焊盘502的直径为D1；非连接层的反焊盘504的直径为D2。已知，阻抗 Z = L / C , 其中，L为电感，C为电容。过孔50本身存在着对地的寄生电容和寄生电感。如果PCB板1的厚度为T，板基材介电常数为εr，Lj指过孔50的电感，h是过孔50的长度。则
            Cj＝1.41εrD1T/(D2-D1)
            Lj＝5.08h[ln(4h/d)+1]
单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，就会用到多个过孔，设计时就要慎重考虑。在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会减弱整个电源系统的滤波效用。
通过上面对过孔寄生特性的分析，我们可以看到，寄生电容造成电路的信号上升时间延长，降低了电路的速度，寄生电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。为了减小过孔的寄生电容和寄生电感对电路设计带来的负面影响，在设计中要选择合理尺寸的过孔大小，使阻抗达到匹配。
【发明内容】
本发明提供一种改良过孔阻抗的方法，该方法步骤包括：建立过孔模型；应用仿真软件CST对其进行仿真；判断仿真结果中过孔阻抗是否与走线阻抗匹配；如果过孔阻抗与走线阻抗匹配，则利用TDR测试分析印刷电路板上过孔的阻抗值；如果过孔阻抗与走线阻抗不匹配，则调整钻孔、焊盘及反焊盘的参数，返回仿真分析的步骤。
所述改良过孔阻抗的方法通过增大或减小焊盘、反焊盘的直径来减小寄生电容和寄生电感对过孔阻抗的影响，使过孔阻抗与走线阻抗达到匹配，保持印刷电路板信号的完整性及提高信号的传输速度。
【附图说明】
图1是现有技术印刷电路板的结构示意图。
图2是本发明改良过孔阻抗的方法较佳实施例的作业流程图。
【具体实施方式】
如图1所示，是现有技术印刷电路板的结构示意图。以四层印刷电路板(Printed Circuit Board，PCB)1为例，所述PCB板1包括一第一信号层10、一电源层20、一接地层30、一第二信号层40、一过孔50及一走线60。所述过孔50与走线60连接，该过孔50包括钻孔500、焊盘502及非连接层的反焊盘504。已知，阻抗 Z = L / C , 其中，L为电感，C为电容。过孔50本身存在着对地的寄生电容和寄生电感。其寄生电容Cj＝1.41εrD1T/(D2-D1)，寄生电感Lj＝5.08h[ln(4h/d)+1]。其中，d为钻孔500的直径，D1为焊盘502的直径，D2为反焊盘504的直径，T为PCB板1的厚度，εr为PCB板1基材介电常数，h为过孔50的长度。过孔50的寄生电容会造成电路的信号上升时间延长，降低了电路的速度，寄生电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。由上述公式推知：过孔50的阻抗与寄生电容成反比，可以通过增大反焊盘504或者减小焊盘502的直径来减小寄生电容。过孔50的直径对电感的影响较小，而对电感影响最大的是过孔50的长度。增大过孔50的长度，过孔50的阻抗就会增大。过孔50阻抗与寄生电感成正比。例如，以PCB四层板的架构为例，过孔50的长度d和PCB板1的厚度T已知，若走线60的阻抗值为40欧姆，要保持PCB板1信号的完整性，过孔50和走线60的阻抗值要匹配，由此可以推出钻孔500、焊盘502和反焊盘504之间的关系，调整钻孔500、焊盘502及反焊盘504的参数代入公式得出过孔50的阻抗值，再利用这三个参数所确定的值输入到仿真软件，改变参数的值，当仿真软件输出值与走线60的阻抗最为接近时，就能调节过孔50的阻抗，减少寄生电容和寄生电感对过孔阻抗值的影响，达到过孔阻抗与走线阻抗相匹配的目的。其调节前后的参数对比如下(表1)：
                                    表1
参数   走线阻抗(欧姆)   走线宽(mil)   钻孔直径(mil)   焊盘直径(mil)   反焊盘直径(mil) 过孔阻抗仿真描述
  原本   60   5   12   24   34   48欧姆
  匹配后   60   5   14   25   44   近似60欧姆
  原本   50   7   12   25   36   44欧姆
  匹配后   50   7   14   25   40   近似50欧姆
  原本   40   10   12   25   36   45欧姆
  匹配后   40   10   18   25   36   近似40欧姆
参阅图2，是本发明改良过孔阻抗的方法较佳实施例的流程图。首先，对过孔50建立数学模型(步骤S10)。应用计算机仿真技术(Computer Simulation Technology，CST)对上述模型进行仿真分析(步骤S12)。如果上述仿真输出结果是过孔50的阻抗与走线60的阻抗匹配(步骤S14)，则采用时域反射(Time Domain Reflection，TDR)的方式对印刷电路板上的过孔50进行阻抗分析，得到良好的过孔阻抗值(步骤S16)。如果步骤S12仿真出来的过孔50阻抗不能与走线60阻抗匹配，需要调整钻孔500、焊盘502及反焊盘504的参数，减小寄生电容和寄生电感对过孔50阻抗的影响，其中，过孔50的阻抗值与寄生电容成反比，所述过孔50的阻抗值与寄生电感成正比，然后返回CST仿真分析的步骤，直到过孔50阻抗与走线60阻抗匹配(步骤S18)。
在步骤S18中，过孔50的阻抗与寄生电容成反比，可以通过增大反焊盘504或者减小焊盘502直径来减小寄生电容。而过孔50的阻抗与寄生电感成正比，减小钻孔50的直径或增大过孔50的长度，过孔50的阻抗就会增大。

Claims (4)

1.一种改良过孔阻抗的方法，所述过孔包括一钻孔、一焊盘及一反焊盘，且与一走线相连，其特征在于，该方法包括如下步骤：
建立数学模型；
应用仿真软件对上述模型进行仿真分析；
若上述仿真结果是过孔阻抗与走线阻抗匹配，则对过孔进行阻抗分析；
若上述仿真结果是过孔阻抗不能与走线阻抗匹配，则调整钻孔、焊盘及反焊盘的参数，并返回仿真分析的步骤。
2.如权利要求1所述的改良过孔阻抗的方法，其特征在于，其中所述的仿真软件利用计算机仿真技术对上述模型进行仿真分析。
3.如权利要求1所述的改良过孔阻抗的方法，其特征在于，其中所述的阻抗分析利用时域反射的方式对过孔进行阻抗分析。
4.如权利要求1所述的改良过孔阻抗的方法，其特征在于，其中所述的调整钻孔、焊盘及反焊盘的参数是指通过增大反焊盘直径、减小焊盘直径或者减小钻孔直径提高过孔阻抗。
CNA2005100367613A 2005-08-19 2005-08-19 改良过孔阻抗的方法 Pending CN1916915A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2005100367613A CN1916915A (zh) 2005-08-19 2005-08-19 改良过孔阻抗的方法
US11/392,003 US7409668B2 (en) 2005-08-19 2006-03-29 Method for improving via's impedance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005100367613A CN1916915A (zh) 2005-08-19 2005-08-19 改良过孔阻抗的方法

Publications (1)

Publication Number Publication Date
CN1916915A true CN1916915A (zh) 2007-02-21

Family

ID=37737913

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100367613A Pending CN1916915A (zh) 2005-08-19 2005-08-19 改良过孔阻抗的方法

Country Status (2)

Country Link
US (1) US7409668B2 (zh)
CN (1) CN1916915A (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102065639A (zh) * 2010-12-02 2011-05-18 上海交通大学 系统级封装信号完整性改进的电容装载结构
CN102364478A (zh) * 2011-10-17 2012-02-29 中兴通讯股份有限公司 一种高速信号通道过孔的仿真方法、装置及系统
CN101363877B (zh) * 2007-08-06 2012-11-07 李尔公司 用于检测电压降的印刷电路板
CN101876674B (zh) * 2009-04-30 2012-11-21 鸿富锦精密工业（深圳）有限公司 特性阻抗测试系统及方法
CN102970815A (zh) * 2011-08-31 2013-03-13 英业达股份有限公司 印刷电路板结构
CN103025082A (zh) * 2011-09-21 2013-04-03 英业达股份有限公司 一种印刷电路板的制造方法和一种印刷电路板结构
CN103942351A (zh) * 2013-01-19 2014-07-23 鸿富锦精密工业（深圳）有限公司 增加电路板层数的设计系统及设计方法
CN103987190A (zh) * 2014-05-12 2014-08-13 浪潮电子信息产业股份有限公司 一种优化差分过孔阻抗的方法
CN104023474A (zh) * 2014-06-24 2014-09-03 浪潮电子信息产业股份有限公司 一种减小阻抗突变对传输线信号质量影响的方法
CN105281697A (zh) * 2014-06-05 2016-01-27 哈尔滨工大华生电子有限公司 Emi滤波器芯片插入损耗评估定量方法
CN105517327A (zh) * 2015-12-18 2016-04-20 山东海量信息技术研究院 一种用盲埋孔工艺实现过孔阻抗匹配的方法
WO2016095283A1 (zh) * 2014-12-18 2016-06-23 深圳市华星光电技术有限公司 一种电感、电路板以及电感的实现方法
US9615459B2 (en) 2014-12-18 2017-04-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Inductor, circuit board, and implementing method of the inductor
CN108495514A (zh) * 2018-03-07 2018-09-04 中国船舶重工集团公司第七二三研究所 一种压接式接插件孔模型处理方法
CN108509731A (zh) * 2018-04-04 2018-09-07 无锡市同步电子科技有限公司 一种25g背板优化方法
CN109089387A (zh) * 2018-08-09 2018-12-25 Oppo广东移动通信有限公司 多层电路板、制造方法及计算机可读存储介质
CN109104817A (zh) * 2018-08-09 2018-12-28 Oppo广东移动通信有限公司 多层电路板、制造方法及计算机可读存储介质
CN109121325A (zh) * 2018-08-09 2019-01-01 Oppo广东移动通信有限公司 多层电路板、制造方法及计算机可读存储介质
CN109362175A (zh) * 2018-11-30 2019-02-19 神思电子技术股份有限公司 一种降低电源纹波的过孔的设计方法
CN110676174A (zh) * 2019-09-12 2020-01-10 无锡江南计算技术研究所 一种封装高速信号过孔优化设计方法
CN113128170A (zh) * 2021-04-07 2021-07-16 山东英信计算机技术有限公司 一种有效补偿容性突变的过孔结构实现方法及装置
CN113391187A (zh) * 2020-03-13 2021-09-14 浙江宇视科技有限公司 一种电路板走线通流量的达标检测方法、系统及装置
CN114071857A (zh) * 2020-08-05 2022-02-18 深南电路股份有限公司 线路板
WO2022089155A1 (zh) * 2020-10-27 2022-05-05 南京中兴软件有限责任公司 一种印制电路板及其制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476864B2 (en) * 2007-06-13 2013-07-02 Lear Corporation Battery monitoring system
WO2009066379A1 (ja) * 2007-11-21 2009-05-28 Fujitsu Limited ビア設計装置、ビア設計プログラム、ビア設計方法
US8305034B2 (en) * 2008-07-23 2012-11-06 Lear Corporation Battery monitoring system
US20100108369A1 (en) * 2008-10-31 2010-05-06 Alexander Tom Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture
US8492658B2 (en) 2010-11-16 2013-07-23 International Business Machines Corporation Laminate capacitor stack inside a printed circuit board for electromagnetic compatibility capacitance
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9024208B2 (en) * 2013-02-27 2015-05-05 Dell Products L.P. Systems and methods for frequency shifting resonance of an unused via in a printed circuit board
US9310417B2 (en) * 2013-09-25 2016-04-12 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Using time-domain reflectometry to identify manufacturing information for a passive printed circuit board
TWI484876B (zh) 2013-12-20 2015-05-11 Ind Tech Res Inst 具傳輸孔之電路板及其製造方法
US9715570B1 (en) * 2014-07-15 2017-07-25 Ansys, Inc. Systems and methods for modeling asymmetric vias
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
US10154581B2 (en) * 2017-02-09 2018-12-11 Cray Inc. Method for impedance compensation in printed circuit boards
CN107729280A (zh) * 2017-11-15 2018-02-23 无锡军安电子科技有限公司 一种高速差分信号端口阻抗与传输线阻抗一致性控制方法
CN111010804A (zh) * 2019-12-16 2020-04-14 上海泽丰半导体科技有限公司 一种高速连接器的pcb及其优化方法和系统
CN112747663B (zh) * 2020-12-11 2023-06-02 浪潮电子信息产业股份有限公司 一种检测差分过孔反焊盘挖空尺寸的方法、装置及系统
CN114599159A (zh) * 2022-03-15 2022-06-07 上海大学 一种用于设计光模块印刷电路板的方法及相关装置
CN114923404B (zh) * 2022-04-15 2023-08-18 深圳市一博科技股份有限公司 一种金手指焊盘长度的测试方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109701A (ja) * 1990-08-29 1992-04-10 Toshiba Corp マイクロ波半導体装置
US6076726A (en) 1998-07-01 2000-06-20 International Business Machines Corporation Pad-on-via assembly technique
US6161215A (en) * 1998-08-31 2000-12-12 Hewlett-Packard Company Package routing of integrated circuit signals
US6388206B2 (en) 1998-10-29 2002-05-14 Agilent Technologies, Inc. Microcircuit shielded, controlled impedance “Gatling gun”via
US6191601B1 (en) * 1999-02-22 2001-02-20 Delaware Capital Formation, Inc. Test fixture for matched impedance testing
US6539531B2 (en) * 1999-02-25 2003-03-25 Formfactor, Inc. Method of designing, fabricating, testing and interconnecting an IC to external circuit nodes
JP3348709B2 (ja) * 1999-11-24 2002-11-20 日本電気株式会社 プリント回路基板設計支援装置及び制御プログラム記録媒体
JP2001230508A (ja) * 2000-02-21 2001-08-24 Nippon Avionics Co Ltd ストリップライン構造のバイアホールおよびその製造方法
US6665627B2 (en) * 2001-03-30 2003-12-16 Intel Corporation Method and apparatus for evaluating and correcting the tester derating factor (TDF) in a test environment
US6512377B1 (en) 2001-06-29 2003-01-28 Nortel Networks Limited Method and apparatus for extraction of via parasitics
TW546858B (en) * 2001-07-11 2003-08-11 Formfactor Inc Method of manufacturing a probe card
US20030101426A1 (en) * 2001-11-27 2003-05-29 Terago Communications, Inc. System and method for providing isolated fabric interface in high-speed network switching and routing platforms
JP3941590B2 (ja) * 2002-05-23 2007-07-04 日本電気株式会社 電磁波シールド層を備えるプリント配線板
US7307492B2 (en) * 2002-11-27 2007-12-11 Intel Corporation Design, layout and method of manufacture for a circuit that taps a differential signal
US6983434B1 (en) * 2003-02-13 2006-01-03 Hewlett-Packard Development Company, L.P. Differential via pair impedance adjustment tool
US6976233B1 (en) * 2003-02-13 2005-12-13 Hewlett-Packard Development Company, L.P. Signal via impedance verification tool
AU2003225687A1 (en) 2003-03-06 2004-09-30 Sanmina-Sci Corporation Method for optimizing high frequency performance of via structures
US7249337B2 (en) * 2003-03-06 2007-07-24 Sanmina-Sci Corporation Method for optimizing high frequency performance of via structures
US7013452B2 (en) * 2003-03-24 2006-03-14 Lucent Technologies Inc. Method and apparatus for intra-layer transitions and connector launch in multilayer circuit boards
US7047515B1 (en) * 2003-04-04 2006-05-16 Extreme Networks Method for selecting and placing bypass capacitors on multi-layer printed circuit boards
CN2634760Y (zh) 2003-07-25 2004-08-18 中兴通讯股份有限公司 一种高速信号的过孔结构
EP1630707B8 (en) * 2004-02-20 2009-01-14 Panasonic Corporation Element arrangement check device and printed circuit board design device
EP1577803A3 (en) * 2004-03-08 2009-01-28 Panasonic Corporation Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon
US7284221B2 (en) * 2004-11-29 2007-10-16 Fci Americas Technology, Inc. High-frequency, high-signal-density, surface-mount technology footprint definitions
CN101673885B (zh) * 2004-11-29 2012-07-18 Fci公司 改进的匹配阻抗表面贴装技术基底面

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101363877B (zh) * 2007-08-06 2012-11-07 李尔公司 用于检测电压降的印刷电路板
CN101876674B (zh) * 2009-04-30 2012-11-21 鸿富锦精密工业（深圳）有限公司 特性阻抗测试系统及方法
CN102065639B (zh) * 2010-12-02 2013-03-13 上海交通大学 系统级封装信号完整性改进的电容装载结构
CN102065639A (zh) * 2010-12-02 2011-05-18 上海交通大学 系统级封装信号完整性改进的电容装载结构
CN102970815A (zh) * 2011-08-31 2013-03-13 英业达股份有限公司 印刷电路板结构
CN103025082B (zh) * 2011-09-21 2015-08-05 英业达股份有限公司 一种印刷电路板的制造方法和一种印刷电路板结构
CN103025082A (zh) * 2011-09-21 2013-04-03 英业达股份有限公司 一种印刷电路板的制造方法和一种印刷电路板结构
CN102364478A (zh) * 2011-10-17 2012-02-29 中兴通讯股份有限公司 一种高速信号通道过孔的仿真方法、装置及系统
CN103942351A (zh) * 2013-01-19 2014-07-23 鸿富锦精密工业（深圳）有限公司 增加电路板层数的设计系统及设计方法
CN103942351B (zh) * 2013-01-19 2017-08-04 鸿富锦精密工业（深圳）有限公司 增加电路板层数的设计系统及设计方法
CN103987190A (zh) * 2014-05-12 2014-08-13 浪潮电子信息产业股份有限公司 一种优化差分过孔阻抗的方法
CN105281697A (zh) * 2014-06-05 2016-01-27 哈尔滨工大华生电子有限公司 Emi滤波器芯片插入损耗评估定量方法
CN104023474A (zh) * 2014-06-24 2014-09-03 浪潮电子信息产业股份有限公司 一种减小阻抗突变对传输线信号质量影响的方法
WO2016095283A1 (zh) * 2014-12-18 2016-06-23 深圳市华星光电技术有限公司 一种电感、电路板以及电感的实现方法
US9615459B2 (en) 2014-12-18 2017-04-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Inductor, circuit board, and implementing method of the inductor
CN105517327A (zh) * 2015-12-18 2016-04-20 山东海量信息技术研究院 一种用盲埋孔工艺实现过孔阻抗匹配的方法
CN108495514A (zh) * 2018-03-07 2018-09-04 中国船舶重工集团公司第七二三研究所 一种压接式接插件孔模型处理方法
CN108509731A (zh) * 2018-04-04 2018-09-07 无锡市同步电子科技有限公司 一种25g背板优化方法
CN108509731B (zh) * 2018-04-04 2022-11-22 无锡市同步电子科技有限公司 一种25g背板优化方法
CN109121325B (zh) * 2018-08-09 2020-12-04 Oppo广东移动通信有限公司 多层电路板、制造方法及计算机可读存储介质
CN109121325A (zh) * 2018-08-09 2019-01-01 Oppo广东移动通信有限公司 多层电路板、制造方法及计算机可读存储介质
CN109104817A (zh) * 2018-08-09 2018-12-28 Oppo广东移动通信有限公司 多层电路板、制造方法及计算机可读存储介质
CN109089387A (zh) * 2018-08-09 2018-12-25 Oppo广东移动通信有限公司 多层电路板、制造方法及计算机可读存储介质
CN109362175A (zh) * 2018-11-30 2019-02-19 神思电子技术股份有限公司 一种降低电源纹波的过孔的设计方法
CN110676174A (zh) * 2019-09-12 2020-01-10 无锡江南计算技术研究所 一种封装高速信号过孔优化设计方法
CN113391187A (zh) * 2020-03-13 2021-09-14 浙江宇视科技有限公司 一种电路板走线通流量的达标检测方法、系统及装置
CN113391187B (zh) * 2020-03-13 2023-09-15 浙江宇视科技有限公司 一种电路板走线通流量的达标检测方法、系统及装置
CN114071857A (zh) * 2020-08-05 2022-02-18 深南电路股份有限公司 线路板
CN114071857B (zh) * 2020-08-05 2024-04-05 深南电路股份有限公司 线路板
WO2022089155A1 (zh) * 2020-10-27 2022-05-05 南京中兴软件有限责任公司 一种印制电路板及其制造方法
CN113128170A (zh) * 2021-04-07 2021-07-16 山东英信计算机技术有限公司 一种有效补偿容性突变的过孔结构实现方法及装置
CN113128170B (zh) * 2021-04-07 2023-02-28 山东英信计算机技术有限公司 一种有效补偿容性突变的过孔结构实现方法及装置

Also Published As

Publication number Publication date
US7409668B2 (en) 2008-08-05
US20070074905A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
CN1916915A (zh) 改良过孔阻抗的方法
CN1901366A (zh) 差分过孔阻抗与差分导线阻抗匹配的方法
CN100518435C (zh) 具有改良焊盘的印刷电路板
CN103942351B (zh) 增加电路板层数的设计系统及设计方法
CN111278227A (zh) 一种SMT32系统主板PCB Layout布局布线的方法
CN108694262B (zh) 一种去耦电容优化方法和装置
CN102364478A (zh) 一种高速信号通道过孔的仿真方法、装置及系统
US20030083856A1 (en) Model analyzing method and apparatus, and storage medium
Hubing PCB EMC design guidelines: a brief annotated list
CN1753597A (zh) 可实现阻抗控制的两层印制电路板
Liu et al. Analysis of power supply and signal integrity of high speed pcb board
CN107396541B (zh) 一种优化视频信号线阻抗匹配的方法
CN100471365C (zh) 一种印刷电路板的布线方法及印刷电路板
CN102056404B (zh) 一种中和过孔容性的方法
Crovetti et al. A linear voltage regulator model for EMC analysis
CN1194591C (zh) 一种电路板的设计方法
CN116056341A (zh) 一种印制电路板的信号线的布线方法和布线系统
CN103731990B (zh) 带有过孔的传输线的阻抗匹配的方法和装置
Lai Experimental Noise and Signal Analysis on Printed Circuits Board Design
CN218956776U (zh) 一种天线线路连通的测试装置
Singh et al. Analysis of Switching Voltage Regulator Noise Coupling to Signal Via Using a Novel Simulation Approach
Zhang et al. Evaluation method for circuit reliability design of board-level electronic products
Herrell et al. Modeling of power distribution systems in PCs
Kavitha et al. 16-Layer PCB Channel Design with Minimum Crosstalk and Optimization of VIA and TDR Analysis
Rehpade et al. Analysis of Decoupling Capacitor Performance in Improving Power Integrity in Two Layer/Three Layer Printed Circuit Boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication