CN102065639A - 系统级封装信号完整性改进的电容装载结构 - Google Patents

系统级封装信号完整性改进的电容装载结构 Download PDF

Info

Publication number
CN102065639A
CN102065639A CN 201010568837 CN201010568837A CN102065639A CN 102065639 A CN102065639 A CN 102065639A CN 201010568837 CN201010568837 CN 201010568837 CN 201010568837 A CN201010568837 A CN 201010568837A CN 102065639 A CN102065639 A CN 102065639A
Authority
CN
China
Prior art keywords
pad
reference planes
mlcc
emptying
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010568837
Other languages
English (en)
Other versions
CN102065639B (zh
Inventor
来强涛
毛军发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN 201010568837 priority Critical patent/CN102065639B/zh
Publication of CN102065639A publication Critical patent/CN102065639A/zh
Application granted granted Critical
Publication of CN102065639B publication Critical patent/CN102065639B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子技术领域的系统级封装信号完整性改进的电容装载结构。将装载电容正下方参考平面掏空一部分，包括对隔直MLCC正下方的参考平面的掏空，消除焊盘和MLCC底部电极与最近参考平面之间的并联寄生电容，实现消除MLCC装载结构的阻抗突变的目标。焊盘和MLCC底部电极与最近参考平面之间的并联寄生电容为：当参考平面为多层板的n层时，当2-n层参考平面的掏空宽度是第一层参考平面掏空宽度的两倍时，焊盘处的特性阻抗由参考平面与焊盘之间的耦合电容来决定。本发明结构简单，易于实现，能够快速精确的确定MLCC电容装载结构设计参数，可以应用于高速系统级封装中的隔直电容设计。

Description

系统级封装信号完整性改进的电容装载结构
技术领域
本发明涉及一种电子技术领域的电容结构，特别是一种系统级封装信号完整性改进的电容装载结构。
背景技术
系统级封装是现代电子系统的一项重要集成技术，其中信号速率为几个Gbps的高速串行链路如chip-to-chip和背板链路等的性能严重受到传输媒质带来的信号衰减以及各个节点的阻抗突变的影响。节点的阻抗突变会引起传输信号的反射，振荡和畸变等，使信号完整性急剧恶化。装载在PCB上的隔直多层陶瓷电容(Multilayer ceramic capacitor MLCC)就是一个典型的阻抗突变点。根据多层陶瓷电容的精确等效电路模型进行设计并设法消除阻抗突变对信号传输的影响是高速串行链路设计的一个关键。
一般常用的多层陶瓷电容建模和设计方法是通过专用的测试夹具对MLCC进行测量，然后用测量数据提取等效电路参数。但是这些实验模型既不精确也缺乏理论依据，因为都需要借助数据拟合。L.E.Wojewoda等人提出了同时考虑多种应用条件的MLCC模型(IEEE Trans.Adv.Packaging，vol.32，no.1，pp.109-115，Feb.2009.)。S.McMorrow等人通过全波仿真器CST对MLCC以及其装载结构进行建模(Design Conference 2008)和设计，这种模型得到的S参数可以进一步用于高速数据链路分析。
但是上述模型只是对MLCC进行建模，没有考虑MLCC装载在PCB上的寄生电容。从现有文献检索结果来看，还没有人提出如果消除这些寄生电容。实际上装载在高速PCB上的MLCC的并联寄生电容将引起阻抗突变，使系统的信号完整性受到损害，必须考虑其影响并设法消除。
发明内容
本发明的目的在于为保证系统级封装中的信号完整性，提出一种系统级封装信号完整性改进的电容装载结构，使其在保证线路板的高密度的同时消除MLCC电容装载在高速印制电路板(Print Circuit Board，PCB)引起的阻抗突变，正常地应用于系统级封装中，确保高速信号的高质量传输。
本发明是通过以下技术方案实现的：
本发明将装载电容正下方参考平面掏空一部分，包括对隔直MLCC正下方的参考平面的掏空，从而消除焊盘和MLCC底部电极与最近参考平面之间的并联寄生电容，最终实现消除MLCC装载结构的阻抗突变的目标，改善系统的信号完整性。
所述的参考平面，与MLCC最接近的参考平面的掏空宽度由最优掏空宽度公式来决定，掏空长度为MLCC装载版图的长度。
所述的参考平面，而其它参考平面的掏空宽度是第一层的两倍，掏空长度和第一层是一样的。
所述的焊盘和MLCC底部电极与最近参考平面之间的并联寄生电容为：当参考平面为多层板的n层时，当2-n层参考平面的掏空宽度是第一层参考平面掏空宽度的两倍时，焊盘处的特性阻抗由参考平面与焊盘之间的耦合电容来决定。
求出焊盘与被掏空的参考平面之间的耦合电容就可获得焊盘的特性阻抗。由于焊盘下方的参考平面被掏空，焊盘与参考平面之间的单位长度耦合电容减少，从而可以增加焊盘处的特性阻抗。最终通过解析模型求解可以得到使得掏空之后的焊盘的特性阻抗为50欧的最优掏空宽度为：
CW opt _ 50 = 1.2 ϵ r ( 2.5 W ln ( W ) - 2.3 H ln ( H ) ) ,
式中：W是焊盘的宽度，H是焊盘与第一层参考平面直接的距离。
所述的多层板为PCB板，当PCB板为四层时，第一层FR4板材，εr＝4.4，第二层介质厚度4mil，第三、四层介质厚度为10mil。
为了实现这一目的，本发明首先通过CST建立MLCC装载在四层PCB上的3维模型，在仿真结果指导下通过掏空MLCC及焊盘正下方的参考平面，消除寄生电容引起的阻抗突变，然后提出一种采用保角变换的解析模型，给出最优的掏空参数。
通过实验测试，验证了该电容装载结构的可行性和设计方法的准确性。最优掏空公式是通过精确的解析模型得到的，可以快速精确的计算出消除阻抗突变的最优掏空宽度，可大大减少PCB设计的工作量。
本发明采用三维全波仿真软件CST对装载在PCB上的MLCC进行了掏空前后的仿真，得到了掏空前后的MLCC的S参数和TDR结果。通过掏空后的MLCC的S11从-7dB降到了-18dB，S21从-5dB提高到-2dB，时域反射测试(Time Domain Reflection，TDR)的反射电压从0.13V降到了0.01V，显著地改善了信号完整性。通过采用Agilent公司的网络分析仪，对其进行了实验测量，得到了与仿真相同的结果，进一步验证了该装载结构的正确性和可靠性。
附图说明
图1普通隔直MLCC陶瓷电容装载结构的3维模型
图2普通隔直MLCC陶瓷电容装载结构的等效电路模型
图3本发明提出的新MLCC装载结构中的焊盘下方参考面掏空示意图
图4新的MLCC装载结构的地平面掏空示意图
图5加工的验证实验板
图6采用新装载结构前后的MLCC的S参数的仿真和测试结果对比
图7采用新装载结构前后的MLCC的TDR测试结果
具体实施方式
以下结合附图对本发明的实施例作详细说明：以下实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和过程，但本发明的保护范围不限于下述的实施例。
实施例
如图1所示，本实施例的普通隔直MLCC陶瓷电容装载结构的3维模型，MLCC电容装载在一个四层PCB板上，MLCC的尺寸是40×20×20mil，装载的SMT pad的尺寸是36×28mil。Pad两端接的宽为7mil的50欧姆传输线。本实施例包括：PCB衬底(FR4板材，εr＝4.4，最上一层介质厚度4mil，第二层和第三层介质厚度为10mil)、金属导体(铜导体，厚度T＝17um)、MLCC电容(Panasonic ECJ0EB103K 10nF 25V 0402)。
如图2所示，本实施例普通隔直MLCC陶瓷电容装载结构的等效电路模型，其中C_bottom & mount是由焊盘以及MLCC电容的底部电极与最近的参考平面耦合引起的并联寄生电容。这些并联寄生电容限制了隔直MLCC在高频性能。
如图3所示，本实施例中对焊盘引起的并联寄生电容进行消除的剖面示意图：这里给出的是n层参考平面的多层板示意图(同样适用于4层PCB板)。仿真结果显示当2-n层参考平面的掏空宽度是第一层参考平面掏空宽度的两倍时，焊盘处的特性阻抗由参考平面与焊盘之间的耦合电容来决定。这样只要求出焊盘与被掏空的参考平面之间的耦合电容就可以得到焊盘的特性阻抗。由于焊盘下方的参考平面被掏空，焊盘与参考平面之间的单位长度耦合电容减少，从而可以增加焊盘处的特性阻抗。最终通过解析模型求解可以得到使得掏空之后的焊盘的特性阻抗为50欧的最优掏空宽度为：
CW opt _ 50 = 1.2 ϵ r ( 2.5 W ln ( W ) - 2.3 H ln ( H ) )
(1)式中：W是焊盘的宽度，H是焊盘与参考平面1直接的距离。
如图4所示，采用新的装载结构的隔直MLCC的第一个参考平面(地)的掏空示意图，ABCD和EFGH区域是在SMT pad的正下方，它们的掏空宽度是CWopt_50，掏空长度与pad的长度相等。CDEF区域是在MLCC的正下方，它的掏空长度是CF，掏空宽度记为CW1，仿真结果显示，当CW1等于CWopt_50的时候，MLCC具有最优的S参数。
本实施例电容装载结构如下：对于大于或等于4层的PCB，为了消除装载在它上面的隔直MLCC引起的并联寄生电容，应该将PCB板中最靠近pad的参考平面掏空一部分，这个掏空区域的长度是MLCC装载版图的长度，掏空宽度由公式(1)计算得到。对于2-n层参考平面，掏空区域的长度和第一层一样，掏空宽度是第一层的两倍。
如图5所示，为了验证本实施例制作的实验板，采用的材料和结构参数和图1一致。
本实施例采用了CST仿真软件进行仿真，并采用Agilent公司的网络分析仪和微带测试夹具对实验板进行测试。仿真和测试结果如图6所示，可以看到仿真和测试结果基本一致，从而验证了MLCC的3维模型的正确性。同样可以看出，采用新的装载结构之后的MLCC的S11从-7dB降低到-18dB，S21从-5dB提高到-2dB。如图7所示，是采用新的装载结构前后的MLCC的TDR测试结果，可以看出采用新的装载结构后的MLCC处的特性阻抗从22欧变成了48.8欧，基本上消除了阻抗突变。上述结果表明装载结构显著地改善了信号完整性。
本实施例采用简单可行的结构，方法简练，理论依据明确。通过将参考平面2-n层的掏空宽度增大到参考平面1的掏空宽度的两倍来消除2-n层参考平面对MLCC特性阻抗的影响，然后通过精确的解析模型得到使焊盘特性阻抗为50欧的最优掏空宽度。PCB设计者可以利用这个掏空宽度计算公式快速准确的设计最佳的MLCC阻抗节点，而不用去建立MLCC装载结构复杂的2维和3维模型。

Claims (6)

1.一种系统级封装信号完整性改进的电容装载结构，其特征在于，将装载电容正下方参考平面掏空一部分，包括对隔直MLCC正下方的参考平面的掏空，消除焊盘和MLCC底部电极与最近参考平面之间的并联寄生电容，实现消除MLCC装载结构的阻抗突变的目标。
2.根据权利要求1要求所述的系统级封装信号完整性改进的电容装载结构，其特征是，所述的参考平面，与MLCC最接近的参考平面的掏空宽度由最优掏空宽度公式来决定，掏空长度为MLCC装载版图的长度。
3.根据权利要求2要求所述的系统级封装信号完整性改进的电容装载结构，其特征是，所述的参考平面，而其它参考平面的掏空宽度是第一层的两倍，掏空长度和第一层是一样的。
4.根据权利要求1要求所述的系统级封装信号完整性改进的电容装载结构，其特征是，所述的焊盘和MLCC底部电极与最近参考平面之间的并联寄生电容为：当参考平面为多层板的n层时，当2-n层参考平面的掏空宽度是第一层参考平面掏空宽度的两倍时，焊盘处的特性阻抗由参考平面与焊盘之间的耦合电容来决定。
5.根据权利要求1要求所述的系统级封装信号完整性改进的电容装载结构，其特征是，求出焊盘与被掏空的参考平面之间的耦合电容就可获得焊盘的特性阻抗，由于焊盘下方的参考平面被掏空，焊盘与参考平面之间的单位长度耦合电容减少，从而可以增加焊盘处的特性阻抗，最终通过解析模型求解可以得到使得掏空之后的焊盘的特性阻抗为50欧的最优掏空宽度为：
CW opt _ 50 = 1.2 ϵ r ( 2.5 W ln ( W ) - 2.3 H ln ( H ) ) ,
式中：W是焊盘的宽度，H是焊盘与第一层参考平面直接的距离。
6.根据权利要求1要求的所述的系统级封装信号完整性改进的电容装载结构，其特征是，所述的多层板为PCB板，当PCB板为四层时，第一层FR4板材，εr＝4.4，第二层介质厚度4mil，第三、四层介质厚度为10mil。
CN 201010568837 2010-12-02 2010-12-02 系统级封装信号完整性改进的电容装载结构 Expired - Fee Related CN102065639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010568837 CN102065639B (zh) 2010-12-02 2010-12-02 系统级封装信号完整性改进的电容装载结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010568837 CN102065639B (zh) 2010-12-02 2010-12-02 系统级封装信号完整性改进的电容装载结构

Publications (2)

Publication Number Publication Date
CN102065639A true CN102065639A (zh) 2011-05-18
CN102065639B CN102065639B (zh) 2013-03-13

Family

ID=44000653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010568837 Expired - Fee Related CN102065639B (zh) 2010-12-02 2010-12-02 系统级封装信号完整性改进的电容装载结构

Country Status (1)

Country Link
CN (1) CN102065639B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103987191A (zh) * 2014-05-16 2014-08-13 浪潮电子信息产业股份有限公司 一种减小ac耦合电容pad对高速串行信号传输影响的方法
CN104023474A (zh) * 2014-06-24 2014-09-03 浪潮电子信息产业股份有限公司 一种减小阻抗突变对传输线信号质量影响的方法
CN104255085A (zh) * 2012-04-20 2014-12-31 吉林克斯公司 具有集成通孔组件的导体结构
CN108124375A (zh) * 2016-11-30 2018-06-05 南宁富桂精密工业有限公司 克服传输线相位差的方法及其传输线布线结构
CN112040643A (zh) * 2020-09-23 2020-12-04 北京安石科技有限公司 一种采用并联电容的高速信号链路设计
CN106358364B (zh) * 2016-11-24 2023-04-28 湖南长城银河科技有限公司 一种印刷电路板及Fanout布线方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568131A (zh) * 2003-06-18 2005-01-19 华为技术有限公司 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板
US7082585B2 (en) * 2003-11-21 2006-07-25 Lsi Logic Corporation Analysis of integrated circuits for high frequency performance
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业（深圳）有限公司 改良过孔阻抗的方法
CN1921737A (zh) * 2006-09-12 2007-02-28 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1568131A (zh) * 2003-06-18 2005-01-19 华为技术有限公司 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板
US7082585B2 (en) * 2003-11-21 2006-07-25 Lsi Logic Corporation Analysis of integrated circuits for high frequency performance
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业（深圳）有限公司 改良过孔阻抗的方法
CN1921737A (zh) * 2006-09-12 2007-02-28 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104255085A (zh) * 2012-04-20 2014-12-31 吉林克斯公司 具有集成通孔组件的导体结构
CN104255085B (zh) * 2012-04-20 2017-07-04 吉林克斯公司 具有集成通孔组件的导体结构
CN103987191A (zh) * 2014-05-16 2014-08-13 浪潮电子信息产业股份有限公司 一种减小ac耦合电容pad对高速串行信号传输影响的方法
CN104023474A (zh) * 2014-06-24 2014-09-03 浪潮电子信息产业股份有限公司 一种减小阻抗突变对传输线信号质量影响的方法
CN106358364B (zh) * 2016-11-24 2023-04-28 湖南长城银河科技有限公司 一种印刷电路板及Fanout布线方法
CN108124375A (zh) * 2016-11-30 2018-06-05 南宁富桂精密工业有限公司 克服传输线相位差的方法及其传输线布线结构
CN112040643A (zh) * 2020-09-23 2020-12-04 北京安石科技有限公司 一种采用并联电容的高速信号链路设计
CN112040643B (zh) * 2020-09-23 2024-01-30 北京安石科技有限公司 一种采用并联电容的高速信号链路设计

Also Published As

Publication number Publication date
CN102065639B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
CN102065639B (zh) 系统级封装信号完整性改进的电容装载结构
US8482310B2 (en) Test method for passive device embedded printed circuit board
KR20140133425A (ko) Pcb 내의 층의 두께를 측정하기 위한 장치 및 방법
CN107995774A (zh) 一种表贴射频头的走线优化方法
CN201188716Y (zh) 电子带隙电源平面装置
CN108875238A (zh) 一种耦合电容参考层挖空的检查方法、装置及设备
Chen et al. Research on the Influence of Solder Mask on Signal Integrity in High Speed PCB
CN101341413A (zh) 通过测量散射参数确定特征线路参数的测量装置
Smith et al. A transmission-line model for ceramic capacitors for CAD tools based on measured parameters
Huang et al. Stub effect mitigations using absorbing materials
Wu et al. High Speed Muti-board Signal Integrity Simulation and Implementation
EP2684063B1 (en) Non-contact testing devices for printed circuit boards transporting high-speed signals
Bai et al. Analysis of Power-via-Induced Quasi-Quarter-Wavelength Resonance to Reduce Crosstalk
CN216560768U (zh) 滤波电容及磁珠阻抗测试装置
Di Febo et al. Impact of planar electromagnetic band-gap structures on IR-DROP and signal integrity in high speed printed circuit boards
Naik et al. S-parameter modeling and analysis of RGLC interconnect for signal integrity
JP7443598B2 (ja) 検査治具の特性インピーダンスの調整方法
Peng et al. Design of high-frequency test fixture considering impedance matching
JP6848116B1 (ja) 検査方法および検査装置
Smith et al. Embedded capacitor technology: A real world example
Wu et al. Simulation and Performance Test of High Bandwidth PCB Based on Multichannel Vertical Interconnection High Frequency Connector
Huang et al. New de-embedding method with look-up table for characterization of high speed interconnects
Zheng et al. Coupling capacitor design and optimization for high speed circuits
Li et al. Modeling and experimental validation of interconnects with meshed power planes
CN201083795Y (zh) 电容定性量测治具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20151202

EXPY Termination of patent right or utility model