CN216560768U - 滤波电容及磁珠阻抗测试装置 - Google Patents
滤波电容及磁珠阻抗测试装置 Download PDFInfo
- Publication number
- CN216560768U CN216560768U CN202122822403.2U CN202122822403U CN216560768U CN 216560768 U CN216560768 U CN 216560768U CN 202122822403 U CN202122822403 U CN 202122822403U CN 216560768 U CN216560768 U CN 216560768U
- Authority
- CN
- China
- Prior art keywords
- filter capacitor
- magnetic bead
- circuit
- layer
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Abstract
一种滤波电容及磁珠阻抗测试装置,包括滤波电容测试电路与磁珠阻抗测试电路,滤波电容测试电路包括第一电路板,第一电路板设有第一信号线与第一接地平面层,并且所述滤波电容测试电路设有放置待测滤波电容的第一安装空间,待测滤波电容安装于第一安装空间后一端与第一信号线连接,另一端与第一接地平面层连接,所述滤波电容测试电路两侧还设有第一连接端口与第二连接端口,而磁珠阻抗测试电路包括第二电路板,第二电路板上设有第二信号线,第二信号线上设有放置待测磁珠的第二安装空间,所述待测磁珠安装于第二安装空间两端与第二信号线连接,所述磁珠阻抗测试电路两侧还设有第三连接端口与第四连接端口。
Description
【技术领域】
本实用新型属于测试领域,特别是指一种滤波电容及磁珠阻抗测试装置。
【背景技术】
随着航空电子产品功能日趋完善,信号种类越来越多,信号速率也越来越快,对外产生的电磁干扰也越来越多,因此需要使用滤波电容和磁珠对信号进行滤波。但是,大部分硬件设计师在信号滤波领域并无系统性的研究,设计师往往借鉴前任设计师的滤波电路,对其滤波效果以及滤波场景是否合适无法评估,在实际使用过程只能依托后期电磁兼容试验测试结果,对滤波电路中的电容和磁珠进行调整,费时费力,且后期更改电路原理图及印制板较为复杂,因此对滤波电容和磁珠阻抗测试装置的设计迫在眉睫。
【实用新型内容】
本实用新型的目的在于提供一种滤波电容及磁珠阻抗测试装置,用以解决现有技术中只能依托后期电磁兼容试验测试结果对滤波电路中的电容和磁珠进行调整的方式导致的费时费力且后期更改电路原理图及印制板较为复杂的技术问题。
为实现上述目的,实施本实用新型的滤波电容及磁珠阻抗测试装置包括滤波电容测试电路与磁珠阻抗测试电路,其中所述滤波电容测试电路包括一第一电路板,所述第一电路板设有第一信号线与第一接地平面层,并且所述滤波电容测试电路设有放置待测滤波电容的第一安装空间,所述待测滤波电容安装于第一安装空间后一端与第一信号线连接,另一端与第一接地平面层连接,并且所述滤波电容测试电路两侧还设有用以与外部测试仪器连接的第一连接端口与第二连接端口,而磁珠阻抗测试电路包括一第二电路板,所述第二电路板上设有第二信号线,并且第二信号线上设有放置待测磁珠的第二安装空间,所述待测磁珠安装于第二安装空间两端与第二信号线连接,并且所述磁珠阻抗测试电路两侧还设有用以与外部测试仪器连接的第三连接端口与第四连接端口。
依据上述主要特征,所述滤波电容及磁珠阻抗测试装置设有多个滤波电容测试电路与磁珠阻抗测试电路。
依据上述主要特征,所述滤波电容及磁珠阻抗测试装置还包括滤波电容及磁珠补偿电路,并且滤波电容及磁珠补偿电路均包括断开和短路补偿电路。
依据上述主要特征,所述滤波电容及磁珠断开补偿电路与上述的滤波电容测试电路与磁珠阻抗测试电路相同。
依据上述主要特征,所述滤波电容及磁珠短路补偿电路则是将上述的滤波电容测试电路与磁珠阻抗测试电路的第一安装空间与第二安装空间两侧的信号线连接。
依据上述主要特征,所述第一至第四连接端口为SMA连接器。
依据上述主要特征,所述滤波电容测试电路表面设有将第一信号线跨层后连接到接地平面层的通孔。
依据上述主要特征,所述第一与第二电路板设有四层,其中第一、第三与第四为信号层,所述第一至第四连接端口、待测滤波电容和磁珠均放置在第一层,第二层为接地平面层,整层均敷铜,信号走线宽度为11mil,电路板介电常数为4.3,第一层和第二层板厚度为6mil。
与现有技术相比较,实施本实用新型的滤波电容及磁珠阻抗测试装置通过借助于矢量分析仪能快速、准确的测量滤波电容及磁珠随频率变化的阻抗特性参数,在进行电路设计和电磁兼容试验整改时,能指导设计师依据平台所处电磁环境特性、电磁兼容需求(不同频率、不同干扰限值、噪声限值等)进行有针对性的进行滤波设计,更加高效精确的选用滤波电容和磁珠,从而缩短产品设计周期,提高产品电磁兼容性试验整改效率和成功率,避免后期因产品滤波设计不合理造成的整改,降低型号研发风险及设计迭代成本,提升航空电子系统产品电磁兼容性质量。
【附图说明】
图1为实施本实用新型的滤波电容及磁珠阻抗测试装置的平面结构示意图。
图2为滤波电容测试电路示意图。
图3为滤波电容补偿电路的断开补偿电路的示意图。
图4为滤波电容补偿电路的短路补偿电路的示意图。
图5为磁珠测试电路示意图。
图6为磁珠补偿电路断开补偿电路的示意图。
图7为磁珠补偿电路的短路补偿电路的示意图。
【具体实施方式】
请参阅图1、图2及图5所示,为实施本实用新型的滤波电容及磁珠阻抗测试装置的平面结构示意图。实施本实用新型的滤波电容及磁珠阻抗测试装置1包括滤波电容测试电路2与磁珠阻抗测试电路3,其中所述滤波电容测试电路包括一第一电路板201,所述第一电路板201设有第一信号线202与第一接地平面层203,并且所述滤波电容测试电路2设有放置待测滤波电容的第一安装空间204,所述待测滤波电容安装于第一安装空间204后一端与第一信号线202连接,另一端与第一接地平面层203连接,并且所述滤波电容测试电路两侧还设有用以与外部测试仪器连接的第一连接端口205与第二连接端口206,而磁珠阻抗测试电路也包括一第二电路板301,所述第二电路板301上设有第二信号线302,并且第二信号线302上设有放置待测磁珠的第二安装空间304,所述待测磁珠安装于第二安装空间304两端与第二信号线302连接,并且所述磁珠阻抗测试电路两侧还设有用以与外部测试仪器连接的第三连接端口305与第四连接端口306。
在具体实施时,所述第一至第四连接端口为SMA连接器,并且滤波电容测试电路表面设有将第一信号线202跨层后连接到接地平面层的通孔207。同时,为检测不同封装的电容和磁珠,实施本实用新型的滤波电容及磁珠阻抗测试装置设有多个滤波电容测试电路与磁珠阻抗测试电路,可并排设置。
在测试电容的阻抗-频率特性曲线时,矢量分析仪的Port1端口和Port2端口(未图示)通过射频电缆与测试夹具(未图示)与滤波电容两侧的SMA连接器,其中Port1端口输出固定幅值,不同频率的信号,经过滤波电容后的信号进入到Port2端口,矢量分析仪进而获得电容的阻抗-频率特性曲线。
在测试磁珠的阻抗-频率特性曲线时,矢量分析仪Port1端口和Port2端口(未图示)通过射频电缆与测试夹具与磁珠电容两侧的SMA连接器连接,Port1端口输出固定幅值,不同频率的信号,经过磁珠后的信号进入到Port2端口,矢量分析仪进而获得磁珠的阻抗-频率特性曲线。
再者,请参阅图3、图4、图6及图7所示,实施本实用新型的滤波电容及磁珠阻抗测试装置还包括滤波电容及磁珠补偿电路,其中滤波电容补偿电路均包括滤波电容断开(OPEN)补偿电路21和滤波电容短路(SHORT)补偿电路22,磁珠补偿电路也包括磁珠断开(OPEN)补偿电路31和磁珠短路(SHORT)补偿电路32,其中所述滤波电容断开补偿电路21及磁珠断开补偿电路31与上述的滤波电容测试电路2与磁珠阻抗测试电路3相同,而所述滤波电容短路补偿电路22及磁珠短路补偿电路32则是将上述的滤波电容测试电路2与磁珠阻抗测试电路3对应的第一安装空间204与第二安装空间304两侧的信号线连接。相应的,为检测不同封装的电容和磁珠,所述的滤波电容及磁珠补偿电路也设有多组。
在测试时,矢量分析仪Port1端口和Port2端口分别通过射频电缆与测试夹具与滤波电容或磁珠补偿电路上两侧SMA连接器连接,Port1端口输出固定幅值,不同频率的信号,经过补偿电路后的信号进入到Port2端口,测试数据用以补偿电路板走线及端口连接器引起的射频幅值与相位带来的误差。
再者,在具体实施时,上述的电路板可设为四层,其中第一、第三与第四为信号层,SMA连接器、待测滤波电容和磁珠均放置在第一层,第二层为接地平面层,整层均敷铜,信号走线宽度为11mil,电路板介电常数为4.3,为保证信号线50Ω传输阻抗,第一层和第二层板厚设置为6mil。
综上所述,实施本实用新型的滤波电容及磁珠阻抗测试装置采用四层印刷电路板,依据滤波电容并联、磁珠串联使用场景进行设计,使其与实际使用时的频率特性一致。同时为了提高滤波电容和磁珠阻抗测试的准确性,对测试夹具设计进行断路和短路补偿设计,以补偿印刷电路板走线及端口连接器引起的射频幅值与相位带来的误差,排除测试装置本身带来的误差,同时对其进行50Ω匹配设计,防止阻抗不连续带来的测量误差。
实施本实用新型的滤波电容及磁珠阻抗测试装置能准确的测量出不同封装、不同容值的电容或者不同封装、不同阻抗的磁珠的频率特性曲线,从而指导设计师有针对性的进行滤波设计,对于不同封装电容和磁珠,如0402、0603、0805、1210、1812等需要设计不同大小的夹具,对于相同型号、不同容值或不同阻抗的元器件采取同一测试夹具,通过该夹具设计,同时借助于矢量分析仪测量并获取多种参数的电容和磁珠频率特性曲线。
与现有技术相比较,实施本实用新型的滤波电容及磁珠阻抗测试装置通过借助于矢量分析仪能快速、准确的测量滤波电容及磁珠随频率变化的阻抗特性参数,在进行电路设计和电磁兼容试验整改时,能指导设计师依据平台所处电磁环境特性、电磁兼容需求(不同频率、不同干扰限值、噪声限值等)进行有针对性的进行滤波设计,更加高效精确的选用滤波电容和磁珠,从而缩短产品设计周期,提高产品电磁兼容性试验整改效率和成功率,避免后期因产品滤波设计不合理造成的整改,降低型号研发风险及设计迭代成本,提升航空电子系统产品电磁兼容性质量。
可以理解的是,对本领域普通技术人员来说,可以根据本实用新型的技术方案及其实用新型构思加以等同替换或改变,而所有这些改变或替换都应属于本实用新型所附的权利要求的保护范围。
Claims (8)
1.一种滤波电容及磁珠阻抗测试装置,其特征在于:所述滤波电容及磁珠阻抗测试装置包括滤波电容测试电路与磁珠阻抗测试电路,其中所述滤波电容测试电路包括一第一电路板,所述第一电路板设有第一信号线与第一接地平面层,并且所述滤波电容测试电路设有放置待测滤波电容的第一安装空间,所述待测滤波电容安装于第一安装空间后一端与第一信号线连接,另一端与第一接地平面层连接,并且所述滤波电容测试电路两侧还设有用以与外部测试仪器连接的第一连接端口与第二连接端口,而磁珠阻抗测试电路包括一第二电路板,所述第二电路板上设有第二信号线,并且第二信号线上设有放置待测磁珠的第二安装空间,所述待测磁珠安装于第二安装空间两端与第二信号线连接,并且所述磁珠阻抗测试电路两侧还设有用以与外部测试仪器连接的第三连接端口与第四连接端口。
2.如权利要求1所述的滤波电容及磁珠阻抗测试装置,其特征在于:所述滤波电容及磁珠阻抗测试装置设有多个滤波电容测试电路与磁珠阻抗测试电路。
3.如权利要求2所述的滤波电容及磁珠阻抗测试装置,其特征在于:所述滤波电容及磁珠阻抗测试装置还包括滤波电容及磁珠补偿电路,并且滤波电容及磁珠补偿电路均包括断开和短路补偿电路。
4.如权利要求3所述的滤波电容及磁珠阻抗测试装置,其特征在于:所述滤波电容及磁珠断开补偿电路与上述的滤波电容测试电路与磁珠阻抗测试电路相同。
5.如权利要求3所述的滤波电容及磁珠阻抗测试装置,其特征在于:所述滤波电容及磁珠短路补偿电路则是将上述的滤波电容测试电路与磁珠阻抗测试电路的第一安装空间与第二安装空间两侧的信号线连接。
6.如权利要求1所述的滤波电容及磁珠阻抗测试装置,其特征在于:所述第一至第四连接端口为SMA连接器。
7.如权利要求1所述的滤波电容及磁珠阻抗测试装置,其特征在于:所述滤波电容测试电路表面设有将第一信号线跨层后连接到接地平面层的通孔。
8.如权利要求1所述的滤波电容及磁珠阻抗测试装置,其特征在于:所述第一与第二电路板设有四层,其中第一、第三与第四为信号层,所述第一至第四连接端口、待测滤波电容和磁珠均放置在第一层,第二层为接地平面层,整层均敷铜,信号走线宽度为11mil,电路板介电常数为4.3,第一层和第二层板厚度为6mil。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122822403.2U CN216560768U (zh) | 2021-11-17 | 2021-11-17 | 滤波电容及磁珠阻抗测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122822403.2U CN216560768U (zh) | 2021-11-17 | 2021-11-17 | 滤波电容及磁珠阻抗测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216560768U true CN216560768U (zh) | 2022-05-17 |
Family
ID=81574890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122822403.2U Active CN216560768U (zh) | 2021-11-17 | 2021-11-17 | 滤波电容及磁珠阻抗测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216560768U (zh) |
-
2021
- 2021-11-17 CN CN202122822403.2U patent/CN216560768U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8035409B2 (en) | System and method implementing short-pulse propagation technique on production-level boards with incremental accuracy and productivity levels | |
Novak | Measuring milliohms and picohenrys in power distribution networks | |
CN104569611A (zh) | 一种pcb传输线插入损耗测试方法及探针装置 | |
US20090171604A1 (en) | Method and apparatus for compensating s-parameters of passive circuits | |
CN111220855B (zh) | 一种强电磁环境下传导干扰信号测量方法 | |
CN102065639B (zh) | 系统级封装信号完整性改进的电容装载结构 | |
CN216560768U (zh) | 滤波电容及磁珠阻抗测试装置 | |
Li et al. | A new technique for high frequency characterization of capacitors | |
CN107561368B (zh) | 一种大型电力设备宽频阻抗特性的测量系统及测量方法 | |
CN103792435A (zh) | 用于测量散射参数的耦合组件、数据测定装置及方法 | |
CN105891261B (zh) | 基于双模式传输线结构的镀层材料无源互调在线测试装置 | |
Orlov et al. | Contactless modal phenomena based approach to detecting, identifying, and diagnosing of electrical connections | |
CN113125855B (zh) | 一种印制板差分信号线阻抗测量方法 | |
Cui et al. | Lumped-element sections for modeling coupling between high-speed digital and I/O lines | |
US6512377B1 (en) | Method and apparatus for extraction of via parasitics | |
JP4743208B2 (ja) | 電子部品の電気特性測定方法 | |
EP1424565A1 (en) | Method of and device for determining the transfer function of a connection on a printed circuit board | |
CN219287535U (zh) | 扩展测试板 | |
JP6848116B1 (ja) | 検査方法および検査装置 | |
Nozadze et al. | Prediction of Worst-Case Radiation Immunity in Cable Harnesses | |
WO2005101033A1 (ja) | 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法 | |
CN105629069A (zh) | 一种长链路阻抗上扬幅度预算方法 | |
CN210347768U (zh) | 一种超高速信号板的阻抗测试结构 | |
Huang | Novel formulation of mixed-mode S-parameters | |
Uno et al. | A BCI-Test Simulation Model for In-Vehicle Equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |