CN114071857A - 线路板 - Google Patents

线路板 Download PDF

Info

Publication number
CN114071857A
CN114071857A CN202010778940.9A CN202010778940A CN114071857A CN 114071857 A CN114071857 A CN 114071857A CN 202010778940 A CN202010778940 A CN 202010778940A CN 114071857 A CN114071857 A CN 114071857A
Authority
CN
China
Prior art keywords
layer
holes
signal
pad
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010778940.9A
Other languages
English (en)
Other versions
CN114071857B (zh
Inventor
张利华
刘诗涛
李一峰
韩雪川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202010778940.9A priority Critical patent/CN114071857B/zh
Publication of CN114071857A publication Critical patent/CN114071857A/zh
Application granted granted Critical
Publication of CN114071857B publication Critical patent/CN114071857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种线路板,线路板包括了在待测图形层边缘设置检测图形层,检测图形层包括至少两个过孔和反焊盘,过孔贯穿整个线路板,且两个过孔对应连接一个图形层,图形层的信号焊盘与对应连接图形层的过孔信号连接,两个过孔分别连接有信号线,每个图形层对应的两个过孔周围形成有反焊盘,反焊盘边缘与过孔边缘的距离在预设距离范围内,通过将过孔和反焊盘设置一定的距离可以有效地解决检测线路对图形层阻抗的影响,使得检测结果更加稳定。

Description

线路板
技术领域
本发明涉及线路板技术领域,更具体地说,尤其涉及一种线路板。
背景技术
随着5G时代的来临,越来越多线路板有着插损和阻抗要求。由于全链路阻抗匹配的要求,对线路板的阻抗值要求也越来越严格。通常采用的方式是直接检测线路板的图形层,进而测量出线路板的阻抗值,但是直接测量效率低,线路板图形层结构复杂很容易出错。所以我们在线路板上设置了一个检测信号孔来检测线路板图形层的阻抗值,但是线路板的阻抗值通常会受到检测信号孔的影响,在检测时阻抗波动较大。
发明内容
本发明主要解决的技术问题是如何减少检测信号孔对图形层阻抗值的影响较大的技术问题。
为解决上述技术问题,本发明提供了一种线路板,包括:至少一层芯板,芯板表面形成有至少一层图形层,图形层上蚀刻有待测阻抗值的图形线路,图形层包括信号焊盘;检测图形层,检测图形层形成在图形层的边缘区域,检测图形层包括至少两个过孔和反焊盘,过孔贯穿线路板,且两个过孔对应连接一个图形层,图形层的信号焊盘与对应连接图形层的过孔信号连接,两个过孔分别连接有信号线,每个图形层对应的两个过孔周围形成有反焊盘,反焊盘边缘与过孔边缘的距离在预设距离范围内。
进一步地,预设距离范围为30-40mil。
进一步地,信号焊盘包围连接过孔,反焊盘形成在过孔和信号焊盘的外部区域,反焊盘为不规则图形,反焊盘区域未设有铜层,过孔内壁镀铜。
进一步地,芯板表面形成有两层图形层,线路板的两个信号焊盘具有相同的尺寸和形状,两个反焊盘具有相同的尺寸和形状,两个反焊盘竖直方向上重合设置。
进一步地,信号焊盘为多边形,且信号焊盘具有与过孔接触的多个直线边或者弧形边。
进一步地,线路板包括内层芯板,内层芯板一表面形成有内层图形层,内层图形层上形成有参考层,参考层包括一层芯板和金属层,参考层和过孔的距离在预设距离范围内,在预设距离范围内为30-40mil。
进一步地,信号线周围形成有铜点,铜点的形状为圆形或者多边形。
进一步地,信号线周围形成有铜层。
进一步地,信号线为铜线,信号线的长度为2-2.5inch。
进一步地,线路板还包括定位孔,定位孔贯穿图形层,定位孔用于对图形层和线路板进行定位,定位孔内壁镀铜。
本发明的有益效果是:通过在待测图形层边缘设置检测图形层,检测图形层包括至少两个过孔和反焊盘,过孔贯穿整个线路板,且两个过孔对应连接一个图形层,图形层的信号焊盘与对应连接图形层的过孔信号连接,两个过孔分别连接有信号线,每个图形层对应的两个过孔周围形成有反焊盘,反焊盘边缘与过孔边缘的距离在预设距离范围内,通过将过孔和反焊盘设置一定的距离可以有效地解决检测线路对图形层阻抗的影响,使得检测结果更加稳定。
附图说明
图1是本发明的线路板第一实施例的剖面结构示意图;
图2是图1中第一图形层的平面结构示意图;
图3是图1中第二图形层的平面结构示意图;
图4是本发明的线路板第二实施例的剖面结构示意图;
图5是图4中第二图形层的平面结构示意图。
具体实施方式
下面结合附图和实施例,对本发明作进一步的详细描述。特别指出的是,以下实施例仅用于说明本发明,但不对本发明的范围进行限定。同样的,以下实施例仅为本发明的部分实施例而非全部实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。本申请实施例中的术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或组件。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
请参阅图1,是本发明的线路板第一实施例的剖面结构示意图。请参阅图2,是图1中第一图形层的平面结构示意图。请参阅图3,是图1中第二图形层的平面结构示意图。
在本实施例中线路板包括了一层芯板1,芯板1的上表面和下表面形成有铜箔层,分别在芯板1的上表面的铜箔层和芯板1的下表面的铜箔层上进行蚀刻形成了第一图形层2和第二图形层3。在本实施例中为了检测第一图形层2和第二图形层3的阻抗值,在蚀刻第一图形层2和第二图形层3的同时分别在第一图形层2和第二图形层3的边缘区域蚀刻形成有检测图形层。检测图形层分别和第一图形层2、第二图形层3连接,检测图形层反映了第一图形层2和第二图形层3的阻抗值大小。第一图形层2上设置有信号焊盘6,信号焊盘6和第一图形层2上的图形线路连接,第一图形层2通过信号焊盘6和检测图形层连接。第二图形层3上也设置有信号焊盘10,第二图形层3上的信号焊盘10和第二图形层3上的图形线路连接,第二图形层3通过信号焊盘10和检测图形层连接。在检测线路板的第一图形层2的阻抗值时,使用检测仪器连接第一图形层2边缘区域的检测图形层进行测量第一图形层2的阻抗值。其中第一图形层2的检测图形层包括了两个过孔4、反焊盘7和信号线9,过孔4使用机械钻孔在线路板上形成,然后对过孔4内壁进行电镀,在两个过孔4的一侧蚀刻形成信号线9。反焊盘7形成在两个过孔4的外围。第二图形层3的检测图形层包括了两个过孔4、反焊盘11和信号线13,过孔4使用机械钻孔在线路板上形成,然后对过孔4内壁进行电镀,在两个过孔4的一侧蚀刻形成信号线13。反焊盘11形成在两个过孔4的外围。
在蚀刻第一图形层2的同时蚀刻完成了检测图形层的蚀刻,检测图形层形成在第一图形层2的边缘区域。检测图形层包括了贯穿线路板的两个过孔4和反焊盘7,其中两个过孔4为使用机械钻孔在线路板上钻孔形成,两个过孔4与第一图形层2的信号焊盘6连接。具体为:第一图形层2上的线路的一端连接有信号焊盘6,在本实施例中信号焊盘6为规则的多边形结构的铜层,且信号焊盘6包围两个过孔4,信号焊盘6与两个过孔4连接的部位为与过孔4弧度相同的弧形边。反焊盘7形成在过孔4和信号焊盘6的外部区域,反焊盘7为不规则图形,反焊盘7区域未设有铜层。过孔4内壁镀铜,这样信号焊盘6就可以和过孔4信号连接。在本实施例中过孔4边缘距离反焊盘7内边缘的距离在30-40mil内,进一步的过孔4边缘距离反焊盘7内边缘的距离为30mil时,过孔4对第一图形层2的阻抗影响最小。两个过孔4分别连接有信号线9,信号线9的长度为2inch,节省了检测图形层所占用的面积和材料,并且在信号线9的周围形成有铜点8,铜点8的形状为圆形。在信号线9周围形成铜点8是为了解决线路板内部和线路板边缘介质厚度一致的问题,可以有效地控制线路板内部和线路板边缘残铜率一致。
在蚀刻第二图形层3的同时蚀刻完成了检测图形层的蚀刻,检测图形层形成在第二图形层3的边缘区域。检测图形层包括了贯穿线路板的两个过孔4和反焊盘11,第二图形层3的两个过孔4与第一图形层2中两个过孔4在同一条水平线上设置,其中过孔4为使用机械钻孔在线路板上钻孔形成,两个过孔4与第二图形层3的信号焊盘10连接。具体为:第二图形层3上的线路的一端连接有信号焊盘10,在本实施例中信号焊盘10为规则的多边形结构的铜层,第一图形层的信号焊盘10和第二图形层3的信号焊盘10形状尺寸相同,且信号焊盘10包围两个过孔4,信号焊盘10与两个过孔4连接的部位为与过孔4弧度相同的弧形边。反焊盘11形成在过孔4和信号焊盘10的外部区域,反焊盘11为不规则图形,反焊盘11区域未设有铜层。其中第二图形层3的反焊盘11和第一图形层的反焊盘11对应形状大小相同,且上下对称。过孔4内壁镀铜,这样信号焊盘10就可以和过孔4信号连接。在本实施例中过孔4边缘距离反焊盘11内边缘的距离为在30-40mil内,进一步的过孔4边缘距离反焊盘11内边缘的距离为30mil时,过孔4对第二图形层3的阻抗影响最小。两个过孔4分别连接有信号线13,信号线13的长度为2inch,节省了检测图形层所占用的面积和材料,并且在信号线13的周围形成有铜点12,在本实施例中铜点12的形状为多边形,可以为四边形、六边形等。在信号线13周围形成铜点12是为了解决线路板内部和线路板边缘介质厚度一致的问题,可以有效地控制线路板内部和线路板边缘残铜率一致。
线路板的两端分别形成有定位孔5,在本实施例中在线路板的两端分别机械钻孔形成有10个定位孔5,定位孔5贯穿整个线路板,定位孔5内壁镀铜,定位孔5用于将第一图形层2和第二图形层3准确定位,保证第一图形层2和第二图形层3在竖直方向重合设置。
在本实施例中在芯板的上表面和下表面分别形成有第一图形层和第二图形层,且在形成第一图形层和第二图形层的同时蚀刻形成了第一图形层边缘的检测图形层和第二图形层边缘的检测图形层,检测图形层中分别包括了两个过孔和反焊盘,信号线和过孔连接,过孔边缘和反焊盘边缘的距离保持在30-40mil,并且在信号线周围形成铜点,这样设置可以减少过孔对图形层阻抗的影响,可以更加准确的检测出图形层的阻抗值,并且在信号线周围布铜点,解决了线路板内部和线路板边缘介质厚度一致的问题,可以有效地控制线路板内部和线路板边缘残铜率一致。
请参阅图4,是本发明的线路板第二实施例的剖面结构示意图。请参阅图5,是图4中第二图形层的平面结构示意图。
本实施例中线路板包括了第一芯板14、第二芯板15、第三芯板16和第四芯板17。其中第一芯板14、第二芯板15和第三芯板16是上表面形成有铜箔层,第四芯板17的上表面和下表面形成有铜箔层。在第一芯板14的上表面铜箔层上蚀刻形成第一图形层18,在第三芯板16的上表面铜箔层上蚀刻形成第二图形层19,在第四芯板17的下表面铜箔层上蚀刻形成第三图形层20。在第一芯板14的上表面铜箔层上蚀刻形成第一图形层18的同时蚀刻形成第一图形层18对应的检测图形层,在第三芯板16的上表面铜箔层上蚀刻形成第二图形层19的同时蚀刻形成第二图形层19对应的检测图形层,在第四芯板17的下表面铜箔层上蚀刻形成第三图形层20的同时蚀刻形成第三图形层20对应的检测图形层。其中第一图形层18对应的检测图形层、第二图形层19对应的检测图形层和第三图形层20对应的检测图形层分别包括了两个过孔21、反焊盘24和两个信号线26。过孔21为通过机械钻孔在线路板上形成贯穿线路板的过孔21,三个图形层分别对应了两个过孔21,机械钻孔时,在线路板上钻出六个过孔21,六个过孔21在同一条直线上。其中,每个图形层的图形线路和该图形层对应的信号焊盘23连接,信号焊盘23为规则结构的铜层,信号焊盘23和该层图形层对应的两个过孔21连接,两个过孔21对应连接两条信号线26,反焊盘24形成在信号焊盘23的周围。
在制作线路板时,首先对第一芯板14、第三芯板16和第四芯板17进行蚀刻。在第一芯板14的上表面铜箔层上蚀刻形成第一图形层18的同时蚀刻形成第一图形层18对应的检测图形层,在第三芯板16的上表面铜箔层上蚀刻形成第二图形层19的同时蚀刻形成第二图形层19对应的检测图形层,在第四芯板17的下表面铜箔层上蚀刻形成第三图形层20的同时蚀刻形成第三图形层20对应的检测图形层。蚀刻图形层和检测图形层时分别使用对应点进行标记蚀刻,使得蚀刻完成的图形层和该图形层对应的检测图形层在预定的位置,并且检测图形层的信号线26和即将钻孔形成的过孔21对应连接,蚀刻形成的信号焊盘23和即将钻孔形成的过孔21对应连接,且形成的反焊盘24和即将钻孔形成的过孔21保持在预定的距离内。然后将第一芯板14、第二芯板15、第三芯板16和第四芯板17从上至下依次使用半固化片压合形成线路板。其中第二芯板15以及第二芯板15上方的铜箔层形成了第二图形层19的参考层。第四芯板17以及第四芯板17上方的铜箔层形成了第三图形层20的参考层。然后使用机械钻孔对线路板进行钻过孔21,在线路板同一直线上钻出六个过孔21,且其中两个相连的过孔21分别对应连接了不同图形层的信号焊盘23。对过孔21进行电镀,使得过孔21内部镀铜,使得信号焊盘23和对应的过孔21信号连接。
其中,在蚀刻第二图形层19的同时蚀刻完成了检测图形层的蚀刻,检测图形层形成在第二图形层19的边缘区域。检测图形层包括了贯穿线路板的两个过孔21、反焊盘24和信号线26,两个过孔21与第二图形层19的信号焊盘23连接。具体为:第二图形层19上的线路的一端连接有信号焊盘23,在本实施例中信号焊盘23为规则的多边形结构的铜层,第一图形层18的信号焊盘23、第三图形层20的信号焊盘23和第二图形层19的信号焊盘23形状尺寸相同,第二图形层19的信号焊盘23包围两个过孔21,第二图形层19的信号焊盘23与两个过孔21连接的部位为与过孔21弧度相同的弧形边,反焊盘24形成在过孔21和信号焊盘23的外部区域,反焊盘24为不规则图形,反焊盘24区域未设有铜层,其中第二图形层19的反焊盘24和第一图形层18的反焊盘24、第三图形层20的反焊盘24对应形状大小相同,且上下对称。过孔21内壁镀铜,这样信号焊盘23就可以和过孔21信号连接。在本实施例中过孔21边缘距离反焊盘24内边缘的距离为30mil,过孔21边缘距离反焊盘内边缘的距离为30mil时,过孔21对第二图形层19的阻抗影响最小。两个过孔21分别连接有信号线26,信号线的长度为2.5inch,节省了检测图形层所占用的面积和材料,并且在信号线26的周围形成有铜点25,在本实施例中铜点25的形状为多变形,可以为四边形、六边形等。在信号线26周围形成铜点25是为了解决线路板内部和线路板边缘介质厚度一致的问题,可以有效地控制线路板内部和线路板边缘残铜率一致。
线路板的两端分别形成有定位孔22,在本实施例中在线路板的两端分别机械钻孔形成有8个定位孔22,定位孔22贯穿整个线路板,定位孔22内壁镀铜,定位孔22用于将第一图形层18、第二图形层19和第三图形层20准确定位,方便了线路板的安装。
在本实施例中线路板包括了第一图形层、第二图形层和第三图形层,且在形成第一图形层、第二图形层和第三图形层的同时蚀刻形成了第一图形层边缘的检测图形层、第二图形层边缘的检测图形层和第三图形层边缘的检测图形层,检测图形层中分别包括了两个过孔和反焊盘,信号线和过孔连接,过孔边缘和反焊盘边缘的距离保持在30,并且在信号线周围形成铜点,这样设置可以减少过孔对图形层阻抗的影响,可以更加准确的检测出图形层的阻抗值,并且在信号线周围布铜点,解决了线路板内部和线路板边缘介质厚度一致的问题,可以有效地控制线路板内部和线路板边缘残铜率一致。
以上仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种线路板,其特征在于,包括:
至少一层芯板,所述芯板表面形成有至少一层图形层,所述图形层上蚀刻有待测阻抗值的图形线路,所述图形层包括信号焊盘;
检测图形层,所述检测图形层形成在所述图形层的边缘区域,所述检测图形层包括至少两个过孔和反焊盘,所述过孔贯穿所述线路板,且两个所述过孔对应连接一个所述图形层,所述图形层的所述信号焊盘与对应连接所述图形层的所述过孔信号连接,两个所述过孔分别连接有信号线,每个所述图形层对应的两个所述过孔周围形成有反焊盘,所述反焊盘边缘与所述过孔边缘的距离在预设距离范围内。
2.根据权利要求1所述的线路板,其特征在于,所述预设距离范围为30-40mil。
3.根据权利要求1所述的线路板,其特征在于,所述信号焊盘包围连接所述过孔,所述反焊盘形成在所述过孔和所述信号焊盘的外部区域,所述反焊盘为不规则图形,所述反焊盘区域未设有铜层,所述过孔内壁镀铜。
4.根据权利要求3所述的线路板,其特征在于,所述芯板表面形成有两层图形层,所述线路板的两个所述信号焊盘具有相同的尺寸和形状,两个所述反焊盘具有相同的尺寸和形状,两个所述反焊盘竖直方向上重合设置。
5.根据权利要求4所述的线路板,其特征在于,所述信号焊盘为多边形,且所述信号焊盘具有与所述过孔接触的多个直线边或者弧形边。
6.根据权利要求1所述的线路板,其特征在于,所述线路板包括内层芯板,所述内层芯板一表面形成有内层图形层,所述内层图形层上方形成有参考层,所述参考层包括一层芯板和金属层,所述参考层和所述过孔的距离在预设距离范围内,所述在预设距离范围内为30-40mil。
7.根据权利要求1所述的线路板,其特征在于,所述信号线周围形成有铜点,所述铜点的形状为圆形或者多边形。
8.根据权利要求1所述的线路板,其特征在于,所述信号线周围形成有铜层。
9.根据权利要求7或8所述的线路板,其特征在于,所述信号线为铜线,所述信号线的长度为2-2.5inch。
10.根据权利要求1所述的线路板,其特征在于,所述线路板还包括定位孔,所述定位孔贯穿所述图形层,所述定位孔用于对所述图形层和线路板进行定位,所述定位孔内壁镀铜。
CN202010778940.9A 2020-08-05 2020-08-05 线路板 Active CN114071857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010778940.9A CN114071857B (zh) 2020-08-05 2020-08-05 线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010778940.9A CN114071857B (zh) 2020-08-05 2020-08-05 线路板

Publications (2)

Publication Number Publication Date
CN114071857A true CN114071857A (zh) 2022-02-18
CN114071857B CN114071857B (zh) 2024-04-05

Family

ID=80232154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010778940.9A Active CN114071857B (zh) 2020-08-05 2020-08-05 线路板

Country Status (1)

Country Link
CN (1) CN114071857B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016335A (ja) * 1999-12-22 2002-01-18 Matsushita Electric Works Ltd 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法
US20060237228A1 (en) * 2005-04-23 2006-10-26 Hon Hai Precision Industry Co., Ltd. Printed circuit board having reduced parasitic capacitance pad
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业(深圳)有限公司 改良过孔阻抗的方法
US20070278001A1 (en) * 2006-05-31 2007-12-06 Romi Mayder Method and apparatus for a high frequency coaxial through hole via in multilayer printed circuit boards
WO2010055682A1 (ja) * 2008-11-14 2010-05-20 株式会社フジクラ 樹脂多層デバイスおよびその製造方法
CN104597324A (zh) * 2013-10-31 2015-05-06 北大方正集团有限公司 一种电路板上过孔参数和过孔阻抗值的确定方法
CN205883715U (zh) * 2016-07-04 2017-01-11 深圳市一博科技有限公司 一种优化连接器过孔及绕线的pcb板结构
CN206077826U (zh) * 2016-09-18 2017-04-05 深圳市一博科技有限公司 一种优化电源平面通道压降的pcb板结构
JP2017147390A (ja) * 2016-02-19 2017-08-24 沖電気工業株式会社 プリント配線板
CN107220442A (zh) * 2017-05-31 2017-09-29 郑州云海信息技术有限公司 一种用于pcb的差分过孔对检测工具
JP2017191852A (ja) * 2016-04-13 2017-10-19 株式会社リコー 回路基板、設計装置および設計方法
CN207399606U (zh) * 2017-09-11 2018-05-22 新华三技术有限公司 印刷电路板和电子设备
CN108901126A (zh) * 2018-08-23 2018-11-27 紫光华山信息技术有限公司 印制电路板、电子设备及印制电路板的生产工艺
CN110324962A (zh) * 2019-07-18 2019-10-11 广州兴森快捷电路科技有限公司 降低pcb差分线插入损耗的方法
CN110719690A (zh) * 2019-10-23 2020-01-21 无锡凯盟威电子科技有限公司 高速多层pcb板叠层以及布线方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016335A (ja) * 1999-12-22 2002-01-18 Matsushita Electric Works Ltd 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法
US20060237228A1 (en) * 2005-04-23 2006-10-26 Hon Hai Precision Industry Co., Ltd. Printed circuit board having reduced parasitic capacitance pad
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业(深圳)有限公司 改良过孔阻抗的方法
US20070278001A1 (en) * 2006-05-31 2007-12-06 Romi Mayder Method and apparatus for a high frequency coaxial through hole via in multilayer printed circuit boards
WO2010055682A1 (ja) * 2008-11-14 2010-05-20 株式会社フジクラ 樹脂多層デバイスおよびその製造方法
CN104597324A (zh) * 2013-10-31 2015-05-06 北大方正集团有限公司 一种电路板上过孔参数和过孔阻抗值的确定方法
JP2017147390A (ja) * 2016-02-19 2017-08-24 沖電気工業株式会社 プリント配線板
JP2017191852A (ja) * 2016-04-13 2017-10-19 株式会社リコー 回路基板、設計装置および設計方法
CN205883715U (zh) * 2016-07-04 2017-01-11 深圳市一博科技有限公司 一种优化连接器过孔及绕线的pcb板结构
CN206077826U (zh) * 2016-09-18 2017-04-05 深圳市一博科技有限公司 一种优化电源平面通道压降的pcb板结构
CN107220442A (zh) * 2017-05-31 2017-09-29 郑州云海信息技术有限公司 一种用于pcb的差分过孔对检测工具
CN207399606U (zh) * 2017-09-11 2018-05-22 新华三技术有限公司 印刷电路板和电子设备
CN108901126A (zh) * 2018-08-23 2018-11-27 紫光华山信息技术有限公司 印制电路板、电子设备及印制电路板的生产工艺
CN110324962A (zh) * 2019-07-18 2019-10-11 广州兴森快捷电路科技有限公司 降低pcb差分线插入损耗的方法
CN110719690A (zh) * 2019-10-23 2020-01-21 无锡凯盟威电子科技有限公司 高速多层pcb板叠层以及布线方法

Also Published As

Publication number Publication date
CN114071857B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
JP4640815B2 (ja) 配線回路基板集合体シートおよびその製造方法
CN102006716B (zh) 布线电路基板及其制造方法
US7096748B2 (en) Embedded strain gauge in printed circuit boards
JP5005307B2 (ja) 配線回路基板およびその製造方法
JPH0413880B2 (zh)
JP2009206281A (ja) 配線回路基板
US10820420B2 (en) Printed circuit boards with thick-wall vias
JP2010027798A (ja) プリント配線板
CN105101685A (zh) 一种多层pcb的制作方法及多层pcb
JP2015158963A (ja) 配線回路基板およびその製造方法
TWI536879B (zh) 軟性電路板及其製造方法
KR20140099761A (ko) 다층인쇄회로기판 및 층간 정합도 측정 방법
JP2010071756A (ja) 多層配線基板
JP5174494B2 (ja) 配線回路基板およびその製造方法
TW201417644A (zh) 多層電路板及其製作方法
EP4025019A1 (en) Circuit board and electronic device
CN114071857A (zh) 线路板
US20140312488A1 (en) Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base
CN113079624B (zh) 电路板及电子装置
JP2006100301A (ja) 配線回路基板装置および接続構造
JP2007234826A (ja) フレキシブルプリント配線板
CN211580280U (zh) 线路板
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
CN111315123A (zh) Pcb板及pcb板与连接器的连接结构
CN217849759U (zh) 一种电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant