CN103942351A - 增加电路板层数的设计系统及设计方法 - Google Patents

增加电路板层数的设计系统及设计方法 Download PDF

Info

Publication number
CN103942351A
CN103942351A CN201310019768.9A CN201310019768A CN103942351A CN 103942351 A CN103942351 A CN 103942351A CN 201310019768 A CN201310019768 A CN 201310019768A CN 103942351 A CN103942351 A CN 103942351A
Authority
CN
China
Prior art keywords
circuit board
designed
hole
emulation
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310019768.9A
Other languages
English (en)
Other versions
CN103942351B (zh
Inventor
卫明
白家南
许寿国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Electronics Tianjin Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201310019768.9A priority Critical patent/CN103942351B/zh
Priority to TW102102734A priority patent/TW201443676A/zh
Priority to US13/967,349 priority patent/US8806421B1/en
Publication of CN103942351A publication Critical patent/CN103942351A/zh
Application granted granted Critical
Publication of CN103942351B publication Critical patent/CN103942351B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种增加电路板层数的设计系统及设计方法。该方法包括：根据仿真得到的参考电路板中的若干过孔阻抗确定参考电路板中最优化的过孔模型；根据待设计的电路板的厚度、该过孔模型参数，仿真出待设计的电路板中应用过孔模型参数设计的过孔产生的过孔阻抗；在待设计的电路板中的过孔阻抗与参考电路板的最优过孔阻抗的差值的绝对值落入该预定范围之内时，记录对应的待设计的电路板中的反焊盘的数量；以及根据记录反焊盘的数量及待设计的电路板的厚度，确定在待设计的电路板中每隔多少mil需增加一个反焊盘。本发明的设计系统及方法，设计不同层数的电路板时应用同一种过孔模型，调整反焊盘的数量即可，从而节省电路板设计时间。

Description

增加电路板层数的设计系统及设计方法
技术领域
本发明涉及一种电路板设计方法，特别涉及一种增加电路板层数的设计方法。
背景技术
过孔包括钻孔、焊盘及非连接层的反焊盘。电路板的厚度增加时，过孔长度也会相应地增加。增加过孔的长度会增加其自身的电感，进而增加过孔的阻抗。过孔阻抗会影响信号传输的完整性。因此，在增加电路板层数的时候，需考虑如何设计过孔，例如如何调整钻孔、焊盘、反焊盘的直径，以减小过孔对信号传输的影响。在设计电路板时，经常会设计不同层数的电路板，例如四层电路板、六层电路板等。现有设计中，设计不同层数的电路板时，需不断地调整过孔中钻孔、焊盘、反焊盘的参数，进行仿真，以得到优化的过孔设计，从而减小过孔对信号传输的影响。如此，会增加电路板设计时间。
发明内容
有鉴于此，本发明提供一种增加电路板层数的设计方法，以减少电路板设计时间。
该增加电路板层数的设计系统，运行于计算装置，该设计系统包括：仿真模块，用于根据用户输入的用于计算参考电路板中过孔阻抗的参数进行仿真，以得到该参考电路板的过孔阻抗；过孔模型建立模块，用于根据仿真得到的该参考电路板的若干过孔阻抗确定该参考电路板中最优化的过孔模型，该过孔模型的参数包括钻孔、焊盘、反焊盘的直径及反焊盘的数量；该仿真模块，还用于根据待设计的电路板的厚度、该过孔模型参数，仿真出在该待设计的电路板中应用该过孔模型参数设计的过孔产生的过孔阻抗；判断模块，用于判断判断仿真得到的该待设计的电路板的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值是否在一预定范围之内；提醒模块，用于在仿真得到的该待设计的电路板的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值不在该预定范围之内时，提醒用户进行该待设计的电路板中的反焊盘的数量的调整；该仿真模块，还用于根据用户调整的该待设计的电路板中反焊盘的数量，对该待设计的电路板重新进行过孔仿真；记录模块，在仿真得到的该待设计的电路板中的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值落入该预定范围之内时，记录该待设计的电路板与该参考电路板的过孔阻抗的差值落入该预定范围之内时该待设计的电路板中的反焊盘的数量；以及计算模块，根据该记录的该待设计的电路板中的反焊盘的数量及该待设计的电路板的厚度，确定在该待设计的电路板中每隔多少mil需增加一个反焊盘。
该增加电路板层数的设计方法，运行于计算装置，该方法包括：根据用户输入的用于计算参考电路板中过孔阻抗的参数进行过孔仿真；根据仿真得到的该参考电路板中的若干过孔阻抗确定该参考电路板中最优化的过孔模型，该过孔模型的参数包括钻孔、焊盘、反焊盘的直径及反焊盘的数量；根据待设计的电路板的厚度、该过孔模型参数，仿真出该待设计的电路板中应用该过孔模型参数设计的过孔产生的过孔阻抗；判断仿真得到的该待设计的电路板的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值是否在一预定范围之内；在仿真得到的该待设计的电路板的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值不在该预定范围之内时，提醒用户进行该待设计的电路板中的反焊盘的数量的调整；根据用户调整的该待设计的电路板中反焊盘的数量，对该待设计的电路板重新进行过孔仿真；在仿真得到的该待设计的电路板中的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值落入该预定范围之内时，记录该待设计的电路板与该参考电路板的过孔阻抗的差值落入该预定范围之内时该待设计的电路板中的反焊盘的数量；以及根据该记录的该待设计的电路板中的反焊盘的数量及该待设计的电路板的厚度，确定在该待设计的电路板中每隔多少mil需增加一个反焊盘。
本发明的增加电路板层数的设计系统及方法，设计不同层数的电路板时应用同一种过孔模型，调整反焊盘的数量，即可满足过孔阻抗连续性的要求，从而节省电路板设计时间。
附图说明
图1是现有技术印刷电路板的结构示意图。
图2是本实施方式中增加电路板层数的设计系统的功能模块图。
图3是本实施方式中增加电路板层数的设计方法的流程图。
主要元件符号说明
电路板 100
第一信号层 10
电源层 20
接地层 30
第二信号层 40
过孔 50
钻孔 500
焊盘 502
反焊盘 504
增加电路板层数的设计系统 200
仿真模块 201
过孔模型建立模块 202
判断模块 203
提醒模块 204
记录模块 205
计算模块 206
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
如图1所示，是现有技术印刷电路板的结构示意图。以四层电路板100为例，该电路板100包括一第一信号层10、一电源层20、一接地层30、一第二信号层40及一过孔50。过孔50包括钻孔500、焊盘502及非连接层的反焊盘504。已知，阻抗其中，L为电感，C为电容。过孔50本身存在着对地的寄生电容和寄生电感。寄生电容C=1.41εTD1/(D2-D1)，寄生电感L=5.08h[ln(4h/d)+1]。其中，d为钻孔500的直径，D1为焊盘502的直径，D2为反焊盘504的直径，T为电路板100的厚度，ε为电路板100的基材介电常数，h为过孔50的长度。由阻抗计算公式可知增加过孔50的长度会增加过孔50自身的电感，进而增加过孔50的阻抗。因过孔50（通常为通孔）的长度等于电路板100的厚度，可知在电路板100的层数增加即厚度增加时，过孔50的阻抗会增加。事实上，除了过孔阻抗计算公式中的参数变化会引起过孔阻抗变化外，反焊盘数量、接地孔数量、过孔残段长度等都会引起过孔阻抗的变化。通过仿真分析得知过孔50中反焊盘504数量增加时，过孔阻抗减少。因此，在增加电路板100的层数时，可通过增加反焊盘504数量来减少过孔50长度增加时增加的过孔阻抗，而无需调整钻孔500、焊盘502及反焊盘504的直径等。
图2是本实施方式中增加电路板层数的设计系统200的功能块图。该系统200包括仿真模块201、过孔模型建立模块202、判断模块203、提醒模块204、记录模块205以及计算模块206。各个模块的具体功能结合图3的方法流程图进行说明。
参阅图3，是本实施方式中通过增加过孔50中反焊盘504的数量以减少电路板100的层数增加引起的过孔阻抗的增加的方法流程图。
步骤S300中，仿真模块201根据用户输入的用于计算参考电路板中过孔阻抗的参数进行仿真，以得到参考电路板的过孔阻抗。用户每输入一组参数，仿真模块201进行一次仿真，并得到参考电路板的一过孔阻抗。该参考电路板的层数至少为四层。该参考电路板通常为四层电路板或八层电路板。
步骤S301中，过孔模型建立模块202根据仿真模块201得到的参考电路板的多组过孔阻抗确定参考电路板中最优化的过孔模型。实际应用时，参考电路板应用该过孔模型设计的过孔产生的过孔阻抗为最优。该过孔模型的参数包括钻孔500、焊盘502、反焊盘504的直径及反焊盘504的数量等。
步骤S302中，仿真模块201根据待设计的电路板的厚度、过孔模型参数，仿真出在待设计的电路板中应用过孔模型参数设计的过孔50产生的过孔阻抗。
步骤S303中，判断模块203判断仿真得到的待设计的电路板的过孔阻抗与仿真得到的参考电路板的最优过孔阻抗的差值的绝对值是否在预定范围。如果否，执行步骤S304，如果是，执行步骤S306。
步骤S304中，提醒模块204提醒用户进行待设计的电路板中的反焊盘504数量调整。
步骤S305中，仿真模块201根据用户调整的待设计的电路板中反焊盘504的数量，对待设计的电路板重新进行过孔仿真。执行完步骤S305后，返回执行步骤S303。
步骤S306中，记录模块205记录待设计的电路板与参考电路板的过孔阻抗的差值落入预定范围之内时待设计的电路板中的反焊盘504的数量。
步骤S307中，计算模块206根据记录的反焊盘504的数量及待设计的电路板的厚度，确定在待设计的电路板中每隔多少mil需增加一个反焊盘504，即增加一个电源层或接地层。
采用本实施方式中的增加电路板层数的设计系统及方法，设计不同层数的电路板时应用同一种过孔模型，调整反焊盘504的数量，即可满足过孔阻抗连续性的要求，从而节省电路板设计时间。

Claims (6)

1.一种增加电路板层数的设计方法，运行于计算装置，其特征在于，该方法包括：
根据用户输入的用于计算参考电路板中过孔阻抗的参数进行过孔仿真；
根据仿真得到的该参考电路板中的若干过孔阻抗确定该参考电路板中最优化的过孔模型，该过孔模型的参数包括钻孔、焊盘、反焊盘的直径及反焊盘的数量；
根据待设计的电路板的厚度、该过孔模型参数，仿真出该待设计的电路板中应用该过孔模型参数设计的过孔产生的过孔阻抗；
判断仿真得到的该待设计的电路板的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值是否在一预定范围之内；
在仿真得到的该待设计的电路板的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值不在该预定范围之内时，提醒用户进行该待设计的电路板中的反焊盘的数量的调整；
根据用户调整的该待设计的电路板中反焊盘的数量，对该待设计的电路板重新进行过孔仿真；
在仿真得到的该待设计的电路板中的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值落入该预定范围之内时，记录该待设计的电路板与该参考电路板的过孔阻抗的差值落入该预定范围之内时该待设计的电路板中的反焊盘的数量；以及
根据该记录的该待设计的电路板中的反焊盘的数量及该待设计的电路板的厚度，确定在该待设计的电路板中每隔多少mil需增加一个反焊盘。
2.如权利要求1所述的增加电路板层数的设计方法，其特征在于，该参考电路板的层数至少为四层。
3.如权利要求1所述的增加电路板层数的设计方法，其特征在于，该参考电路板为四层电路板或八层电路板。
4.一种增加电路板层数的设计系统，运行于计算装置，其特征在于，该设计系统包括：
仿真模块，用于根据用户输入的用于计算参考电路板中过孔阻抗的参数进行仿真，以得到该参考电路板的过孔阻抗；
过孔模型建立模块，用于根据仿真得到的该参考电路板的若干过孔阻抗确定该参考电路板中最优化的过孔模型，该过孔模型的参数包括钻孔、焊盘、反焊盘的直径及反焊盘的数量；
该仿真模块，还用于根据待设计的电路板的厚度、该过孔模型参数，仿真出在该待设计的电路板中应用该过孔模型参数设计的过孔产生的过孔阻抗；
判断模块，用于判断判断仿真得到的该待设计的电路板的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值是否在一预定范围之内；
提醒模块，用于在仿真得到的该待设计的电路板的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值不在该预定范围之内时，提醒用户进行该待设计的电路板中的反焊盘的数量的调整；
该仿真模块，还用于根据用户调整的该待设计的电路板中反焊盘的数量，对该待设计的电路板重新进行过孔仿真；
记录模块，在仿真得到的该待设计的电路板中的过孔阻抗与仿真得到的该参考电路板的最优过孔阻抗的差值的绝对值落入该预定范围之内时，记录该待设计的电路板与该参考电路板的过孔阻抗的差值落入该预定范围之内时该待设计的电路板中的反焊盘的数量；以及
计算模块，根据该记录的该待设计的电路板中的反焊盘的数量及该待设计的电路板的厚度，确定在该待设计的电路板中每隔多少mil需增加一个反焊盘。
5.如权利要求4所述的增加电量板层数的设计系统，其特征在于，该参考电路板的层数至少为四层。
6.如权利要求4所述的增加电路板层数的设计系统，其特征在于，该参考电路板为四层电路板或八层电路板。
CN201310019768.9A 2013-01-19 2013-01-19 增加电路板层数的设计系统及设计方法 Expired - Fee Related CN103942351B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310019768.9A CN103942351B (zh) 2013-01-19 2013-01-19 增加电路板层数的设计系统及设计方法
TW102102734A TW201443676A (en) 2013-01-19 2013-01-24 Design system and design method for adding layers of PCB
US13/967,349 US8806421B1 (en) 2013-01-19 2013-08-15 System and method for designing via of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310019768.9A CN103942351B (zh) 2013-01-19 2013-01-19 增加电路板层数的设计系统及设计方法

Publications (2)

Publication Number Publication Date
CN103942351A true CN103942351A (zh) 2014-07-23
CN103942351B CN103942351B (zh) 2017-08-04

Family

ID=51190019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310019768.9A Expired - Fee Related CN103942351B (zh) 2013-01-19 2013-01-19 增加电路板层数的设计系统及设计方法

Country Status (3)

Country Link
US (1) US8806421B1 (zh)
CN (1) CN103942351B (zh)
TW (1) TW201443676A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104735913A (zh) * 2015-03-23 2015-06-24 华进半导体封装先导技术研发中心有限公司 封装基板过孔的制作方法
CN105578714A (zh) * 2015-12-11 2016-05-11 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种多层高速pcb的新型叠层结构及信号过孔优化方法
CN107621859A (zh) * 2017-08-28 2018-01-23 郑州云海信息技术有限公司 服务器及优化高速连接器与服务器连接阻抗不连续的方法
CN107729280A (zh) * 2017-11-15 2018-02-23 无锡军安电子科技有限公司 一种高速差分信号端口阻抗与传输线阻抗一致性控制方法
CN110676174A (zh) * 2019-09-12 2020-01-10 无锡江南计算技术研究所 一种封装高速信号过孔优化设计方法
CN114599159A (zh) * 2022-03-15 2022-06-07 上海大学 一种用于设计光模块印刷电路板的方法及相关装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150082616A1 (en) * 2013-09-26 2015-03-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for selecting optimal manufacturing process for producing printed circuit boards
JP6822100B2 (ja) * 2016-11-28 2021-01-27 富士通株式会社 ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置
US10154581B2 (en) * 2017-02-09 2018-12-11 Cray Inc. Method for impedance compensation in printed circuit boards
CN112747663B (zh) * 2020-12-11 2023-06-02 浪潮电子信息产业股份有限公司 一种检测差分过孔反焊盘挖空尺寸的方法、装置及系统
CN113255286B (zh) * 2021-04-25 2022-11-15 无锡江南计算技术研究所 一种孔线阻抗匹配的高速信号反盘设计方法
CN113486492B (zh) * 2021-05-26 2024-03-19 深圳市信维通信股份有限公司 一种阻抗预测方法及终端
CN116702693B (zh) * 2023-06-12 2024-02-09 上海韬润半导体有限公司 一种sma连接器模型信号完整性仿真方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业（深圳）有限公司 改良过孔阻抗的方法
CN1321436C (zh) * 2003-10-02 2007-06-13 株式会社东芝 模拟电路图形评估方法和半导体集成电路的制造方法
WO2008072530A1 (ja) * 2006-12-13 2008-06-19 Nec Corporation プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7249337B2 (en) * 2003-03-06 2007-07-24 Sanmina-Sci Corporation Method for optimizing high frequency performance of via structures
US7705695B2 (en) * 2004-07-23 2010-04-27 Nec Corporation Composite via structures and filters in multilayer printed circuit boards
US7409667B1 (en) * 2005-12-15 2008-08-05 Emc Corporation Techniques for modeling a circuit board structure
US8431834B2 (en) * 2009-06-16 2013-04-30 Ciena Corporation Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321436C (zh) * 2003-10-02 2007-06-13 株式会社东芝 模拟电路图形评估方法和半导体集成电路的制造方法
CN1916915A (zh) * 2005-08-19 2007-02-21 鸿富锦精密工业（深圳）有限公司 改良过孔阻抗的方法
WO2008072530A1 (ja) * 2006-12-13 2008-06-19 Nec Corporation プリント回路基板解析システム、プリント回路基板設計支援システム、及びそれらの方法、並びにプログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
龙子夜 等: "印制电路板的设计", 《武汉工业学院学报》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104735913A (zh) * 2015-03-23 2015-06-24 华进半导体封装先导技术研发中心有限公司 封装基板过孔的制作方法
CN104735913B (zh) * 2015-03-23 2017-09-29 华进半导体封装先导技术研发中心有限公司 封装基板过孔的制作方法
CN105578714A (zh) * 2015-12-11 2016-05-11 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种多层高速pcb的新型叠层结构及信号过孔优化方法
CN107621859A (zh) * 2017-08-28 2018-01-23 郑州云海信息技术有限公司 服务器及优化高速连接器与服务器连接阻抗不连续的方法
CN107729280A (zh) * 2017-11-15 2018-02-23 无锡军安电子科技有限公司 一种高速差分信号端口阻抗与传输线阻抗一致性控制方法
CN110676174A (zh) * 2019-09-12 2020-01-10 无锡江南计算技术研究所 一种封装高速信号过孔优化设计方法
CN114599159A (zh) * 2022-03-15 2022-06-07 上海大学 一种用于设计光模块印刷电路板的方法及相关装置

Also Published As

Publication number Publication date
TW201443676A (en) 2014-11-16
CN103942351B (zh) 2017-08-04
US8806421B1 (en) 2014-08-12
US20140208286A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
CN103942351A (zh) 增加电路板层数的设计系统及设计方法
US7409668B2 (en) Method for improving via's impedance
CN102364478B (zh) 一种高速信号通道过孔的仿真方法、装置及系统
KR100900832B1 (ko) 회로 보드 및 전자 시스템
US7559045B2 (en) Database-aided circuit design system and method therefor
CN106385765B (zh) 一种信号线参考层的确定方法及系统
WO2001017111A9 (en) A system and method for analyzing simultaneous switching noise
CN101673317A (zh) 一种高速串行通道预加重调整方法及装置
CN104470266A (zh) 一种控制高速pcb信号阻抗的方法
CN114417781B (zh) Pcb走线串扰评估方法、系统、装置、设备及存储介质
CN111278227A (zh) 一种SMT32系统主板PCB Layout布局布线的方法
CN109858098A (zh) Pcb布线的方法、装置、计算机设备及存储介质
CN106604550B (zh) 一种线路阻抗调节方法和系统
CN101964008B (zh) 布线设计辅助设备和布线设计辅助方法
CN105653752A (zh) 一种数字信号阻抗匹配电路设计方法
Erdin et al. Multi-objective optimization of decoupling capacitors for placement and component value
US7925999B2 (en) Method of modifying vias connection of printed circuit boards
CN109299534B (zh) 一种印刷电路板的建模方法及装置
CN109543239B (zh) 基于神经网络技术的ltcc收缩率预判方法
CN106416434A (zh) 模块化印刷电路板
US8839182B2 (en) System and method for checking signal transmission line
CN104915496A (zh) 一种差分信号线的布线方法及装置
CN103731990B (zh) 带有过孔的传输线的阻抗匹配的方法和装置
US20120310609A1 (en) Method for controlling impedance
CN202310268U (zh) 一种用于pcb多层板的模拟信号单点接地结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180211

Address after: Haiyun street, Tianjin economic and Technological Development Zone No. 80

Patentee after: Hongfujin Precision Electronics (Tianjin) Co., Ltd.

Address before: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Co-patentee before: Hon Hai Precision Industry Co., Ltd.

Patentee before: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170804

Termination date: 20180119