CN104915496A - 一种差分信号线的布线方法及装置 - Google Patents
一种差分信号线的布线方法及装置 Download PDFInfo
- Publication number
- CN104915496A CN104915496A CN201510308563.1A CN201510308563A CN104915496A CN 104915496 A CN104915496 A CN 104915496A CN 201510308563 A CN201510308563 A CN 201510308563A CN 104915496 A CN104915496 A CN 104915496A
- Authority
- CN
- China
- Prior art keywords
- differential signal
- model
- connector
- signal line
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
本发明提供了一种差分信号线的布线方法及装置，该方法包括：将第一对差分信号线与第一连接器相连，将第二对差分信号线与所述第二连接器相连；获取差分信号线的信号线信息；获取连接器的电气特性；根据信号线信息，建立trace模型；根据电气特性，建立pin模型；根据pin模型和trace模型，调节第一连接器的模型与所述第二连接器的模型之间的相对位置，根据当前相对位置下第一对差分信号线的模型及第二对差分信号线的模型的当前串扰，确定满足预设要求的串扰对应的模拟相对位置；将模拟相对位置作为第一连接器与第二连接器之间的相对位置。通过该方法及装置，能够降低差分信号线之间的串扰。
Description
技术领域
本发明涉及电子技术领域，特别涉及一种差分信号线的布线方法及装置。
背景技术
随着互联网的快速发展，云计算时代的到来，新的器件和设计方法不断出现，高速、高密度一直是PCB设计的发展趋势。高速信号完整性分析的应用已经成为解决高速系统设计的唯一有效途径。同时，随着市场竞争压力越来越大，产品研发周期日益缩短，如何在最短的时间内，研发出质量经得起市场考验的产品一直是开发人员追求的目标。
差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相等，相位相反。在这两根线上传输的信号就是差分信号。串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。串扰是四类信号完整性问题之一，降低信号间的串扰是保证信号完整性的有效手段。由于高速差分信号对串扰尤其敏感，信号串扰越大，数据传输的误码率越高。
在板卡空间的受限的条件下，当差分高速信号在传输时，彼此之间会产生串扰。当信号串扰过大时，会导致数据传输的丢失和传输错误。差分信号线是成对出现的，一对差分信号线的一端连接到连接器上。不同对的差分信号线连接在不同的连接器上。连接器的位置一般是根据经验放置的，一般将不同的连接器的引脚对称放置。差分信号线连接到对应的连接器的引脚上，不同对的差分信号线之间产生串扰。
发明内容
有鉴于此，本发明提供了一种差分信号线的布线方法及装置，能够降低差分信号线之间的串扰。
一方面，本发明提供了一种差分信号线的布线方法，包括：预先设置待布线的第一对差分信号线、第二对差分信号线，将所述第一对差分信号线与第一连接器相连，将所述第二对差分信号线与所述第二连接器相连，还包括：
S1：获取所述第一对差分信号线和所述第二对差分信号线的信号线信息；
S2：获取所述第一连接器和所述第二连接器的电气特性；
S3：根据所述信号线信息，建立所述第一对差分信号线与所述第二对差分信号线的trace模型，其中，所述trace模型中包括：所述第一对差分信号线的模型、所述第二对差分信号线的模型；
S4：根据所述电气特性，建立所述第一连接器与所述第二连接器的pin模型，其中，所述pin模型包括：所述第一连接器的模型、所述第二连接器的模型；
S5：根据所述pin模型和所述trace模型，调节所述第一连接器的模型与所述第二连接器的模型之间的相对位置，根据当前相对位置下所述第一对差分信号线的模型及所述第二对差分信号线的模型的当前串扰，确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置；
S6：将所述模拟相对位置作为所述第一连接器与所述第二连接器之间的相对位置。
进一步地，所述S1，包括：
获取所述第一对差分信号线中每根差分信号线的第一信号线长度、每根差分信号线的第一信号线宽度、两根差分信号线之间的第一线距、两根差分信号线中传输的信号的第一速率；
获取所述第二对差分信号线中每根差分信号线的第二信号线长度、每根差分信号线的第二信号线宽度、两根差分信号线之间的第二线距、两根差分信号线中传输的信号的第二速率；
获取所述第一对差分信号线与所述第二对差分信号线之间的信号线相对位置；
所述S3，包括：
通过互连建模和损耗计算器IMLC根据所述第一信号线长度、所述第一信号线宽度、所述第一线距、所述第一速率、所述第二信号线长度、所述第二信号线宽度、所述第二线距、所述第二速率、所述信号线相对位置，提取所述trace模型。
进一步地，所述S2，包括：
分别获取所述第一连接器和所述第二连接器的材料、尺寸；
所述S4，包括：
通过高频结构仿真器HFSS根据所述第一连接器和所述第二连接器的材料、尺寸，建立所述pin模型。
进一步地，在所述S5之前，还包括：
通过集成电路性能分析的电路模拟程序Hspice中的网表，将所述trace模型与所述pin模型进行链路搭建。
进一步地，所述S5中，所述确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置，包括：
确定小于等于预设串扰值的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置。
另一方面，本发明提供了一种差分信号线的布线装置，包括：
设置单元，用于设置待布线的第一对差分信号线、第二对差分信号线，将所述第一对差分信号线与第一连接器相连，将所述第二对差分信号线与所述第二连接器相连；
信号线信息获取单元，用于获取所述第一对差分信号线和所述第二对差分信号线的信号线信息；
电气特性获取单元，用于获取所述第一连接器和所述第二连接器的电气特性；
trace模型单元，用于根据所述信号线信息，建立所述第一对差分信号线与所述第二对差分信号线的trace模型，其中，所述trace模型中包括：所述第一对差分信号线的模型、所述第二对差分信号线的模型；
pin模型单元，用于根据所述电气特性，建立所述第一连接器与所述第二连接器的pin模型，其中，所述pin模型包括：所述第一连接器的模型、所述第二连接器的模型；
第一位置确定单元，用于根据所述pin模型和所述trace模型，调节所述第一连接器的模型与所述第二连接器的模型之间的相对位置，根据当前相对位置下所述第一对差分信号线的模型及所述第二对差分信号线的模型的当前串扰，确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置；
第二位置确定单元，用于将所述模拟相对位置作为所述第一连接器与所述第二连接器之间的相对位置。
进一步地，所述信号线信息获取单元，用于获取所述第一对差分信号线中每根差分信号线的第一信号线长度、每根差分信号线的第一信号线宽度、两根差分信号线之间的第一线距、两根差分信号线中传输的信号的第一速率，获取所述第二对差分信号线中每根差分信号线的第二信号线长度、每根差分信号线的第二信号线宽度、两根差分信号线之间的第二线距、两根差分信号线中传输的信号的第二速率，获取所述第一对差分信号线与所述第二对差分信号线之间的信号线相对位置；
所述trace模型单元，用于通过互连建模和损耗计算器IMLC根据所述第一信号线长度、所述第一信号线宽度、所述第一线距、所述第一速率、所述第二信号线长度、所述第二信号线宽度、所述第二线距、所述第二速率、所述信号线相对位置，提取所述trace模型。
进一步地，所述电气特性获取单元，用于分别获取所述第一连接器和所述第二连接器的材料、尺寸；
所述pin模型单元，用于通过高频结构仿真器HFSS根据所述第一连接器和所述第二连接器的材料、尺寸，建立所述pin模型。
进一步地，还包括：
搭建单元，用于通过集成电路性能分析的电路模拟程序Hspice中的网表，将所述trace模型与所述pin模型进行链路搭建。
进一步地，所述第一位置确定单元，用于在执行所述确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置时，具体执行：确定小于等于预设串扰值的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置。
本发明提供了一种差分信号线的布线方法及装置，根据差分信号线的信号线信息建立trace模型，根据连接器的电气特性建立pin模型，通过trace模型和pin模型来模拟实际的差分信号线和连接器，通过调节第一连接器的模型第二连接器的模型之间的相对位置，确定满足要求的串扰对应的模拟相对位置，根据该模拟相对位置来布局第一连接器与第二连接器之间的相对位置，能够降低差分信号线之间的串扰。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种差分信号线的布线方法的流程图；
图2是本发明一实施例提供的另一种差分信号线的布线方法的流程图；
图3是本发明一实施例提供的一种差分信号线的布线装置的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种差分信号线的布线方法，该方法可以包括以下步骤：
S0：预先设置待布线的第一对差分信号线、第二对差分信号线，将所述第一对差分信号线与第一连接器相连，将所述第二对差分信号线与所述第二连接器相连；
S1：获取所述第一对差分信号线和所述第二对差分信号线的信号线信息；
S2：获取所述第一连接器和所述第二连接器的电气特性；
S3：根据所述信号线信息，建立所述第一对差分信号线与所述第二对差分信号线的trace模型，其中，所述trace模型中包括：所述第一对差分信号线的模型、所述第二对差分信号线的模型；
S4：根据所述电气特性，建立所述第一连接器与所述第二连接器的pin模型，其中，所述pin模型包括：所述第一连接器的模型、所述第二连接器的模型；
S5：根据所述pin模型和所述trace模型，调节所述第一连接器的模型与所述第二连接器的模型之间的相对位置，根据当前相对位置下所述第一对差分信号线的模型及所述第二对差分信号线的模型的当前串扰，确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置；
S6：将所述模拟相对位置作为所述第一连接器与所述第二连接器之间的相对位置。
通过本发明实施例提供的一种差分信号线的布线方法，根据差分信号线的信号线信息建立trace模型，根据连接器的电气特性建立pin模型，通过trace模型和pin模型来模拟实际的差分信号线和连接器，通过调节第一连接器的模型第二连接器的模型之间的相对位置，确定满足要求的串扰对应的模拟相对位置，根据该模拟相对位置来布局第一连接器与第二连接器之间的相对位置，能够降低差分信号线之间的串扰。
为了能够对实际的差分信号线进行模拟，需要获取差分线信号线的相关信息。在一种可能的实现方式中，所述S1，包括：
获取所述第一对差分信号线中每根差分信号线的第一信号线长度、每根差分信号线的第一信号线宽度、两根差分信号线之间的第一线距、两根差分信号线中传输的信号的第一速率；
获取所述第二对差分信号线中每根差分信号线的第二信号线长度、每根差分信号线的第二信号线宽度、两根差分信号线之间的第二线距、两根差分信号线中传输的信号的第二速率；
获取所述第一对差分信号线与所述第二对差分信号线之间的信号线相对位置；
所述S3，包括：通过IMLC(Interconnect Modeler and Loss Calculator，互连建模和损耗计算器)根据所述第一信号线长度、所述第一信号线宽度、所述第一线距、所述第一速率、所述第二信号线长度、所述第二信号线宽度、所述第二线距、所述第二速率、所述信号线相对位置，提取所述trace模型。
在该实现方式中，通过信号线长度、信号线宽度、信号线之间的线距、信号线中的信号的速率，能够使得确定出的串扰更加准确，更加接近实际情况，进而得到的相对位置也就更加准确。
在一种可能的实现方式中，所述S2，包括：分别获取所述第一连接器和所述第二连接器的材料、尺寸；
所述S4，包括：通过HFSS(High Frequency Structure Simulator，高频结构仿真器)根据所述第一连接器和所述第二连接器的材料、尺寸，建立所述pin模型。
在一种可能的实现方式中，在所述S5之前，还包括：通过Hspice(Simulation Program with IC Emphasis，集成电路性能分析的电路模拟程序)中的网表，将所述trace模型与所述pin模型进行链路搭建。通过该实现方式，将两个模型联合起来进行仿真，具体地，将trace模型和对应pin模型配置成同一端口名称，实现两个模型的链路搭建。
在一种可能的实现方式中，所述S5中，所述确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置，包括：确定小于等于预设串扰值的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置。在该实现方式中，用户可以根据需要来设置要求，例如：让串扰满足小于等于预设串扰值，该预设串扰值可以是0。
另外，在步骤S5中，执行调节所述第一连接器的模型与所述第二连接器的模型之间的相对位置时，可以通过以下方式实现：按照10mil的幅度粗调相对位置，接近预设串扰值时，可提高精度，按照1mil的幅度微调相对位置，找到满足要求的相对位置。第一连接器的模型与第二连接器的模型之间的初始的相对位置可以是将第一连接器的模型与第二连接器的模型的引脚对称放置，还可以通过HFSS提取引脚的S参数。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图及具体实施例对本发明作进一步地详细描述。
任何一对网络之间都存在串扰，通常把噪声源所在的网络称为动态网络或攻击网络，而把有噪声产生的网络称为静态网络或受害网络。
一对差分信号线分别与连接器上的引脚相连，一条与连接器上的P端的引脚相连，另一条与连接器上的N端的引脚相连。当差分信号线相连的引脚相互对称摆放时，受害网络的P端信号接收到攻击网络P、N信号的串扰噪声，攻击网络的P端距离受害网络P端较近，产生的正向噪声较大，反之，当攻击网络的N端距离受害网络P端相对较远，产生的负向噪声较小。根据叠加原理(即在相同网络上的多个信号间互不影响，而且彼此完全无关)得出受害网络P端接收到的攻击网络P、N端总串扰噪声。
受害网络的N端信号同样接收到攻击网络P、N信号的串扰噪声，攻击网络的N端距离受害网络N端较近，产生的负向噪声较大；相反的，当攻击网络的P端距离受害网络N端相对较远，产生的正向噪声较小，根据叠加原理得出受害网络N端接收到的攻击网络P、N端总串扰噪声。
差分信号包含两根传输线，一根携带信号，另一根携带互补信号，最终输出的信号为两条传输线上的电压差。依次得出：受害网络接收到的总串扰噪声为P、N串扰噪声的差值。
另外，这一对网络是相互影响的，相互之间都有串扰。
如图2所示，本发明实施例提供了一种差分信号线的布线方法，该方法可以包括以下步骤：
步骤201：预先设置待布线的第一对差分信号线、第二对差分信号线，将所述第一对差分信号线分别与第一连接器的第一P端和第一N端相连，将所述第二对差分信号线分别与第二连接器相连的第二P端和第二N端相连。
步骤202：获取所述第一对差分信号线和所述第二对差分信号线的信号线信息。
具体地，步骤202，包括：
获取所述第一对差分信号线中每根差分信号线的第一信号线长度、每根差分信号线的第一信号线宽度、两根差分信号线之间的第一线距、两根差分信号线中传输的信号的第一速率；
获取所述第二对差分信号线中每根差分信号线的第二信号线长度、每根差分信号线的第二信号线宽度、两根差分信号线之间的第二线距、两根差分信号线中传输的信号的第二速率；
获取所述第一对差分信号线与所述第二对差分信号线之间的信号线相对位置。该相对位置可以是第一对差分信号线与第二对差分信号线之间的距离。
步骤203：获取所述第一连接器和所述第二连接器的电气特性。
具体地，该步骤包括：
分别获取所述第一连接器和所述第二连接器的材料、尺寸。
步骤204：通过IMLC，根据所述信号线信息，建立所述第一对差分信号线与所述第二对差分信号线的trace模型，其中，所述trace模型中包括：所述第一对差分信号线的模型、所述第二对差分信号线的模型。
步骤205：通过HFSS，根据所述电气特性，建立所述第一连接器与所述第二连接器的pin模型，其中，所述pin模型包括：所述第一连接器的模型、所述第二连接器的模型。
步骤206：通过Hspice中的网表，将所述trace模型与所述pin模型进行链路搭建。
步骤207：根据所述pin模型和所述trace模型，调节所述第一连接器的模型中的第一P端、第一N端，与第二连接器的模型中的第二P端、第二N端之间的相对位置，根据当前相对位置下第一对差分信号线的模型及第二对差分信号线的模型的当前串扰，确定小于等于预设串扰值的串扰对应的所述第一连接器的模型中的第一P端、第一N端，与第二连接器的模型中的第二P端、第二N端之间的模拟相对位置。
具体地，通过调节第一连接器和第二连接器上的引脚位置，能够对第一对差分信号线与第二对差分信号线之间的串扰产生影响，在合适的相对位置上，两种之间的串扰会很小。第一对差分信号线分别与第一P端、第一N端相连，第二对差分信号线分别与第二P端、第二N端相连，通过调节第一P端、第一N端、第二P端、第二N端之间的相对位置，就调节了第一对差分信号线与第二对差分信号线之间的相对位置，进而影响二者的串扰大小。
步骤208：将所述模拟相对位置作为所述第一连接器的模型中的第一P端、第一N端，与第二连接器的模型中的第二P端、第二N端之间的相对位置。
参见图3，本实施例提供的一种差分信号线的布线装置，包括：
设置单元301，用于设置待布线的第一对差分信号线、第二对差分信号线，将所述第一对差分信号线与第一连接器相连，将所述第二对差分信号线与所述第二连接器相连；
信号线信息获取单元302，用于获取所述第一对差分信号线和所述第二对差分信号线的信号线信息；
电气特性获取单元303，用于获取所述第一连接器和所述第二连接器的电气特性；
trace模型单元304，用于根据所述信号线信息，建立所述第一对差分信号线与所述第二对差分信号线的trace模型，其中，所述trace模型中包括：所述第一对差分信号线的模型、所述第二对差分信号线的模型；
pin模型单元305，用于根据所述电气特性，建立所述第一连接器与所述第二连接器的pin模型，其中，所述pin模型包括：所述第一连接器的模型、所述第二连接器的模型；
第一位置确定单元306，用于根据所述pin模型和所述trace模型，调节所述第一连接器的模型与所述第二连接器的模型之间的相对位置，根据当前相对位置下所述第一对差分信号线的模型及所述第二对差分信号线的模型的当前串扰，确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置；
第二位置确定单元307，用于将所述模拟相对位置作为所述第一连接器与所述第二连接器之间的相对位置。
在一种可能的实现方式中，所述信号线信息获取单元302，用于获取所述第一对差分信号线中每根差分信号线的第一信号线长度、每根差分信号线的第一信号线宽度、两根差分信号线之间的第一线距、两根差分信号线中传输的信号的第一速率，获取所述第二对差分信号线中每根差分信号线的第二信号线长度、每根差分信号线的第二信号线宽度、两根差分信号线之间的第二线距、两根差分信号线中传输的信号的第二速率，获取所述第一对差分信号线与所述第二对差分信号线之间的信号线相对位置；
所述trace模型单元304，用于通过互连建模和损耗计算器IMLC根据所述第一信号线长度、所述第一信号线宽度、所述第一线距、所述第一速率、所述第二信号线长度、所述第二信号线宽度、所述第二线距、所述第二速率、所述信号线相对位置，提取所述trace模型。
在一种可能的实现方式中，所述电气特性获取单元303，用于分别获取所述第一连接器和所述第二连接器的材料、尺寸；
所述pin模型单元305，用于通过高频结构仿真器HFSS根据所述第一连接器和所述第二连接器的材料、尺寸，建立所述pin模型。
在一种可能的实现方式中，该装置还包括：
搭建单元，用于通过集成电路性能分析的电路模拟程序Hspice中的网表，将所述trace模型与所述pin模型进行链路搭建。
在一种可能的实现方式中，所述第一位置确定单元306，用于在执行所述确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置时，具体执行：确定小于等于预设串扰值的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
本发明实施例提供的一种差分信号线的布线方法及装置，具有如下有益效果：
1、通过本发明实施例提供的一种差分信号线的布线方法及装置，根据差分信号线的信号线信息建立trace模型，根据连接器的电气特性建立pin模型，通过trace模型和pin模型来模拟实际的差分信号线和连接器，通过调节第一连接器的模型第二连接器的模型之间的相对位置，确定满足要求的串扰对应的模拟相对位置，根据该模拟相对位置来布局第一连接器与第二连接器之间的相对位置，能够降低差分信号线之间的串扰。
2、通过本发明实施例提供的一种差分信号线的布线方法及装置，通过trace模型和pin模型来布局第一连接器与第二连接器，可有效降低差分信号远端串扰，保证信号完整性，也保证了产品的稳定性。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃〃〃〃〃〃”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (10)
1.一种差分信号线的布线方法，其特征在于，包括：预先设置待布线的第一对差分信号线、第二对差分信号线，将所述第一对差分信号线与第一连接器相连，将所述第二对差分信号线与所述第二连接器相连，还包括：
S1：获取所述第一对差分信号线和所述第二对差分信号线的信号线信息；
S2：获取所述第一连接器和所述第二连接器的电气特性；
S3：根据所述信号线信息，建立所述第一对差分信号线与所述第二对差分信号线的trace模型，其中，所述trace模型中包括：所述第一对差分信号线的模型、所述第二对差分信号线的模型；
S4：根据所述电气特性，建立所述第一连接器与所述第二连接器的pin模型，其中，所述pin模型包括：所述第一连接器的模型、所述第二连接器的模型；
S5：根据所述pin模型和所述trace模型，调节所述第一连接器的模型与所述第二连接器的模型之间的相对位置，根据当前相对位置下所述第一对差分信号线的模型及所述第二对差分信号线的模型的当前串扰，确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置；
S6：将所述模拟相对位置作为所述第一连接器与所述第二连接器之间的相对位置。
2.根据权利要求1所述的方法，其特征在于，
所述S1，包括：
获取所述第一对差分信号线中每根差分信号线的第一信号线长度、每根差分信号线的第一信号线宽度、两根差分信号线之间的第一线距、两根差分信号线中传输的信号的第一速率；
获取所述第二对差分信号线中每根差分信号线的第二信号线长度、每根差分信号线的第二信号线宽度、两根差分信号线之间的第二线距、两根差分信号线中传输的信号的第二速率；
获取所述第一对差分信号线与所述第二对差分信号线之间的信号线相对位置；
所述S3，包括：
通过互连建模和损耗计算器IMLC根据所述第一信号线长度、所述第一信号线宽度、所述第一线距、所述第一速率、所述第二信号线长度、所述第二信号线宽度、所述第二线距、所述第二速率、所述信号线相对位置，提取所述trace模型。
3.根据权利要求1所述的方法，其特征在于，
所述S2，包括：
分别获取所述第一连接器和所述第二连接器的材料、尺寸；
所述S4，包括：
通过高频结构仿真器HFSS根据所述第一连接器和所述第二连接器的材料、尺寸，建立所述pin模型。
4.根据权利要求1所述的方法，其特征在于，在所述S5之前，还包括：
通过集成电路性能分析的电路模拟程序Hspice中的网表，将所述trace模型与所述pin模型进行链路搭建。
5.根据权利要求1所述的方法，其特征在于，所述S5中，所述确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置，包括：
确定小于等于预设串扰值的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置。
6.一种差分信号线的布线装置，其特征在于，包括：
设置单元，用于设置待布线的第一对差分信号线、第二对差分信号线，将所述第一对差分信号线与第一连接器相连，将所述第二对差分信号线与所述第二连接器相连；
信号线信息获取单元，用于获取所述第一对差分信号线和所述第二对差分信号线的信号线信息；
电气特性获取单元，用于获取所述第一连接器和所述第二连接器的电气特性；
trace模型单元，用于根据所述信号线信息，建立所述第一对差分信号线与所述第二对差分信号线的trace模型，其中，所述trace模型中包括：所述第一对差分信号线的模型、所述第二对差分信号线的模型；
pin模型单元，用于根据所述电气特性，建立所述第一连接器与所述第二连接器的pin模型，其中，所述pin模型包括：所述第一连接器的模型、所述第二连接器的模型；
第一位置确定单元，用于根据所述pin模型和所述trace模型，调节所述第一连接器的模型与所述第二连接器的模型之间的相对位置，根据当前相对位置下所述第一对差分信号线的模型及所述第二对差分信号线的模型的当前串扰，确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置；
第二位置确定单元，用于将所述模拟相对位置作为所述第一连接器与所述第二连接器之间的相对位置。
7.根据权利要求6所述的装置，其特征在于，
所述信号线信息获取单元，用于获取所述第一对差分信号线中每根差分信号线的第一信号线长度、每根差分信号线的第一信号线宽度、两根差分信号线之间的第一线距、两根差分信号线中传输的信号的第一速率，获取所述第二对差分信号线中每根差分信号线的第二信号线长度、每根差分信号线的第二信号线宽度、两根差分信号线之间的第二线距、两根差分信号线中传输的信号的第二速率，获取所述第一对差分信号线与所述第二对差分信号线之间的信号线相对位置；
所述trace模型单元，用于通过互连建模和损耗计算器IMLC根据所述第一信号线长度、所述第一信号线宽度、所述第一线距、所述第一速率、所述第二信号线长度、所述第二信号线宽度、所述第二线距、所述第二速率、所述信号线相对位置，提取所述trace模型。
8.根据权利要求6所述的装置，其特征在于，
所述电气特性获取单元，用于分别获取所述第一连接器和所述第二连接器的材料、尺寸；
所述pin模型单元，用于通过高频结构仿真器HFSS根据所述第一连接器和所述第二连接器的材料、尺寸，建立所述pin模型。
9.根据权利要求6所述的装置，其特征在于，还包括：
搭建单元，用于通过集成电路性能分析的电路模拟程序Hspice中的网表，将所述trace模型与所述pin模型进行链路搭建。
10.根据权利要求6所述的装置，其特征在于，所述第一位置确定单元，用于在执行所述确定满足预设要求的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置时，具体执行：确定小于等于预设串扰值的串扰对应的所述第一连接器的模型与所述第二连接器的模型之间的模拟相对位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510308563.1A CN104915496A (zh) | 2015-06-08 | 2015-06-08 | 一种差分信号线的布线方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510308563.1A CN104915496A (zh) | 2015-06-08 | 2015-06-08 | 一种差分信号线的布线方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104915496A true CN104915496A (zh) | 2015-09-16 |
Family
ID=54084559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510308563.1A Pending CN104915496A (zh) | 2015-06-08 | 2015-06-08 | 一种差分信号线的布线方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104915496A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105550460A (zh) * | 2015-12-30 | 2016-05-04 | 迈普通信技术股份有限公司 | 一种电子线路板布线评估方法及装置 |
| CN107066764A (zh) * | 2017-05-19 | 2017-08-18 | 郑州云海信息技术有限公司 | 一种适用于高速线模型提取的铜箔粗糙度设计方法 |
| CN109684706A (zh) * | 2018-12-18 | 2019-04-26 | 郑州云海信息技术有限公司 | 一种改善pcb板上信号线间串扰测量的设计方法和系统 |
| CN109711084A (zh) * | 2019-01-09 | 2019-05-03 | 郑州云海信息技术有限公司 | 一种pcb中串联器件的检查方法及相关装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339332A (zh) * | 2010-07-19 | 2012-02-01 | 鸿富锦精密工业（深圳）有限公司 | 差分信号走线布线系统及方法 |
| US20130254730A1 (en) * | 2012-03-26 | 2013-09-26 | Hon Hai Precision Industry Co., Ltd. | Layout system and method of creating differential pair on printed circuit board |
-
2015
- 2015-06-08 CN CN201510308563.1A patent/CN104915496A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339332A (zh) * | 2010-07-19 | 2012-02-01 | 鸿富锦精密工业（深圳）有限公司 | 差分信号走线布线系统及方法 |
| US20130254730A1 (en) * | 2012-03-26 | 2013-09-26 | Hon Hai Precision Industry Co., Ltd. | Layout system and method of creating differential pair on printed circuit board |
Non-Patent Citations (2)
| Title |
|---|
| 肖然: "高速连接器的仿真分析及优化", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 * |
| 郑小钦: "基于信号完整性分析的SAS扩展器设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105550460A (zh) * | 2015-12-30 | 2016-05-04 | 迈普通信技术股份有限公司 | 一种电子线路板布线评估方法及装置 |
| CN105550460B (zh) * | 2015-12-30 | 2019-02-26 | 迈普通信技术股份有限公司 | 一种电子线路板布线评估方法及装置 |
| CN107066764A (zh) * | 2017-05-19 | 2017-08-18 | 郑州云海信息技术有限公司 | 一种适用于高速线模型提取的铜箔粗糙度设计方法 |
| CN109684706A (zh) * | 2018-12-18 | 2019-04-26 | 郑州云海信息技术有限公司 | 一种改善pcb板上信号线间串扰测量的设计方法和系统 |
| CN109684706B (zh) * | 2018-12-18 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种改善pcb板上信号线间串扰测量的设计方法和系统 |
| CN109711084A (zh) * | 2019-01-09 | 2019-05-03 | 郑州云海信息技术有限公司 | 一种pcb中串联器件的检查方法及相关装置 |
| CN109711084B (zh) * | 2019-01-09 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种pcb中串联器件的检查方法及相关装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8504334B2 (en) | Simulating the transmission and simultaneous switching output noise of signals in a computer system | |
| CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
| CN104915496A (zh) | 一种差分信号线的布线方法及装置 | |
| US10380291B2 (en) | System and method for high-speed serial link design | |
| CN106535470B (zh) | 一种基于sma接口的pcb布线方法、线宽确定装置及pcb | |
| CN108255652B (zh) | 一种信号测试装置 | |
| CN110765723B (zh) | 一种基于bp神经网络的走线建模优化方法和装置 | |
| CN112769507B (zh) | 一种高速信号链路传输质量评估方法及相关设备 | |
| CN106604550A (zh) | 一种线路阻抗调节方法和系统 | |
| CN112286744A (zh) | 一种中央处理器物理信号电气特性测试装置、系统及方法 | |
| Lho et al. | Eye-width and eye-height estimation method based on artificial neural network (ANN) for USB 3.0 | |
| CN106455324A (zh) | 一种拓扑结构生成方法和系统 | |
| CN107609219B (zh) | 一种混合模型信号完整性仿真方法 | |
| CN214278926U (zh) | 一种中央处理器物理信号电气特性测试装置及系统 | |
| CN113609808A (zh) | 一种通航显示系统的PCIExpress信号完整性改善方法 | |
| Win et al. | A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation | |
| CN105956230A (zh) | 一种电气参数补偿方法及装置 | |
| Zhou et al. | High-speed SFP+ signal integrity simulation and measurement | |
| Cocchini et al. | Time-domain simulation of system interconnect using convolution and Newton-Raphson iteration methods | |
| Silva et al. | LPDDR4 SIPI Co-Simulation and Measurement Correlation for IOT Computer Vision Application | |
| CN105099714A (zh) | 一种生成系统互连单元的方法及装置、一种系统互连单元 | |
| Gu et al. | Efficient parametric modeling and analysis for backplane channel characterization | |
| Win et al. | High-speed bus signal integrity compliance using a frequency-domain model | |
| CN107704640A (zh) | 一种基于电源波动情况下信号完整性的仿真方法及系统 | |
| Degerstrom et al. | Automating pin field modeling for serdes channel simulations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150916 |